fpga英文文献翻译

Field-programmable gate array

(现场可编程门阵列)

1、History ——历史

FPGA业界的可编程只读存储器（PROM）和可编程逻辑器件（PLD）萌芽。可编程只读存储器（PROM）和可编程逻辑器件（PLD）都可以分批在工厂或在现场（现场可编程）编程，然而，可编程逻辑被硬线连接在逻辑门之间。

在80年代末期，为海军水面作战部提供经费的的史蒂夫·卡斯尔曼提出要开发将实现60万可再编程门计算机实验。卡斯尔曼是成功的，并且与系统有关的专利是在1992年发行的。

1985年，大卫·W·佩奇和卢文R.彼得森获得专利，一些行业的基本概念和可编程逻辑阵列，门，逻辑块技术公司开始成立。

同年，Xilinx共同创始人，Ross Freeman和Bernard Vonderschmitt发明了第一个商业上可行的现场可编程门阵列——XC2064。该XC2064可实现可编程门与其它门之间可编程互连，是一个新的技术和市场的开端。XC2064有一个64位可配置逻辑块（CLB），有两个三输入查找表（LUT）。20多年后，Ross Freeman进入全国发明家名人堂，名人堂对他的发明赞誉不绝。

Xilinx继续受到挑战，并从1985年到90年代中期迅速增长，当竞争对手如雨后春笋般成立，削弱了显著的市场份额。到1993年，Actel大约占市场的18％。

上世纪90年代是FPGA的爆炸性时期，无论是在复杂性和生产量。在90年代初期，FPGA的电信和网络进行了初步应用。到这个十年结束时，FPGA行业领袖们以他们的方式进入消费电子，汽车和工业应用。

1997年，一个在苏塞克斯大学工作的研究员阿德里安·汤普森，合并遗传算法技术和FPGA来创建一个声音识别装置，使得FPGA的名气可见一斑。汤姆逊的算法配置10×10的细胞在Xilinx的FPGA芯片阵列，以两个音区分，利用数字芯片的模拟功能。而今，该遗传算法应用到FPGA中设备的配置上被称为演化硬件。

2、Modern developments ——现代的发展

最近的趋势是通过组合逻辑块和嵌入式微处理器和相关外设传统的FPGA 互连，形成一个完整的“可编程片上系统”，采取粗粒度的架构方法实现了这一步。这项工作反映了由宝来先进系统集团的Ron Perlof 和Hana Potash在单一芯片SB24上结合可重构CPU架构的体系结构。这项工作是在1982年完成的，这种混合动力技术可以在Xilinx公司的Virtex-II Pro和Virtex-4设备中看到，包括嵌入式FPGA的逻辑结构中的一个或多个PowerPC处理器。Atmel 的FPSLIC是另一个这样的设备，它使用的是组合了Atmel可编程逻辑架构的AVR处理器。Actel的SmartFusion器件集成了配置有Cortex-M3硬处理器内核（最大闪存和512KB为64KB RAM）的ARM架构和模拟外设，如多通道ADC和DAC的基于闪存的FPGA架构。

使用硬宏处理器的另一种方法是利用在FPGA逻辑中实现的软核处理器。

正如前面提到的，许多现代的FPGA对于“运行时间”必须拥有重新编程的能力，这就引导一个想法：可重构计算或可重构系统- CPU，可以重新配置自己以适应手头的任务。Mitrionics公司的Mitrion虚拟处理器是可重构软处理器在FPGA中实现的一个例子。然而，它并不支持在运行时动态重新配置，而是本身适应一个特定的程序。

此外，新的非FPGA架构开始出现。软件可配置的微处理器，如拉伸S5000通过在同一芯片上提供处理器内核和FPGA状可编程内核的阵列采用一种混合方法。

3、FPGA comparisons ——FPGA的比较

从历史上看，比起比自己稳定的ASIC同行，FPGA速度较慢，更节能，一般能达到的功能较少。一项研究表明，设计在FPGA上实现需要平均18倍的面积，7倍的动态功耗，并且比相应的ASIC实现慢3倍。

Altera公司的Cyclone II FPGA，在一个Altera teraSIC 的DE1原型开发板上。优点包括在现场修复错误，并可能包括向市场推出了较短的时间和较低的非经常性工程成本重新编程的能力。供应商还可以通过开发自己的普通的FPGA 硬件中间道路，但它是制造最终版本，因此在设计已经被提交后它不可再进行修改。

Xilinx提供了一些市场和技术动态特性发生变化的ASIC / FPGA范例：

●集成电路的成本都在积极上涨

●ASIC的复杂性已经延长了开发时间

●研发资源和员工人数在下降

●缓慢推向市场的收入损失正在增加

●经济不景气的财政限制正在推动低成本技术

较于比以往较高的批量使用，这些趋势都使得FPGA比起ASIC是一个更好的选择。

一些FPGA有部分重新配置的功能，即让设备的一部分进行重新编程而其他部分继续运行。

4、Versus complex programmable logic devices ——复杂可编程逻辑器件

CPLD（复杂可编程逻辑器件）和FPGA之间的主要区别是体系结构。CPLD 具有由一个或多个可编程求和的副产物逻辑阵列供给相对少量的计时寄存器的稍微限制性结构。这样做的结果是较少的灵活性，具有更可预测的定时延迟的优点和较高逻辑到互连比率。FPGA架构，在另一方面，是由互连支配的。这使得它们更灵活（在这对于在其中执行实际设计的范围而言），而且还能支持更复杂的设计。

CPLD和FPGA之间的另一个显着的区别是大多数FPGA中更高级别的嵌入式功能（诸如加法器和乘法器）和嵌入式存储器的存在，以及具有逻辑块实施解码器或数学函数的功能。

5、Applications ——应用

FPGA中的应用包括数字信号处理，软件定义无线电，航空航天和国防系统，ASIC原型设计，医学成像，计算机视觉，语音识别，密码学，生物信息学，计算机硬件仿真，射电天文学，金属检测和范围日益扩大其他领域。

FPGA的最初开始于作为竞争对手的CPLD并参加了一个类似的空间，胶水的逻辑电路板。由于其规模，能力和速度提高，在一些现在作为全系统销售状态下他们开始接手越来越大功能的芯片（SoC）。特别是在90年代末引进专用乘法器进入FPGA架构，传统上的DSP的唯一储备应用将开始用FPGA的来代替。

FPGA可以利用其架构提供的大规模并行应用程序经常能再任何区域或算法中应用到，。其中一个领域是密码破译，尤其是强力攻击的加密算法。

FPGA越来越多地传统的高性能计算应用程序中使用，其计算内核例如FFT 或卷积是在FPGA中执行的而不是微处理器。

在FPGA逻辑资源的内在的并行即使在低MHz的时钟速率下，依然具备一定的计算吞吐量。FPGA的灵活性允许甚至更高的性能通过权衡精度和范围中的数字格式并行算术单元的数量增加。这推动了新类型的处理被称为可重构计算，其中时间密集型任务是从软件卸载到FPGA中。

由于FPGA设计的复杂性相比传统的软件和当前的设计工具周转时间，对FPGA中的高性能计算的采用是有限的。

传统上，FPGA已经被保留用于特定的垂直应用，其中生产量很小。对于这些小批量应用，优质公司在每单位可编程芯片硬件成本支付比花在了小批量应用程序创建一个ASIC的开发资源更实惠。今天，新的成本和性能的动力学拓宽了

可行的应用范围。

6、Security considerations ——安全注意事项

在安全性方面，无论是与ASIC还是与安全微处理器相比，FPGA都有利有弊。FPGA的灵活性制造风险较低的期间进行的恶意修改。对于许多的FPGA，而它被装载（通常在每次接通电源）时，加载的设计会被暴露。为了解决这个问题，一些FPGA支持位流加密。

7.Architecture ——体系结构

最常见的FPGA架构包括逻辑块阵列（称为可配置逻辑块，CLB或逻辑阵列块，LAB，根据供应商），I / O焊盘和路由的信道。一般地，所有的布线通道具有相同的宽度（导线的数目）。多个I / O焊盘可以放入一个行的高度或一列的阵列中的宽度。

应用电路必须映射到一个具有足够的资源FPGA上。而CLB/ LAB和I / O 需要的的数量由设计决定，需要即使在用相同量的逻辑的设计也可以有很大的不同路由的轨道数目。例如，一个纵横开关需要比具有相同的门数量一脉动阵列更多的路由。因为未使用的路由磁道增加成本（和降低的性能）的部分，而不提供任何益处，FPGA制造商尝试提供刚好足够的轨道，以便使适合LUT和IO的大多数设计可以被路由。这是通过估计例如那些从出租的规则衍生或通过与现有设计实验确定。

在一般情况下，一个逻辑块（CLB或LAB）由几个逻辑单元（称为ALM，

LE切片等）组成。一个典型的单元由一个4输入查找的表（LUT），一个全加器（FA）和一个D型触发器组成，如下所示。该灯是在该图中分成2个3输入的LUT。在正常模式下那些通过左复用器组合成一个4输入LUT。在算术模式，其输出被馈送到FA。模式的选择被编程到中间多路复用器。输出可以是同步或异步的，这取决于复用器向右的编程，图中的例子。在实践中，全缘或足总的部分置为功能到的LUT，以节省空间。

一个逻辑单元的简化的例子说明

ALMs 和Slices通常包含类似于示例图2或4的结构，具有某些共享信号。

CLBs/LABs 通常包含少量ALMs/LEs/Slices。

近年来，制造商在其高性能部份已经开始移动到6-输入LUT，声称提高性能。

由于时钟信号（通常其他高扇出信号）在商用FPGA中通过特殊用途的专用路由网络来正常路由的，因此它们和其它信号是分开管理的。

对于此示例结构中，FPGA逻辑块销的位置如下：

逻辑块引脚位置

每个输入是来自逻辑块的一侧访问，而输出引脚可以连接到两个信道到右侧和下方的逻辑块中的信道的路由电线。

每个逻辑块输出引脚可以连接到任何在毗邻通道接线段。

类似地，I / O焊盘可以连接到在邻近它的信道的接线部分中的任何一个。例如，在芯片的顶部的I / O焊盘在紧接其下的水平通道可以连接到任何的W电线（其中，W是沟道宽度）。

一般地，FPGA布线是不分段的。也就是说，它在一个开关盒终止之前各布线段跨越仅一个逻辑块。通过接通一些的开关盒中的可编程开关，可以构造更长的路径。对于更高的高速互连，一些FPGA架构使用跨越多个逻辑块长线路路由。

每当一个垂直和水平通道相交，还有一个开关盒。在这个体系结构中，当金属丝进入一个开关盒中，有三个可编程开关，允许它连接到在相邻的信道段的其他三个导线。在这个架构中使用的开关的模式，或拓扑结构，是平面的或基于域的开关盒拓扑。在该开关盒的拓扑结构中，轨道号1的电线在轨道号1的相邻

信道段仅连接到电线，在轨道号2导线仅连接到其他导线在轨道号2等等。下图示出的开关盒的连接。

开关盒拓扑

现代FPGA系列在上面的功能扩展到包括固定到硅更高级别的功能。相比于从原语构建它们，其嵌入硅这些常用的功能减少了所需的面积，并提供增加速度这些功能。这些实例包括乘法器，通用DSP块，嵌入式处理器，高速IO逻辑和嵌入式存储器。

FPGA中也被广泛用于系统验证，包括硅前验证，后硅片验证和固件开发。这使得芯片公司在工厂生产芯片之前，以验证他们的设计，减少推入市场的时间。

8.FPGA design and programming ——FPGA设计和编程

为了定义FPGA的行为，用户提供一个硬件描述语言（HDL），或一个原

理图设计。HDL形式更适合大型结构工作，因为它可能只是他们指定数值，而不是用手工绘制每个部分。然而，原理图输入可以允许设计更容易可视化。

然后，使用电子设计自动化工具，技术映射网表生成。然后网表可以安装在使用过程中称为布局和布线的实际的FPGA架构，通常由FPGA公司专有的布局布线软件执行。用户将通过验证的时序图，布局和布线结果分析，仿真等验证方法。一旦设计和验证过程完成后，生成的（也使用FPGA公司专有的软件）二进制文件用于（重新）配置FPGA。

从概略/ HDL源文件进行实际配置：源文件——通过不同的步骤将产生一个文件，被馈送到FPGA / CPLD厂商的软件套件中。此文件随后经由串行接口（JTAG）或类似的外部存储设备EEPROM传输到FPGA / CPLD。

最常见的HDLs是VHDL和Verilog，虽然在试图减少HDL设计中，已相对于组件的等效语言的复杂性，还有动作，通过引进的另一种语言以提高抽象层次。美国国家仪器LabVIEW图形化编程语言（有时被称为“G”）包含一个FPGA，其附加模块提供给FPGA硬件目标和方案。LabVIEW的方法大大简化了FPGA 编程过程。

为了简化在FPGA中复杂系统的设计，存在着已被测试和优化，以加快设计过程的预定义的复杂的功能和电路库。这些预定义的电路通常被称为IP内核，以及可从FPGA供应商及第三方IP供应商（很少免费的，而且通常在专利授权发布）获得。其他预定义的电路可从开发者社区，如OpenCores（通常是下发布