直接数字频率合成器AD9850的幅度调制

直接数字频率合成器AD9850的幅度调制
直接数字频率合成器AD9850的幅度调制

SET GND

GND

+1.1V

One Technology Way ? P.O. Box 9106 ? Norwood, MA 02062-9106 ? 781/329-4700 ? World Wide Web Site: https://www.360docs.net/doc/1110498618.html,

Rev. A | Page 1 of 2

AN-423应用笔记

R SET 引脚处的电压为(内部)控制放大器反馈环路的一部分,不得以外部方式予以更改。R SET 调制电路(图2)以Q1为可变电阻,以R2为固定限流电阻,以防Q1过度开启。当Q1工作于截止频率附近时,C1可以抑制噪声。R1则可降低输入阻抗,从而进一步抑制噪声。Q1上为完全调制AD9850输出所必需的输入电压约为1.5 v p-p ,直流失调约为2.3 v ,见图4。

直接数字频率合成器AD9850的幅度调制

作者:Richard Cushing ,应用工程师

本应用笔记将提供一种对AD9850 DDS 的输出电流进行电压控制或幅度调制的方法,其中以一种增强型MOSFET 取代R SET 固定电阻;并利用一种宽频RF 变压器将DDS DAC 输出结合起来,以产生一种对称的AM 调制包络。速率超过50 kHz 时实现合理线性度的调制是可能的。AD9850 DDS 的输出电流(最大20mA)一般通过从RSET(引脚12)输入到接地的一个固定电阻设定。DAC 输出为单极性且互补(180度相位差)。

采用增强型MOSFET 符合单电源理念。这种设计较为简单,并可尽量减少器件数量。将I OUT 和I OUTB DAC 输出结合于一个中心抽头型宽频RF 变压器之中可产生一个对称的调制包络,如图1(A)所示。图1(B)所示为不结合两个输出而仅仅采用一个输出的效应——非对称幅度调制。两种配置均采用同一信号进行调制。

图2. R SET 改变

图1. 对称(A)和非对称(B)幅度调制包络

To I OUT OUTB PIN 20

*MINI-CIRCUITS BROADBAND RF TRANSFORMER

GND

GND

GND

GND

GND GND

AN-423

Rev. A | Page 2 of 2

?2011 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. 下面的图4展示了10 kHz 调制包络及其至Q1栅极的相关输入信号。

这种调幅方式是对AD9850输出幅度进行电压控制的一种简便解决方案。设计人员如果只希望控制单个输出,则可移除变压器。最后,如果希望以数字方式控制AD9850 DAC 幅度,则可考虑采用50 k ohm 至100 k ohm 范围的数字电位计。

图3所示为DAC 实输出与补码输出通过50 kHz 至200 MHz 宽频RF 变压器相结合的情况。该变压器进行1:1阻抗和电压变换。次级绕组上的负载电阻(50 ohm )反射回初级绕组。由于变压器初级绕组以中心抽头接地,所以各DAC 输出将出现25 ohm 的负载,并形成最大约0.5 v p-p 的电压(20 mA * 25 ohm = 0.5 V )。这两个DAC 输出相加,在变压器次级绕组上表现为约1 V p-p 。

图3. 输出改变

图4. 10 kHz 调制包络

E2713–10–12/96

数字PPL频率合成器的原理与使用

龙源期刊网 https://www.360docs.net/doc/1110498618.html, 数字PPL频率合成器的原理与使用 作者:伊力多斯·艾尔肯 来源:《中国科技博览》2013年第36期 中图分类号:TN742.1 文献标识码:A 文章编号:1009-914X(2013)36-0323-01 中波广播发射机载波频率振荡器能在531KHZ--1602KH频段内提供,1KHZ为间隔的1071个频率点。这些频点的载波振荡频率稳定度和精度都应满足系统的性能要求,并能迅速变换。显然常用的晶体振荡器无法满足上述要求,因为尽管晶体振荡器能提供高稳定的振荡频率,但其频率值单一,只能在很小的频率段内进行微调。频率合成技术则是能够实现上述要求的一种新技术,数字PLL频率合成器是目前应用最广泛的一种频率合成器,它与模拟PLL频率合成器的区别在于数字PLL中采用除法器(分频器),而不是用频率减法器来降低输入鉴相器频 率的。由于分频器可以很方便的用数字电路来实现,而且还具有可储存可变换的功能。因此它比一般的模拟PLL频率合成器更方便、更灵活。此外,数字电路易于集成和超小型化。 PLL即相位锁定环路,它是自动控制两振荡信号频率相等和相位同步的闭环系统,频率合成是指用可变分频器的方法将一个(或多个)基准频率信号转换为频率按比例降低或升高的另一个(或多个)所需频率信号的技术,采用PLL技术的频率合成器称为锁相环路频率合成 器,图(1)所示为数字PLL合成器的原理框图。它主要有鉴相器(PD),压控振荡器(VCO),基准晶体振荡器,基准分频器(1/R),前置分频器(1/K),可编程分频器也叫程控分频器(1/N),低通滤波器(LPF)等组成。可编程分频器的分频系数N由二进制码Po---Pn制定(如图1)。 其中鉴相器(PD)是完成压控振荡器(VCO)的输出信号U0(t),经前置分频和程控分频的信号Uf(T)与输入信号Ui(t)的相位比较,得到误差相位Φe(t)=Φf(t)-Φi(t),产生一个输出电压Ud(t),这个电压的大小直接反映两个信号相位差的大小,电压的极性反应输入信号Ui(t)超前或滞后于Uf(t)的相对相位关系。由此可见,PD在环路中是用来完成相位差电压转换作用,其输出误差电压是瞬间相位的函数。低通滤波器(LPF)滤除Ud (t)中的高频分量与噪声成分,得到控制信号Uc(t),压控振荡器(VCO)受Uc(t)控

直接数字式频率合成器

实验八 直接数字式频率合成器(DDS )程序设计与仿真实验 1 实验目的 (1) 学习利用EDA 技术和FPGA 实现直接数字频率合成器的设计。 (2) 掌握使用Quartus Ⅱ原理图输入设计程序。 2 实验仪器 (1)GW48系列SOPC/EDA 实验开发系统 (2)配套计算机及Quartus II 软件 3 实验原理 直接数字频率合成技术,即DDS 技术,是一种新型的频率合成技术和信号产生方法。其电路系统具有较高的频率分辨率,可以实现快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制。 传统的生成正弦波的数字是利用—片ROM 和一片DAC ,再加上地址发生计数器和寄存器即可。在ROM 中,每个地址对应的单元中的内容(数据)都相应于正弦波的离散采样值,ROM 中必须包含完整的正弦波采样值,而且还要注意避免在按地址读取ROM 内容时可能引起的不连续点,避免量化噪音集中于基频的谐波上。时钟频率f clk 输入地址发生计数器和寄存器,地址计数器所选中的ROM 地址的内容被锁入寄存器,寄存器的输出经DAC 恢复成连续信号,即由各个台阶重构的正弦波,若相位精度n 比较大,则重构的正弦波经适当平滑后失真很小。当f clk 发生改变,则DAC 输出的正弦波频率就随之改变,但输出频率的改变仅决定于f clk 的改变。 为了控制输出频率更加方便,可以采用相位累加器,使输出频率正比于时钟频率和相位增量之积。图1所示为采用了相位累加方法的直接数字合成系统,把正弦波在相位上的精度定为n 位,于是分辨率相当于1/2n 。用时钟频率f P 依次读取数字相位圆周上各点,这里数字值作为地址,读出相应的ROM 中的值(正弦波的幅度),然后经DAC 重构正弦波。这里多了一个相位累加器,它的作用是在读取数字相位圆周上各点时可以每隔M 个点读一个数值,M 即力图1中的频率字。这样,DAC 输出的正弦波频率f sin 就等于“基频” f clk 1/2n 的M 倍,即DAC 输出的正弦波的频率满足下式: )2(sin n clk f M f (1) 这里,f clk 是DDS 系统的工作时钟,式(6-1-1)中的n 通常取值在24~32之间,由图1可知,

实现直接数字频率合成器的三种技术方案

实现直接数字频率合成器的三种技术方 案 [日期:2004-12-7] 来源:电子技术应用作者:杭州商学院信息 与电子工程学院姜田华 [字体:大中 小] 摘要:讨论了DDS的工作原理及性能性点,介绍了目前实现DDS常用的三种技术方案,并对各方案的特点作了简单的说明。 关键词:直接数字频率合成器相位累加器信号源现场可编程门限列 1971年,美国学者J.Tierney等人撰写的“A Digital Frequency Synthesizer”-文首次提出了以全数字技术,从相位概念出发直接合成所需波形的一种新给成原理。限于当时的技术和器件产,它的性牟指标尚不能与已有的技术盯比,故未受到重视。近1年间,随着微电子技术的迅速发展,直接数字频率合成器(Direct Digital Frequency Synthesis简称DDS或DDFS)得到了飞速的发展,它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面,并具有极高的性价比。 1 DDS基本原理及性能特点 DDS的基本大批量是利用采样定量,通过查表法产生波形。DDS的结构有很多种,其基本的电路原理可用图1来表示。 相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs,加法器将控制字 k与累加寄存器输出的累加相位数据相加,把相加后的结果送到累加寄存器的数据输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样,相位累加器在时钟作用下,不断对频率控制字进行线性相位加累加。由此可以看出,相位累加器在每一个中输入时,把频率控制字累加一次,相位累加器输出的数据就是合成信号的相位,相位累加器的出频率就是DDS输出的信号频率。 用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址。这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出,完成相位到幅值转换。波形存储器的输出送到D/A转换器,D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。

数字频率合成器报告论文

南京信息职业技术学院电子产品设计报告 作者系部专业题目赵小平学号38 电子信息学院 电子信息工程技术 数字频率合成器的设计 指导教师李震涛

完成时间:2018 年 10月 5日 目录 1摘要 ............................................................. 2数字频率合成器的设计 3数字频率合成器的组成及工作原理 ................................... 3.1数字频率合成器的组成 ......................................... 3.2锁相环的工作原理 ............................................. 3.3参考振荡器的工作原理 ......................................... 3.4可变分频器和分频比控制器的工作原理 ........................... 3.5消抖动电路的工作原理 ......................................... 3.6数码显示电路的工作原理 ....................................... 4数字频率合成器的设计任务和性能指标 ............................... 5频率合成器的调试 ................................................. 5.1晶体振荡器与 4000分频电路调试 ............................... 5.2消抖动电路和预置分频电路的安装和调试 ........................ 5.3锁相环电路和可变分频电路安装和调试 .......................... 5.4频率合成器总体电路调试说明 .................................. 结论 参考文献(第 4章数字频率合成器的设计( 8课时) PPT) (《电子技术基础—数字部分》华中理工大学教研室编康华光主编)附录一:数字频率合成器原理图 附录二:频率合成器元器件清单

基于FPGA的直接数字频率合成器设计

1 JANGSU UNIVERSITY OF TECHNOLOGY FPGA技术实验报告基于FPGA的直接数字频率合成器设计 学院:电气信息工程学院 专业:电子信息工程 班级: 姓名: 学号: 指导教师:戴霞娟、陈海忠 时间: 2015.9.24

1 目录 绪论.......................................................................................... 错误!未定义书签。 一、背景与意义 (2) 二、设计要求与整体设计 (2) 2.1 设计要求 (2) 2.2 数字信号发生器的系统组成 (3) 2.3 DDS技术 (3) 三、硬件电路设计及原理分析 (4) 3.1 硬件电路设计图 (4) 3.2 设计原理 (5) 四、程序模块设计、仿真结果及分析 (5) 4.1顶层模块设计 (6) 4.2分频模块设计 (6) 4.3时钟模块设计 (11) 4.4数据选择模块设计 (12) 4.5正弦波产生模块设计........................................................ 错误!未定义书签。 4.6三角波产生模块设计 (15) 4.7方波产生模块设计............................................................ 错误!未定义书签。 4.8锯齿波模块设计 (18) 五、软硬件调试 (21) 5.1正弦波 (22) 5.2锯齿波 (22) 5.3方波 (23) 5.4三角 (23) 六、调试结果说明及故障分析 (24) 七、心得体会 (24) 八、参考文献 (25) 九、附录 (25)

锁相环频率合成器

锁相频率合成器的设计 引言: 锁相频率合成器是基于锁相环路的同步原理,有一个高准确度、高稳定度的参考晶体振荡器,合成出许多离散频率。即将某一基准频率经过锁相环的作用产生需要的频率。 一. 设计任务和技术指标 1. 工作频率范围:300kHz —700kHz 2. 电源电压:Vcc=5V 3. 通过原理图确定电路,并画出电路图 4. 计算元件参数选取电路元件(R1,R2,C1及环路滤波器的配置) 5. 组装连接电路,并测试选取元件的正确性 6. 调试并测量电路相关参数(测量相关频率点,输出波形,频率转换时间t c ) 7. 总结并撰写实验报告 二. 设计方案 原理框图如下: 由上图可知,晶体振荡器的频率f i 经过M 固定分频后得步进参考频率f REF ,将f REF 信号作为鉴相器的基准与N 分频器的输出进行比较,鉴相器的输出U d 正比于两路输入信号的相位差,U d 经环路滤波得到一个平均电压U c ,U c 控制VCO 频率f 0的变化,使鉴相器的两路输入信号相位差不断减小,直到鉴相器的输出为零或某一直流电平。锁定后的频率为f i /M=f 0/N=f REF 即f 0=(N/M)f i =Nf REF 。当预置分频数N 变化时,输出信号频率f 0随着发生变化。 三. 电路原理与设计 (一) 晶体振荡器的设计 用2.5M 晶体和非门组成2.5MHz 振荡器。如下图所示: (二) M 分频电路

分频器选用74LS163,M=100 (三)锁相环的设计 CD4046压控振荡电路图如下: 数字锁相环CD4046有两个鉴相器、一个VCO、一个源极跟随器(本实验未用)和一个齐纳二极管组成。鉴相器有两个共用的输入端PCA IN和PCB IN,输入端PCA IN既可以与大信号直接匹配,又可间接与小信号相接。

数字频率合成器的外文翻译

英文原文 Modulating Direct Digital Synthesizer In the pursuit of more complex phase continuous modulation techniques, the control of the output waveform becomes increasingly more difficult with analog circuitry. In these designs, using a non-linear digital design eliminates the need for circuit board adjustments over yield and temperature. A digital design that meets these goals is a Direct Digital Synthesizer DDS. A DDS system simply takes a constant reference clock input and divides it down a to a specified output frequency digitally quantized or sampled at the reference clock frequency. This form of frequency control makes DDS systems ideal for systems that require precise frequency sweeps such as radar chirps or fast frequency hoppers. With control of the frequency output derived from the digital input word, DDS systems can be used as a PLL allowing precise frequency changes phase continuously. As will be shown, DDS systems can also be designed to control the phase of the output carrier using a digital phase word input. With digital control over the carrier phase, a high spectral density phase modulated carrier can easily be generated. This article is intended to give the reader a basic understanding of a DDS design, and an understanding of the spurious output response. This article will also present a sample design running at 45MHz in a high speed field programmable gate array from QuickLogic. A basic DDS system consists of a numerically controlled oscillator (NCO) used to generate the output carrier wave, and a digital to analog converter (DAC) used to take the digital sinusoidal word from the NCO and generate a sampled analog carrier. Since the DAC output is sampled at the reference clock frequency, a wave form smoothing low pass filter is typically used to eliminate alias components. Figure 1 is a basic block diagram of a typical DDS system design.The generation of the output carrier from the reference sample clock input is performed by the NCO. The basic components of the NCO are a phase accumulator and a sinusoidal ROM lookup table. An optional phase modulator can also be include in the NCO design. This phase modulator will add phase offset to the output of the phase accumulator just before the ROM lookup table. This will enhance the DDS system design by adding the

锁相式频率合成器

第一章概述 1.1频率合成技术及其发展 随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展, 对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。为了提高频率稳定度, 经常采用晶体振荡器等方法来解决, 但它不能满足频率个数多的要求, 因此, 目前大量采用 频率合成技术。频率合成的方法主要有三种:直接合成模拟式频率合成、直接数字频率合成和锁相频率合成。 通过对频率进行加、减、乘、除运算, 可从一个高稳定度和高准确度的标准频率源, 产生大量的具有同一稳定度和准确度的不同频率。频率合成器是从一个或多个参考频率中产生多种频率的器件。它是现代通讯系统必不可少的关键电路, 广泛应用于数字通信、卫星通信、雷达、导航、航空航天、遥控遥测以及高速仪器仪表等领域。以通信为代表的信息产业是当代发展最快的行业,因此, 频率合成器也得到了较快发展, 形成了完善的系列品种, 市场需求也特别大。频率合成器的技术复杂度很高, 经过了直接合成模拟式频率综合器、锁相式频率综合器、直接数字式频率综合器(DDS)三个发展阶段。 直接合成模拟式频率合成器是通过倍频器、分频器、混频器, 对频率进行加、减、乘、除运算, 得到各种所需频率。直接合成法的优点是频率转换时间短,并能产生任意小的频率增量。但用这种方法合成的频率范围将受到限制。更重要的是, 直接合成模拟式频率合成器不能实现单片集成, 而且输出端的谐波、噪声及寄生频率难以抑制。因此, 直接合成模拟式频率综合器已逐渐被锁相式频率综合器、直接数字式频率综合器取代。 使用PLL技术实现的锁相式频率合成器在性能上较之RC、LC振荡源有很大提高, 但外围电路仍然较复杂, 且容易受外界干扰, 分辨率难以提高,其它指标也不理想。近年来, 直接数字频率合成器(DDS)的出现, 使频率合成技术大大前进了一步。频率控制是现代通信技术中很重要的一环, 获取宽带、快速、精细、杂散小的频率控制信号一直是通信领域中的一个重要研究内容。DDS技术是从相位概念出发直接合成所需波形的一种新的频率合成技术, 具有频率分辨率高、频率变换速度快、相位可连续线性变化等优点, 在基于数字信号处理的现代通信频率控制中已被广泛采用。1971年, 美国学者J.Tierncy、C.M.Rader和B.Gold提出了以全数字技术, 从相位概念出发, 直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平, 它的性能指标不能与已有的技术相比, 故未受到重视。近20年间, 随着技术和器件水平的提高, 直接数字频率合成技术得到了飞速的发展, 成为现代频率合成技术 中的佼佼者。DDS具有超高速的频率转换时间, 极高的频率分辨率, 低的相位噪声, 变频相位连续, 容易实现频率、相位、幅度调制, 全数字化控制等突出优点, 已成为移动通信、卫星定位、数字通信等系统中信号源的首选。 目前, 在各种无线系统中使用的频率合成器普遍采用锁相式频率合成器, 通过CPU控制, 可获得不同的频点。锁相式频率合成器含有参考振荡器与分频器、可控分频器、压控振荡器及鉴相器、前置分频器等功能单元。频率合成器的最终发展方向是锁相式频率合成器、双环或多环锁相式频率合成器、DDS频率合成器, 以及PLL加DDS混合式频率合成器。因此,

锁相环调频和解调实验频率合成器实验

精心整理 实验11锁相调频与鉴频实验 一、实验目的 1. 掌握锁相环的基本概念。 2. 了解集成电路CD4046的内部结构和工作原理。 3. 掌握由集成锁相环电路组成的频率调制电路/解调电路的工作原理。 1. 2. 1. 2. 3. 4. 5. (1图11-1LF )和图11-1锁相环的基本组成 ① 压控振荡器(VCO ) VCO 是本控制系统的控制对象,被控参数通常是其振荡频率,控制信号为加在VCO 上的电压。所谓压控振荡器就是振荡频率受输入电压控制的振荡器。 ② 鉴相器(PD ) PD 是一个相位比较器,用来检测输出信号0V (t )与输入信号i V (t )之间的相位差θ(t),并把θ(t)转化为电压)(t V d 输出,)(t V d 称为误差电压,通常)(t V d 作为一直流分量或一低频交流量。

③环路滤波器(LF) LF作为一低通滤波电路,其作用是滤除因PD的非线性而在)(t V d 中产生的无用组 合频率分量及干扰,产生一个只反映θ(t)大小的控制信号)(t V C 。 4046锁相环芯片包含鉴相器(相位比较器)和压控振荡器两部分,而环路滤波器由外接阻容元件构成。 (2)锁相环锁相原理 锁相环是一种以消除频率误差为目的反馈控制电路,它的基本原理是利用相位误差电压去消除频率误差。按照反馈控制原理,如果由于某种原因使VCO的频率发生 变化使得与输入频率不相等,这必将使)(t V O 与)(t V i 的相位差θ(t)发生变化,该相位 差经过PD转换成误差电压)(t V d 。此误差电压经过LF滤波后得到)(t V c ,由)(t V c 去改变 VCO的振荡频率,使其趋近于输入信号的频率,最后达到相等。环路达到最后的这种 ),因此 (3 化) 锁相环(4046)的结构框图及引出端功能图如下图所示。 1.用锁相环(集成)构成的调频/解调(鉴频)电路 (1).锁相环调频原理 注:由于载波信号频率相对于调制信号频率高的多,故载波信号频率称为所谓的高频(只是相对而言),而调制信号频率则相对应的称为低频。 将调制信号加到压控振荡器(VCO)的控制端,使压控振荡器的输出频率(在自振频

DDS 直接数字频率合成器 实验报告(DOC)

直接数字频率合成器(DDS) 实验报告 课程名称电类综合实验 实验名称直接数字频率合成器设计 实验日期2015.6.1—2013.6.4 学生专业测试计量技术及仪器 学生学号114101002268 学生姓名陈静 实验室名称基础实验楼237 教师姓名花汉兵 成绩

摘要 直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。其输出频率及相位均可控制,且能输出正弦波、余弦波、方波、锯齿波等五种波形,经过转换后在示波器上显示。经控制能够实现保持、清零功能。除此之外,还能同时显示出频率控制字、相位控制字和输出频率的值。实验要求分析整个电路的工作原理,并分别说明了各子模块的设计原理,依据各模块之间的逻辑关系,将各电路整合到一块,形成一个总体电路。本实验在Quartus Ⅱ环境下进行设计,并下载到SmartSOPC实验系统中进行硬件测试。最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。 关键词:Quartus Ⅱ直接数字频率合成器波形频率相位调节 Abstract The Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last. Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment

直接数字频率合成知识点汇总(原理_组成_优缺点_实现)

直接数字频率合成知识点汇总(原理_组成_优缺点_实现) 直接数字频率合概述DDS同DSP(数字信号处理)一样,也是一项关键的数字化技术。DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写。DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。 直接数字频率合成是一种新的频率合成技术和信号产生的方法,具有超高速的频率转换时间、极高的频率分辨率分辨率和较低的相位噪声,在频率改变与调频时,DDS能够保持相位的连续,因此很容易实现频率、相位和幅度调制。此外,DDS技术大部分是基于数字电路技术的,具有可编程控制的突出优点。因此,这种信号产生技术得到了越来越广泛的应用,很多厂家已经生产出了DDS专用芯片,这种器件成为当今电子系统及设各中频率源的首选器件。 直接数字频率合成原理工作过程为: 1、将存于数表中的数字波形,经数模转换器D/A,形成模拟量波形。 2、两种方法可以改变输出信号的频率: (1)改变查表寻址的时钟CLOCK的频率,可以改变输出波形的频率。 (2)、改变寻址的步长来改变输出信号的频率.DDS即采用此法。步长即为对数字波形查表的相位增量。由累加器对相位增量进行累加,累加器的值作为查表地址。 3、D/A输出的阶梯形波形,经低通(带通)滤波,成为质量符合需要的模拟波形。 直接数字频率合成系统的构成直接数字频率合成主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。其中,参考频率源一般是一个高稳定度的晶体振荡器,其输出信号用于DDS中各部件同步工作。DDS的实质是对相位进行可控等间隔的采样。 直接数字频率合成优缺点优点:(1)输出频率相对带宽较宽 输出频率带宽为50%fs(理论值)。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的输出频率带宽仍能达到40%fs。 (2)频率转换时间短

基于数字式锁相环频率合成器的设计与实现

四川师范大学本科毕业设计 基于数字式锁相环频率合成器的设计与实现 学生姓名 院系名称 专业名称 班级级班 学号 指导教师 完成时间年月日

基于数字式锁相环频率合成器的设计与实现 电子信息工程专业 学生姓名指导老师 摘要随着通信信息技术的快速发展,信号产生的方式多种多样,然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用,数字式锁相环频率合成器在频率频率稳定度和频谱纯度上,频率输出个数上有着巨大的优势,是其他器件所不能代替的!因此在军用和民用雷达领域,各种导航器以及通信领域广泛运用! 基于此,本人设计了一个由晶体振荡器和分频器,锁相环路(鉴相器,低通滤波器,压控振荡器)组成的数字式锁相环频率合成器,晶体振荡器的作用是产生一个固定的频率,然后通过分频器得到一个基准频率,锁相环路对基准频率进行频率合成,到最后,合成后的频率经过放大器,使不同的频率的幅度稳定在一定的范围内,这样的话不会是信号不会随着输出频率的变化而减少! 数字式锁相环频率合成器是开环系统的,频率转换时间很短,分辨率也较高,结构相对简单,成本也不高,输出的频率在稳定度和精准度上也有很大的优势。但是,由于毕业在即时间紧张,本人经验有些不足,希望老师和同学们帮助与指导。 关键词:锁相环频率合成晶体振荡器分频器锁相环路

The Design and Implementation of Digital Pll Frequency S ynthesizer Abstract With the rapid development of communication technology, signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity, frequency output factor has a huge advantage, is cannot replace by other device! So in the field of military and civilian radar, navigator, and widely used communication field. Based on this, I designed a by the crystal oscillator and a frequency divider, phase locked loop (phase discriminator, low-pass filter, a voltage controlled oscillator) consisting of digital phase locked loop frequency synthesizer, the effect of crystal oscillator is a fixed frequency, then a reference frequency is obtained by frequency divider, phase locked loop frequency synthesis was carried out on the fundamental frequency, in the end, after the synthesis of frequency through the amplifier, the size of the different frequency stability in a certain range, so not the signals are not as the change of output frequency and less! Digital phase locked loop frequency synthesizer is the open loop system, frequency conversion time is short, the resolution is higher also, structure is relatively simple, the cost is not high, the output frequency of the in stability and precision also has a great advantage. However, due to the graduation of time is tight, I experience some shortage, hope the teacher and the students help and guidance. Key words: Phase-locked loop Frequency synthesis Crystal oscillator Divider Phase locked loop

高速数字混合锁相环频率合成器毕业论文中英文资料对照外文翻译文献综述

中英译文翻译 英文:High Speed Digital Hybrid PLL Frequency Synthesizer 译文:高速数字混合锁相环频率合成器

To get the high-speed, it is necessary to prepare the precise synchronization of the complicated design. In 2001, H. G. Ryu proposed a simplified structure of the DDFS (direct digital frequency synthesizer)-driven PLL for the high switching speed [2]. However, there is a problem that the speed of the whole system is limited by PLL. Y. Fouzar proposed a PLL frequency synthesizer of dual loop configuration using frequency-to-voltage converter (FVC) [3]. It has a fast switching speed by the PD (phase detector), FVC using output signal of VCO and the proposed coarse tuning controller. However, H/W complexity is increased for the high switching speed. Also, it shows the fast switching characteristic only when the FVC works well. Another method is pre-tuning one which is called DH-PLL in this study [4]. It has very high speed switching property, but H/W complexity and power consumption are increased due to digital look-up table (DLT) which is usually implemented by the ROM including the transfer characteristic of VCO(voltage controlled oscillator). For this reason, this paper proposes a timing synchronization circuit for the rapid frequency synthesis and a very simple DLT replacement digital logic block instead of the complex ROM type DLT for high speed switching and low power consumption. Also, the requisite condition is solved in the proposed method. The fast switching operation at every the frequency synthesis process is verified by the computer circuit simulation. II.DH-PLL synthesizer As shown in Fig.1, the open-loop synthesizer is a direct frequency synthesis type that VCO 要得到高运行速度,事先做好复杂设计的精确同步是必要的。 2001年,H.G.Ryu提出了一种简化结构的直接数字频率合成器(DDFS)驱动的高转换速度锁相环【2】。 但是,有一个问题,整个系统的速度是受锁相环限制的。 Y.Fouzar提出了一种使用频率—电压转换器(FVC)具有双重回路结构的锁相环频率合成器【3】。 因为鉴相器(PD), FVC利用了压控振荡器的输出信号和我们提出的粗调控制器,所以它具有快速切换速度。 但是,因为有高速系统转换速度使得H / W的复杂性增加了。 另外,结果表明只有FVC工作状态良好时系统才有较高切换速度。 另一种方法是做预先调整也就是本项研究中的DH-PLL 【4】。 它具有高速切换的特性,但是因为数字查找表(DLT)的原因,H / W复杂度和功耗明显增大了,因为DLT 经常被ROM执行,DLT中包含压控振荡器(VCO)的传输特性。 介于以上原因, 为得到较高切换速度和低功耗,本文提出了一种新的快速定时同步频率合成电路,用一个非常简单的DLT替代数字逻辑块,而不用复杂的ROM型(DLT)。 同时,在该方法中所需必要条件也解决了,频率合成过程的高切换速度在计算机电路仿真中已经得到验证了。 2.DH-PLL合成器 图1中所示的开环频率合成技术是一种直接频率合成方式,在频率控

锁相式数字频率合成器设计

信息科学与技术学院 通信原理课程设计 课题名称:数字频带通信系统的建模与设计学生姓名:王太程2011508199 学院:信息科学与技术学院 专业年级:电子信息工程2011级 指导教师:钟福如讲师 完成日期:二○一四年七月十日

目录 第0章引言 (2) 第1章 (4) 1.1 设计任务要求及方案论证 (4) 1.1.1 任务要求 (4) 1.1.2 锁相环频率合成的原理 (4) 1.1.3锁相环频率的合成与应用(调制与解调) (6) 1.1.4锁相环在调制中的应用 (7) 1.1.5 锁相环在解调中的应用 (8) 1.1.6 锁相环在频率合成电路中的应用 (9) 1.2 仿真工具SYSTEMVIEW简介 (9) 1.3 电路的设计与调试 (10) 1.3.1 三环式锁相环频率合成电路 (10) 第2章 (12) 2.1 仿真的结果及分析 (12) 第3章 (14) 参考文献 (15)

第0章引言 锁相环(Phase Lock Loop),简称PLL,是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。他的被控制量是相位,被控对象是压控振荡器。如果锁相环路中压控振荡器的输出信号频率发生变化,则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同,使相位比较器输出一个与相位误差成比例的误差电压Vd(t),经环路滤波器输出一个缓慢变化的直流电压Vc(t),来控制压控振荡器输出信号的相位,使输入和输出相位差减小,直到两信号之间的相位差等于常数。此时,压控振荡器的输出信号频率和输入信号频率相等,且环路处于锁定状态。锁相环是构成频率合成器的核心部件。主要由相位比较器(Phase Discriminator)、压控振荡器(Voltage Control Oscillator)、环路滤波器(Loop Filter)组成。 锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。锁相环路系统在各个领域都有很多的用途,发展将势不可挡。锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。 频率合成是电子系统中的关键技术,是决定电子系统性能的主要设备,随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展,频率合成技术提出了越来越高的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换,产生同样高稳定度和精确度的大量离散频率的技术。 锁相环是一个相位反馈控制系统,在数字锁相环中,由于误差控制信号是离散的数字信号,而不是模拟电压,因而受控的输出电压的改变是离散的而不是连续的;此外,环路组成部件也全用数字电路实现,故而这种锁相环就称之为数字锁相环(Digital Phase Lock Loop)。 传统的锁相环由模拟电路实现,而数字锁相环与传统的模拟电路实现的PLL相比,具有精度高且不受温度和电压影响,环路带宽和中心频率编程可调,易于构建高阶锁相环等优点,并且应用在数字系统中时,不需A/D及D/A转换。随着通讯技术、集成电路技术的飞速发展和系统芯片(SoC)的深入研究,数字锁相环必然会在其中得到更为广泛的

相关文档
最新文档