计算机系统结构考试各章总结

计算机系统结构考试各章总结
计算机系统结构考试各章总结

第一章

1.计算机系统层次结构:第0级和第1级是具体实现机器指令功能的中央控制部分,第2

级是创痛机器语言机器,第3级是操作系统机器,第4级是汇编语言机器,第5级是高级语言机器,第6级是应用语言机器。

2.计算机系统结构式AMDAHL等人在1964年提出的,主要研究软件,硬件功能分配和

对软件,硬件界面的确定,即哪些功能由软件完成,哪些由硬件完成。

3.计算机系统结构,计算机组成和计算机实现是三个不同的概念,系统结构是计算机系统

的软,硬件的界面,计算机组成是计算机系统结构的逻辑实现;计算机实现是计算机组成的物理实现。

4.Flynn分类法:指令流:机器执行的指令序列。数据流:由指令流调用的数据序列,包

括输入数据而后中间结果。多倍性:在系统最受限制的原件上同时处于同一执行阶段的指令或数据的最大可能个数。分为:单指令流单数据流,单指令流多数据流,多指令流单数据流,多指令流多数据流。

5.访问的局部性原理:实质是:根据程序的最近情况,可以精确地预测出最近的将来将要

用到哪些指令和数据。局部性分为:时间上的局部性和空间上的局部性。时间上的局部性是指最近访问过得代码是不久将被访问的代码。空间上的局部性是指那些地址上相邻的代码可能会被一起访问。

6.系统结构的评价标准:性能和成本。

第二章

1.数据表示研究的是计算机硬件能够直接识别,可以被指令系统直接调用的那些数据类

型。数据结构研究的是面向系统软件,面向应用领域所处理的各种数据类型,研究这些数据类型的逻辑结构和物理结构之间的关系,并给出相应的算法。

2.浮点数的表示方式两个数值:m:数制(小数或整数)和码制(原码或补码);阶码e:

整数, 移码(偏码、增码、余码)或补码。两个基值:尾数基值rm:2、4、8、16和10进制等;阶码基值re:通常为2进制。两个字长:长度和物理位置,均不包括符号位尾数长度p:尾数部分按基值计算的长度。阶码长度q:阶码部分的二进制位数。性质有:表示范围:表示精度:表示效率:

3.主要的寻址方式:立即数寻址,寄存器寻址,主存寻址(包括直接寻址,间接寻址,变

址寻址),堆栈寻址。

4.Huffman原理最短码长度公式为:

5.RISC的特点如下:(1)大多数指令在单周期内完成2)LOAD/STORE结构3)硬布线控制

逻辑4)减少指令和寻址方式的种类5)固定的指令格式6)注重编译的优化。RISC的关键技术:延时转移技术;指令取消技术;重叠寄存器窗口技术;指令流调整技术;以硬件为主固件为辅

第三章

1. 直接相联映象主要优点:

1)硬件实现很简单, 不需要相联访问存储器。

2)访问速度也比较快, 实际上不做地址变换。

主要缺点: 块的冲突率较高。

组相联映象

优点:

1)块的冲突概率比较低。

2)块的利用率大幅度提高。

3)块失效率明显降低。

缺点:实现难度和造价要比直接映象方式高。

段相联映象

主要优点:

1)段表比较简单,实现的成本低。

2)如一个容量为256KB的Cache,分成8个段,每段2048块,每块

16B。

在段表存储器中只需要存储8个主存地址的段号S。而其它映像方式

在块表中要存储8×2048个区号(相当于段号),两者相差2000多倍。主要缺点:当发生段失效时,要把本段内已经建立起来的映象关系全部撤消。

2. 几种页面替换算法

1.随机算法;算法最简单,而且容易实现

2.先进先出算法;

3.近期最少使用算法;

4.最久没有使用算法;

5.最优替换算法;

在虚拟存储器中,实际上采用的只有FIFO和LFU两种算法。

3. 三种地址映像和变换及特点。

段式虚拟存储器

页式虚拟存储器

段页式虚拟存储器

4. 地址映像和地址变换的概念

地址映象:把虚拟地址空间映象到主存地址空间

地址变换:在程序运行时,把虚地址变换成主存实地址(内部地址变换)或磁盘存储器地址(外部地址变换)。

外部地址变换和内部地址变换的含义。

内部地址变换:在程序运行时,把虚地址变换成主存实地址。

外部地址变换:在程序运行时,把虚地址变换成磁盘存储器地址。

第四章

1. 3种基本输入输出方式是什么,有什么特点。

1.程序控制输入输出方式;特点:

1)何时对何设备进行输入输出操作受CPU控制

2)CPU要通过指令对设备进行测试才能知道设备的工作状态。

3)数据的输入和输出都要经过CPU

4)用于连接低速外围设备,如终端、打印机等

2.中断输入输出方式;特点:

1)CPU与外围设备能够并行工作。

2)能够处理例外事件。

3)数据的输入和输出都要经过CPU。

4)用于连接低速外围设备。

3.直接存储器访问方式;特点:

1) 外围设备的访问请求直接发往主存储器,数据的传送过程不需要CPU 程序

的干预。

2) 全部用硬件实现,不需要做保存现场和恢复现场等工作,工作速度快。

3)DMA 控制器复杂,需要设置数据寄存器、设备状态控制寄存器、主存地

址寄存器、设备地址寄存器和数据交换个数计数器及控制逻辑等。

4)在DMA 方式开始和结束时,需要处理机进行管理。

2. 中断屏蔽的实现方法主要有两种:

方法一:每级中断源设置一个中断屏蔽位。

方法二:改变处理机优先级

例4.3:有四个中断源D1、D2、D3和D4,它们的中断优先级从高到低分别是1级、2级、3级和4级。这些中断源的正常中断屏蔽码和改变后的中断屏蔽码见下表。每个中断源一位,共4位屏蔽码。

解:

如果4个中断源都使用正常的中断屏蔽码,处理机的中断服务顺序将严格按照中断源的中断优先级进行。

如果改变中断屏蔽码,当D1、D2、D3和D4这4个中断源同时请求中断服务时,处理机实际为各个中断源服务的先后次序就会改变。

处理机响应的顺序是D1、D2、D3、D4

实际服务的顺序是D4、D3、D2、D1

3. 通道种类:字节多路通道,选择通道和数组多路通道。

理解3种通道的流量计算公式,会计算通道的实际流量。

Ts :设备选择时间。 TD :传送一个字节的时间。 P :一个通道上的设备数。 n :每个设备传送的字节数。

K :一个数据块中的字节数。

为保证通道不丢失数据,通道的实际流量应不大于通道最大流量:

fBYTE ≤fMAX·BYTE fSE LETE≤fMAX·SELETE fBLOCK≤fMAX·BLOCK

4. 了解例4.5:一个字节多路通道连接D1、D2、D3、D4、D5共5台设备,这些设备分别每10us 、30us 、30us 、50us 和75us 发出一次数据传送请求。

(1)计算这个通道的实际流量和工作周期。

(2)如果这个字节多路通道的最大流量正好等于通道实际流量,并假设数据传输率高的设备,其优先级也高。5台设备在0时刻同时向通道发出第一次传送数据的请求,并在以后的时间里按照各自的数据传输率连续工作。画出通道分时为各台设备服务的时间图,并计算处理完各设备的第一次请求的时刻。

(3)从时间图中发现什么问题?如何解决?

解:

(1) 通道的实际流量为:

秒字节秒

字节秒字节+

=+//1)/(//1)/(/1)(...D S D S BLOCK MAX D S D S SELETE MAX D S D S BYTE MAX T k T n p T k T n p f T n T n p T n T n p f T T n p T T n p f +=??+?=+=??+?=???=

fBYTE =(1/10+1/30+1/30+1/50+1/75)MB/S

=0.2MB/S

通道的工作周期为:

t =1/fBYTE

=5us

(2)处理完各设备这个第一次请求的时间:

D1:5us ;

D2:10us ;

D3:20us ;

D4:30us 。

D5的第一次请求没有响应,数据丢失。

(3) D5的第一次请求没有得到响应的原因分析

对所有设备的请求时间间隔取最小公倍数,在这一段时间内通道的流量是平衡的。

可以采取下列方法:

方法一:增加通道的最大工作流量。例如,把通道的工作流量增加到0.25MB/S (工作周期为4us )。

方法二:动态改变设备的优先级。例如,在30us 至70us 之间临时提高设备D5的优先级。

方法三:增加缓冲存储器。例如,只要为设备D5增加一个数据缓冲寄存器,它的第一次请求可以在第85us 处得到响应,第二次请求可以在第145us 处得到响应。

第五章

1. 流水线的特点:a.在流水线的每个功能部件后面都要有一个缓冲寄存器,或称为锁存器,闸门寄存器等,作用是保存本流水段的执行结果。b.流水线中各段的时间应尽量相等,否则将引起堵塞断流等。C.只有连续不断的提供同种任务才能充分发挥流水线的效率,d.流水线需要有装入时间和排空时间。

2. 流水段相等时,加速比、效率和吞吐率的关系,计算。

吞吐率:

t n k n TP ?-+=)1( 加速比:1-+?=n k n k S 效率:1-+=n k n E 关系:E=TP· Dt ,S=k·E

3. 非线性流水线的调度

非线性流水线调度的任务是要找出一个最小的循环周期,按照这周期向流水线输入新任务,流水线的各个功能段都不会发生冲突,而且流水线的吞吐率和效率最高。

例5.3:一条4功能段的非线性流水线,每个功能段的延迟时间都相等,它的预约表如下:

(1)写出流水线的禁止向量和初始冲突向量。

(2)画出调度流水线的状态图。

(3)求最小启动循环和最小平均启动距离。

(4)求平均启动距离最小的恒定循环。

解:

(1)禁止向量为:(2,4,6)

初始冲突向量:S = 101010

(2)构造状态图

S 逻辑右移2、4、6位时,不作任何处理,

逻辑右移1、3、5和大于等于7时:

S 右移1位之后:010101∨101010=111111,

S 右移3位之后:000101∨101010=101111,

S 右移5位之后:000001∨101010=101011,

S 右移7位或大于7位后:还原到它本身。

101111右移5位之后:000001∨101010=101011,

101011右移3位之后:000101∨101010=101111,

101011右移5位之后:000001∨101010=101011。

简单循环:状态图中各种冲突向量只经过一次的启动循环。

(3)最小的启动循环为(1,7)和(3,5),

平均启动距离为 4。

4. 条件分支对流水线性能的影响计算。

假设条件转移指令在一般程序中所占的比例为p ,转移成功的概率为q

n 条指令的总的执行时间是: TK-IF=(n+k-1)?t+npq(k-1)?t

有条件转移影响的流水线吞吐率为: 有条件转移影响的流水线最大吞吐率为: TPMAX-IF= 流水线吞吐率下降的百分比为: D= 流水线各段执行时间不相等的情况解决瓶颈:

一是将“瓶颈”流水段细分(如果可分的话),

二是将 “瓶颈”流水段重复设置。

5. 乱序流动方式中的数据相关。

写读相关 读写相关 写写相关

6. 三种主流处理机:

超标量处理机

超流水线处理机

超标量超流水线处理机

7. 多流水线的调度主要有三种方法:

顺序发射顺序完成

t k npq t k n n TP IF ?-+?-+=)1()1(t k pq ?-+))1(1(1)

1(1)1(-+-=--k pq k pq TP TP TP MAX IF MAX MAX

顺序发射乱序完成

乱序发射乱序完成

第六章

1. 向量处理机的结构

主要采用两种方法:

存储器-存储器结构

多个独立的存储器模块并行工作

处理机结构简单对存储系统的访问速度要求很高硬件结构简单, 造价低;速度相对较低

寄存器-寄存器结构

运算通过向量寄存器进行

需要大量高速寄存器

对存储系统访问速度的要求降低

2. 向量链接技术(chaining)

当前一条指令的结果寄存器可以作为后继指令的操作数寄存器时,多条有数据相关的向量指令并行执行,这种技术称为两条流水线的链接技术。

例如:有如下3条向量指令:

1:V3 ← A

2:V2 ← V0+V1

3:V4 ← V2×V3

第1、2条指令没有数据相关和功能部件冲突,可以同时开始执行。

第3条指令与第1、2条指令均存在写读数据相关,可以链接执行。

三种执行方式比较:

(1) 如果向量长度为N,三条指令采用串行方法

执行的时间为:

[(1+6+1)+N-1]+[(1+6+1)+N-1]+[(1+7+1)+N-1]

= 3N+22 拍

(2) 如果前两条指令并行执行,第三条指令串行

执行,则执行时间为:

[(1+6+1)+N-1]+[(1+7+1)+N-1] = 2N+15 拍

(3) 如果采用链接技术,则执行时间为:

(1+6+1)+(1+7+1)+(N-1)=17+N-1 = N+16 拍

第七章

1、8种互连函数,能够通过输入编号计算输出编号。

1恒等置换;2 交换置换;3 方体置换;4 均匀洗牌置换;5 蝶式置换;

6 位序颠倒置换;

7 移数置换;

8 加减2i置换

2. 互联网络的特性参数。

(1) 网络规模:网络中结点的个数。

(2) 结点度:与结点相连接的边数称为结点度。包括入度和出度。

(3) 距离:两个结点之间相连的最少边数。

(4) 网络直径:网络中任意两个结点间距离的最大值。

(5) 等分宽度:当某一网络被切成相等的两半时,沿切口的最小边数(通道)称为通道

等分宽度,用b表示。

(6) 结点间的线长:两个结点间连线的长度。

(7) 对称性:从任何结点看到拓扑结构都是一样的网络称为对称网络。

北邮高级计算机系统结构实验二三四五

实验二指令流水线相关性分析 ·实验目的 通过使用WINDLX模拟器,对程序中的三种相关现象进行观察,并对使用专用通路,增加运算部件等技术对性能的影响进行考察,加深对流水线和RISC处理器的特点的理解。 ·实验原理: 指令流水线中主要有结构相关、数据相关、控制相关。相关影响流水线性能。·实验步骤 一.使用WinDLX模拟器,对做如下分析: (1)观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 (2)考察增加浮点运算部件对性能的影响。 (3)考察增加forward部件对性能的影响。 (4)观察转移指令在转移成功和转移不成功时候的流水线开销。 ·实验过程 一.使用WinDLX模拟器,对做如下分析: } 浮点加、乘、除部件都设置为1,浮点数运算部件的延时都设置为4,如图1: 图1 初始设置 将和加载至WinDLX中,如图2示。

图2 加载程序 1.观察程序中出现的数据/控制/结构相关;指出程序中出现上述现象的指令组合。 1)数据相关 点击F7,使程序单步执行,当出现R-Stall时停止,运行过程中出现下图3所示,输入整数6。 图3 输入整数6 @ 打开Clock Diagram,可以清楚的看到指令执行的流水线如图4所示。 图4 指令流水线 双击第一次出现R-Stall的指令行,如图5所示。

图5 指令详细信息 对以上出现的情况分析如下: 程序发生了数据相关,R-Stall(R-暂停)表示引起暂停的原因是RAW。 lbu r3,0×0(r2) 要在WB周期写回r3中的数据;而下一条指令 & seqi r5,r3,0×a 要在intEX周期中读取r3中的数据。 上述过程发生了WR冲突,即写读相关。为了避免此类冲突, seq r5,r4,0×a的intEX指令延迟了一个周期进行。 由此,相关指令为: 2)控制相关 由图6可以看出,在第4时钟周期:第一条指令处于MEM段,第二条命令处于intEX段,第三条指令出于aborted状态,第四条命令处于IF段。 图 6 指令流水线 }

计算机系统结构考试计算题

3.12 有一指令流水线如下所示 (1) 求连续输入10条指令,该流水线的实际吞吐率和效率; (2) 该流水线的“瓶颈”在哪一段?请采取两种不同的措施消除此“瓶颈”。 对于你所给出的两种新的流水线,连续输入10条指令时,其实际吞吐率和效率各是多少? 解:(1) 2200(ns)2009200)10050(50t )1n (t T max m 1 i i pipeline =?++++=?-+?=∑= )(ns 220 1 T n T P 1pipeline -== 45.45%11 5 4400T P m t T P E m 1 i i ≈=? =?? =∑= (2)瓶颈在3、4段。 ? 变成八级流水线(细分) 850(ns)509850t 1)(n t T max m 1 i i pipeline =?+?=?-+?=∑= )(ns 85 1 T n T P 1pipeline -== 58.82%17 10 8400T P m ti T P E m 1 i ≈=? =?? =∑= ? 重复设置部件 出 50ns 50ns 100ns 200ns

)(ns 85 1 T n T P 1pipeline -== 58.82%17 10885010400E ≈=??= 3.13 4段组成,3段时,一次,然4段。如果 需要的时间都是,问: (1) 当在流水线的输入端连续地每时间输入任务时,该流水线会发生 什么情况? (2) 此流水线的最大吞吐率为多少?如果每输入一个任务,连续处理 10个任务时的实际吞吐率和效率是多少? (3) 当每段时间不变时,如何提高该流水线的吞吐率?仍连续处理10个 任务时,其吞吐率提高多少? (2) t ?t ?2

计算机体系结构第五章练习题参考解答

第 五 章 5.34 在一个采用组相联映象方式的Cache 存储系统中,主存由B 0~B 7共8块组成,Cache 有2组,每组2块,每块大小为16B 。在一个程序执行过程中,访存的主存块地址流为:B 6,B 2,B 4,B 1,B 4,B 6,B 3,B 0,B 4,B 5,B 7,B 3。 (1)写出主存地址的格式,并标出各字段的长度。 (2)写出Cache 地址的格式,并标出各字段的长度。 (3)指出主存与Cache 之间各个块的映象关系。 (4)若Cache 的4个块号为C 0、C 1、C 2和C 3,列出程序执行过程中的Cache 块地址流。 (5)若采用FIFO 替换算法,计算Cache 的块命中率。 (6)若采用LRU 替换算法,计算Cache 的块命中率。 (7)若改为全相联映象方式,再做(5)和(6)。 (8)若在程序执行过程中,每从主存装入一块到Cache ,平均要对这个块访问16次,计算在这种情况下的Cache 命中率。 解:(1)(2)采用组相联映象时,主存和Cache 地址的格式分别为: 主存按Cache 的大小分区,现主存有8个块,Cache 有2×2=4个块,则主存分为8/4=2 个区,区号E 的长度为1位。又每区有2个组,则组号G 、g 的长度都为1位。而每组有2个块,则块号B 、b 的长度又都为1位。每块大小为16个存储字,故块内地址W 、w 的长度都为4位。 (3)根据组相联映象的规则,主存块0~7与Cache 块0~3之间的映象关系为:主存块0、1、4、5与Cache 块0、1之间全相联,主存块2、3、6、7与Cache 块2、3之间全相联。 (4)根据组相联映象的规则,该主存块地址流相应的一种Cache 块地址流如下表所示(组内替换算法为FIFO )。 时间: 1 2 3 4 5 6 7 8 9 10 11 12 主存块地址流: B 6 B 2 B 4 B 1 B 4 B 6 B 3 B 0 B 4 B 5 B 7 B 3 Cache 块地址流: C 2 C 3 C 0 C 1 C 0 C 2 C 2 C 0 C 0 C 0 C 3 C 2 (5)组内替换算法采用FIFO 时,Cache 块0~3的使用过程如下表所示。 时间: 1 2 3 4 5 6 7 8 9 10 11 12 主存块地址流: B 6 B 2 B 4 B 1 B 4 B 6 B 3 B 0 B 4 B 5 B 7 B 3 Cache 块0 Cache 块1 Cache 块2 Cache 块3 命中 命中 命中 可见命中三次,Cache 块命中率为H i = 3/12 = 0.25。 (6)组内替换算法采用LRU 时,Cache 块0~3的使用过程如下表所示。

计算机体系结构实验报告二

实验二结构相关 一、实验目得: 通过本实验,加深对结构相关得理解,了解结构相关对CPU性能得影响。 二、实验内容: 1、用WinDLX模拟器运行程序structure_d、s 。 2、通过模拟,找出存在结构相关得指令对以及导致结构相关得部件。 3、记录由结构相关引起得暂停时钟周期数,计算暂停时钟周期数占总执行 周期数得百分比。 4、论述结构相关对CPU性能得影响,讨论解决结构相关得方法。 三、实验程序structure_d、s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; < A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit < this is a ment !! A: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 四、实验过程 打开软件,load structure_d、s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(Rstall 数据相关Stall 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面得数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关得部件:译码部件。

计算机系统结构试卷B

《计算机系统结构B卷》 一、填空题(每小题1.5分,共30分)。 1.对系列机而言,必须保证做到软件,力争做到软件向上兼容。 2.由软件实现的计算机称之为。 3. 多处理机系统按组织形式分有三种,功能分布是多处理机系统分工方式。 4.依据从哪一层开始设计,计算机体系结构设计的主要方法有三种,占据主导地位的是设计。 5. 在先行控制方式实现流水线的处理器中,有先行指令、先行操作、先行读数和后行写数等四个缓冲栈,缓冲深度最大的是。 6.按流水线的功能多寡分,可分为单功能流水线和。 7. 用于表示非线性流水线中的任务对未进入流水线的后继任务流入流水线的时间间隔的约束称为。 8.中断转移相关处理的基本方法包括不精确断点法和。 9. 互连网络中任意两个结点之间距离的最大值称为。 10.在多级交叉开关互联网络中,交叉开关的控制方式有、组控制和单元控制。 11. 在多计算机系统的互连网络中,通信模式包括、选播、广播和会议等四种。 12. 描述网络寻径效率常用的两个参数是通道流量和。 13.自定义数据表示包括标志符和两种数据表示。 14. 浮点数尾数基值越大,浮点数表示的数据范围。 15. 根据运算类型指令操作数存储方法不同,指令集结构可分为堆栈型、累加器型和。 16. 标量处理机是否高度并行是以指令级并行度(ILP)为来区分。 17.存储系统的基本存储层次有、主存储器和辅助存储器。 18. 采用并行存储器的目的是。 19. 从时间开销来看,伪命中的时间正常命中的时间。 20. 增加Cache存储系统的相联度,可降低Cache的不命中率,但会增加Cache 的。

二、简答题(每小题6分,共30分)。 1.多计算机系统和多处理机系统的差别有哪几方面?其中最根本的差别是哪个方面? 2. 什么是流水线相关?流水线相关可分为哪几大类? 3. 什么是动态互连网络?动态互连网络的互联形式有哪几种? 4. 指令系统设计包括哪两个方面?指令格式优化设计的目的是什么? 5. 维护Cache与主存一致性的更新算法有哪些? 三、分析题(第一小题8分,第二小题12分,共20分)。 1.某种处理机10条指令的使用频度分别为:0.25,0.20,0.15,0.10,0.08,0.08,0.05,0.04 ,0.03 ,0.02,试画出该处理机进行Huffman编码时的一棵Huffman树。 2. 在某采用全相联映象、相联目录表实现地址变换Cache存储器中,Cache 的容量是8KB,主存是由4个存储体组成的低位交叉访问存储器,主存总容量是32MB,每一个存储体的字长是32位,。 (1)写出主存地址和Cache地址的格式,并标出各字段的长度。 (2)说明目录表的行数、相联比较的位数和目录表的宽度。 四、计算题(第一小题8分,第二小题12分,共20分)。 1. 设16个处理器编号分别为0、1、……、15,用单级互连网络连接,当互连函数分别为:(1)Cube3、(2)PM+3、(3)Shuffle(Shuffle)时,第13号处理器分别与哪一个处理器相连? 2. 有一条5个功能段的线性动态多功能流水线如图所示,其中1→2→3→5功能段组成加法流水线,1→4→5功能段组成乘法流水线,设每个功能段的延迟时间 均相等为△t。用这条流水线计算F=4 1() i i i a b = + ∏,画出流水线时空图,并计算流水线的实际吞吐率、加速比和效率。 Z

(完整版)计算机系统结构试题及答案

计算机系统结构复习题 单选及填空: 计算机系统设计的主要方法 1、由上往下的设计(top-down) 2、由下往上的设计(bottom-up) 3、从中间开始(middle-out) Flynn分类法把计算机系统的结构分为以下四类: (1)单指令流单数据流 (2)单指令流多数据流 (3)多指令流单数据流 (4) 多指令流多数据流 堆栈型机器:CPU 中存储操作数的单元是堆栈的机器。 累加器型机器:CPU 中存储操作数的单元是累加器的机器。 通用寄存器型机器:CPU 中存储操作数的单元是通用寄存器的机器。 名词解释: 虚拟机:用软件实现的机器叫做虚拟机,但虚拟机不一定完全由软件实现,有些操作可以由硬件或固件(固件是指具有软件功能的固件)实现。 系列机:由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 兼容机:它是指由不同公司厂家生产的具有相同系统结构的计算机。 流水线技术:将一个重复的时序过程,分解成为若干个子过程,而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。 单功能流水线:指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。 多功能流水线:指各段可以进行不同的连接,以实现不同的功能的流水线。 顺序流水线:流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。 乱序流水线:流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同,允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。 吞吐率:在单位时间内流水线所完成的任务数量或输出结果的数量。 指令的动态调度:

是指在保持数据流和异常行为的情况下,通过硬件对指令执行顺序进行重新安排,以提高流水线的利用率且减少停顿现象。是由硬件在程序实际运行时实施的。 指令的静态调度: 是指依靠编译器对代码进行静态调度,以减少相关和冲突。它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。 超标量: 一种多指令流出技术。它在每个时钟周期流出的指令条数不固定,依代码的具体情况而定,但有个上限。 超流水:在一个时钟周期内分时流出多条指令。 多级存储层次: 采用不同的技术实现的存储器,处在离CPU不同距离的层次上,各存储器之间一般满足包容关系,即任何一层存储器中的内容都是其下一层(离CPU更远的一层)存储器中内容的子集。目标是达到离CPU最近的存储器的速度,最远的存储器的容量。 写直达法: 在执行写操作时,不仅把信息写入Cache中相应的块,而且也写入下一级存储器中相应的块。写回法: 只把信息写入Cache中相应块,该块只有被替换时,才被写回主存。 集中式共享多处理机: 也称为对称式共享存储器多处理SMP。它一般由几十个处理器构成,各处理器共享一个集中式的物理存储器,这个主存相对于各处理器的关系是对称的, 分布式共享多处理机: 它的共享存储器分布在各台处理机中,每台处理机都带有自己的本地存储器,组成一个“处理机-存储器”单元。但是这些分布在各台处理机中的实际存储器又合在一起统一编址,在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起,每台处理机除了能访问本地存储器外,还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。 多Cache一致性: 多处理机中,当共享数据进入Cache,就可能出现多个处理器的Cache中都有同一存储器块的副本,要保证多个副本数据是一致的。 写作废协议: 在处理器对某个数据项进行写入之前,它拥有对该数据项的唯一的访问权 。 写更新协议: 当一个处理器对某数据项进行写入时,它把该新数据广播给所有其它Cache。这些Cache用该新数据对其中的副本进行更新。 机群:是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构

计算机系统结构期末考试题目

第一章: 1.计算机系统结构的定义 答:由程序设计者看到的一个计算机系统的属性,即概念性结构和功能特性。 2.透明性概念 答:在计算机技术中,一种本来是存在的事物或属性,但从某种角度看似乎不存在,称为透明性现象。 3.兼容性向后兼容 兼容性:同一个软件可以不加修改地运行于系统结构相同的各档机器,可获得相同的结果,差别只在于不同的运行时间。 向后兼容:按某个时期投入市场的某种型号机器编制的程序,不加修改就能运行于在它之后投入市场的机器。 4.Amdahl定律 答:系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。 5.CPI 答:每条指令的平均时钟周期数。 6.MIPS 答:每秒百万条指令数!MIPS=时钟频率/(CPI*10^6) 7.MFLOPS 答:每秒百万次浮点操作次数。MFLOPS=程序中的浮点操作次数/(执行时间*10^6) 8.命中率的概念 答: 9.Flynn分类法是按指令流和数据流的多倍性特征进行计算机系统结构的划分 答:①单指令流单数据流SISD ②单指令流多数据流SIMD ③多指令流单数据流MISD (实际不存在)④多指令流多数据流MIMD 10.计算机系统设计的定量原理(四个) 答:①加快经常性事件的速度②Amdahl定律③CPU性能公式④访问的局部性原理11.CPI和加速比的计算 答:CPI=CPU时钟周期数/IC CPU时间=CPU时钟周期数/频率 CPU时间=CPU时钟周期*时钟周期长 加速比=(采用改进措施后的性能)/(没有采用改进措施前的性能) =(没有采用改进措施前执行某任务的时间)/(采用改进措施后执行某任务的时间) 12.软硬件实现的特点 硬件实现:速度快、成本高;灵活性差、占用内存少 软件实现:速度低、复制费用低;灵活性好、占用内存多 13.系统评价的标准 ①运算速度②存储器系统③其他性能④成本标准

计算机系统结构_第五章练习 答案

第五章练习 1、描述计算机系统流水线的性能指标有哪些?其定义和定量表达式是什么? 指标主要有吞吐率、加速比、效率。 (1)吞吐率:在单位时间内流水线所完成的任务数量或输出的结果数量。 基本公式:TP=n/Tk,其中,n是任务数,Tk是处理完成n个任务所用的时间。 各个功能段执行时间均相等,输入连续n个任务的一条k段线性流水线的实际吞吐率为:TP=n/[(k+n-1) ?t] (2)加速比:完成一批任务,不使用流水线所用的时间与使用流水线所用的时间之比。 基本公式:S=T0/Tk,其中,T0为不使用流水线所用的时间,Tk为使用流水 线的执行时间。 各个功能段执行时间均相等的一条K段流水线完成n个连续任务时的实际加速比为:s=k*n*?t/[(k+n-1) ?t]=k*n/( k+n-1). (3)效率:指流水线的设备利用率。 在时空图上,流水线的效率定义为n个任务占用的时空区与k个功能段总的时空区之比。即:E=T0/(k*Tk) 各个功能段执行时间均相等,输入连续n个任务的一条k段线性流水线的效率为:E=n/(k+n-1) 2、假设某个流水线由4个功能部件组成,每个功能部件的执行时间都为?t。当 连续输入10个数据后,停顿5?t,又连续输入10个数据,如此重复。 画出时空图,计算流水线的实际吞吐率,加速比和效率。 总时间:Tk=[(4+10-1)+2] *?t*n =15n*?t 实际吞吐率:TP=N/Tk=10n/(15n*?t)=2/(3?t) 不使用流水线所用的时间为T0=4*N*?t =40n*?t 加速比:S=T0/Tk=2.67 效率:E=T0/(k*Tk)=0.67

计算机系统结构考试题库及答案

计算机系统结构试题及答案 一、选择题(50分,每题2分,正确答案可能不只一个,可单选 或复选) 1.(CPU周期、机器周期)是内存读取一条指令字的最短时间。 2.(多线程、多核)技术体现了计算机并行处理中的空间并行。 3.(冯?诺伊曼、存储程序)体系结构的计算机把程序及其操作数 据一同存储在存储器里。 4.(计算机体系结构)是机器语言程序员所看到的传统机器级所具 有的属性,其实质是确定计算机系统中软硬件的界面。 5.(控制器)的基本任务是按照程序所排的指令序列,从存储器取 出指令操作码到控制器中,对指令操作码译码分析,执行指令操作。 6.(流水线)技术体现了计算机并行处理中的时间并行。 7.(数据流)是执行周期中从内存流向运算器的信息流。 8.(指令周期)是取出并执行一条指令的时间。 9.1958年开始出现的第二代计算机,使用(晶体管)作为电子器件。 10.1960年代中期开始出现的第三代计算机,使用(小规模集成电路、 中规模集成电路)作为电子器件。 11.1970年代开始出现的第四代计算机,使用(大规模集成电路、超 大规模集成电路)作为电子器件。 12.Cache存储器在产生替换时,可以采用以下替换算法:(LFU算法、 LRU算法、随机替换)。

13.Cache的功能由(硬件)实现,因而对程序员是透明的。 14.Cache是介于CPU和(主存、内存)之间的小容量存储器,能高 速地向CPU提供指令和数据,从而加快程序的执行速度。 15.Cache由高速的(SRAM)组成。 16.CPU的基本功能包括(程序控制、操作控制、时间控制、数据加 工)。 17.CPU的控制方式通常分为:(同步控制方式、异步控制方式、联合 控制方式)反映了时序信号的定时方式。 18.CPU的联合控制方式的设计思想是:(在功能部件内部采用同步控 制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下,尽可能多地采用异步控制方式)。 19.CPU的同步控制方式有时又称为(固定时序控制方式、无应答控 制方式)。 20.CPU的异步控制方式有时又称为(可变时序控制方式、应答控制 方式)。 21.EPROM是指(光擦可编程只读存储器)。 22.MOS半导体存储器中,(DRAM)可大幅度提高集成度,但由于(刷 新)操作,外围电路复杂,速度慢。 23.MOS半导体存储器中,(SRAM)的外围电路简单,速度(快),但 其使用的器件多,集成度不高。 24.RISC的几个要素是(一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化)。

系统结构期末考试试题及答案

得分 评分人 填空题: (20分,每题2 分) 单选题:(10分,每题1分) A.任何虚页都可装入主存中任何实页的位置 B. 一个虚页只装进固定的主存实页位置 《计算机系统结构》期末考试试卷(A ) 得分 注:1、共100分,考试时间120分钟。 2、此试卷适用于计算机科学与技术本科专业。 1、."启动I/O"指令是主要的输入输出指令,是属于( A. 目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对 (B )是透明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指(A ) C. 组之间固定,组内任何虚页可装入任何实页位置 D.组间可任意装入,组内是固定装入 4、( C ) 属于MIMD 系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D. 阵列处理机 5、多处理机上两个程序段之间若有先写后读的数据相关,则( B ) A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、 计算机使用的语言是(B ) A.专属软件范畴,与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D. 属于符号化的机器指令 7、 指令执行结果出现异常引起的中断是( C ) A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 &块冲突概率最高的 Cache 地址映象方式是(A ) A.直接 B .组相联 C .段相联 D .全相联 9、 组相联映象、LRU 替换的Cache 存储器,不影响 Cache 命中率的是(B ) A.增大块的大小 B .增大主存容量 C .增大组的大小 D .增加Cache 中的块数 10、 流水处理机对全局性相关的处理不 包括(C ) A.猜测法 B.提前形成条件码 C.加快短循环程序的执行 D.设置相关专用通路

北邮计算机系统结构实验报告-实验一到五-WINDLX模拟器

北京邮电大学 实验报告 课程名称计算机系统结构 计算机学院03班 王陈(11)

目录 实验一WINDLX模拟器安装及使用......................................... 错误!未定义书签。 ·实验准备................................................................................ 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验内容及要求.................................................................... 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验二指令流水线相关性分析 ............................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验三DLX处理器程序设计 .................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 A.向量加法代码及性能分析 ................................................... 错误!未定义书签。 B.双精度浮点加法求和代码及结果分析 .............................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验四代码优化 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结+实习体会........................................................... 错误!未定义书签。实验五循环展开 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 矩阵乘程序代码清单及注释说明........................................... 错误!未定义书签。 相关性分析结果........................................................................... 错误!未定义书签。 增加浮点运算部件对性能的影响........................................... 错误!未定义书签。 增加forward部件对性能的影响 ............................................ 错误!未定义书签。 转移指令在转移成功和转移不成功时候的流水线开销 .. 错误!未定义书签。 ·实验总结+实习体会+课程建议......................................... 错误!未定义书签。

计算机系统结构期末考试试题及其答案

计算机系统结构期末考试试题及其答案

《计算机系统结构》期末考试试卷A 卷第 2 页 共 24 页 计算机科学系《计算机系统结构》期末考试试卷(A 卷) 2、此试卷适用于计算机科学与技术本科专业。 一 单选题:(10分,每题1分) 1、 ."启动I/O"指令是主要的输入输出指 令,是属于( B ) A.目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对(B )是透 明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指(A ) A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间固定,组内任何虚页可装入任何实页位

置 D.组间可任意装入,组内是固定装入 4、( C ) 属于MIMD系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D.阵列处理机 5、多处理机上两个程序段之间若有先写 后读的数据相关,则(B ) A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、计算机使用的语言是(B) A.专属软件范畴,与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D.属于符号化的机器指令 7、指令执行结果出现异常引起的中断是 (C ) A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 《计算机系统结构》期末考试试卷A卷第 3 页共 24 页

计算机系统结构 第一章自考练习题答案教学内容

第一章计算机系统结构的基本概念 历年真题精选 1. 下列对系统程序员不透明的是()。 A. 乘法器 B. 先行进位链 C. 指令缓冲器 D. 条件码寄存器2.“从中间开始”设计的“中间”目前多数是在( D )。 A. 微程序机器级与汇编语言机器级之间 B. 操作系统机器级与汇编语言机器级之间 C. 传统机器语言机器级与微程序机器级之间 D. 传统机器语言机器级与操作系统机器级之间 3. 开发计算机系统结构并行性的主要技术途径有时间重叠、(资源重复)和(资源 共享)。 4. 计算机系统弗林分类法,把计算机系统分成单指令流单数据流(SISD)、单指令流多数 据流(SIMD)、(多指令流单数据流(MISD))和(多指令流多数据流(MIMD))四大类。 5. 设计指令系统时,以乘法运算为例,简述系统结构设计、计算机组成设计、计算机实现 各应考虑的问题。(P4) 6. 实现软件移植的途径有哪些?各受什么限制?(P14) 同步强化练习 一.单项选择题。 1. 实现汇编语言源程序变换成机器语言目标程序是由( C )。 A. 编译程序翻译 B. 编译程序解释 C. 汇编程序翻译 D. 汇编程序解释

2. 系列机软件应做到( B ) A. 向前兼容,并向下兼容 B. 向后兼容,力争向上兼容 C. 向前兼容,并向上兼容 D. 向后兼容,力争向下兼容 3. 在计算机系统多级层次结构中,机器级由低到高,相对顺序正确的应当是( B )。 A. 传统机器语言、汇编语言、操作系统 B. 微程序、传统机器语言、高级语言 C. 高级语言、汇编语言、传统机器语言 D. 传统机器语言、应用语言、高级语言 4. 可以直接执行微指令的是( C )。 A. 编译程序 B. 微程序 C. 硬件 D. 汇编程序 5. 计算机系统结构不包括( A )。 A. 主存速度 B. 数据表示 C. 机器工作状态 D. 信息保护 6. 对计算机系统结构透明的是()。 A. 是否使用通道型I/0处理机 B. 虚拟存储器 C. 字符行运算指令 D. VLSI技术 7. 在主存设计上,属计算机系统结构考虑的应是( C )。 A. 频宽的确定 B. 多体交叉还是单体 C. 容量和编址单位 D. 用MOS还是TTL 8. 计算机组成设计不考虑( B )。 A. 缓冲技术 B. 功能部件的集成度 C. 专用部件设置 D. 控制机构的组成 9. 下列说法中不正确的是( D ) A. 硬件的生产费用比软件的生产费用高 B.软件设计费用比软件重复生产费用高 C. 硬件功能只需实现一次而软件功能可能要多次重复实现 D. 硬件实际费用比软件设计费用低

计算机系统结构实验报告

计算机系统结构实验报告 一.流水线中的相关 实验目的: 1. 熟练掌握WinDLX模拟器的操作和使用,熟悉DLX指令集结构及其特点; 2. 加深对计算机流水线基本概念的理解; 3. 进一步了解DLX基本流水线各段的功能以及基本操作; 4. 加深对数据相关、结构相关的理解,了解这两类相关对CPU性能的影响; 5. 了解解决数据相关的方法,掌握如何使用定向技术来减少数据相关带来的暂停。 实验平台: WinDLX模拟器 实验内容和步骤: 1.用WinDLX模拟器执行下列三个程序: 求阶乘程序fact.s 求最大公倍数程序gcm.s 求素数程序prim.s 分别以步进、连续、设置断点的方式运行程序,观察程序在流水线中的执行情况,观察 CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。 2. 用WinDLX运行程序structure_d.s,通过模拟找出存在资源相关的指令对以及导致资源相 关的部件;记录由资源相关引起的暂停时钟周期数,计算暂停时钟周期数占总执行周期数的 百分比;论述资源相关对CPU性能的影响,讨论解决资源相关的方法。 3. 在不采用定向技术的情况下(去掉Configuration菜单中Enable Forwarding选项前的勾选符),用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的 总时钟周期数,计算暂停时钟周期数占总执行周期数的百分比。 在采用定向技术的情况下(勾选Enable Forwarding),用WinDLX再次运行程序data_d.s。重复上述3中的工作,并计算采用定向技术后性能提高的倍数。 1. 求阶乘程序 用WinDLX模拟器执行求阶乘程序fact.s。这个程序说明浮点指令的使用。该程序从标准 输入读入一个整数,求其阶乘,然后将结果输出。 该程序中调用了input.s中的输入子程序,这个子程序用于读入正整数。 实验结果: 在载入fact.s和input.s之后,不设置任何断点运行。 a.不采用重新定向技术,我们得到的结果

计算机系统结构考试计算题

有一指令流水线如下所示 入 1 2 3 4 出 50ns 50ns 100ns 200ns (1) 求连续输入10条指令,该流水线的实际吞吐率和效率; (2) 该流水线的“瓶颈”在哪一段请采取两种不同的措施消除此“瓶颈”。对 于你所给出的两种新的流水线,连续输入10条指令时,其实际吞吐率和效率各是多少 解:(1) 2200(ns) 2009200)10050(50t )1n (t T max m 1 i i pipeline =?++++=?-+?=∑= )(ns 220 1T n TP 1pipeline -== 45.45%11 5 4400TP m t TP E m 1 i i ≈=? =?? =∑= (2)瓶颈在3、4段。 变成八级流水线(细分) 850(ns) 509850t 1)(n t T max m 1 i i pipeline =?+?=?-+?=∑= )(ns 85 1 T n TP 1pipeline -== 58.82%17 10 8400TP m ti TP E m 1 i ≈=? =?? =∑= 重复设置部件 1 2 3_1 3_2 4_1 4_4 入 出

)(ns 851T n TP 1pipeline -== 58.82%17 10 8 85010400E ≈=??= 有一 4段组成,其3段时,总次,然后流到第4段。如果 需要的时间都是t ?,问: (1) 当在流水线的输入端连续地每t ?时间输入任务时,该流水线会发生 什么情况 (2) 此流水线的最大吞吐率为多少如果每t ?2输入一个任务,连续处理 10个任务时的实际吞吐率和效率是多少 (3) 当每段时间不变时,如何提高该流水线的吞吐率仍连续处理10个任 务时,其吞吐率提高多少 (2)

计算机体系结构实验报告二

实验二结构相关 一、实验目的: 通过本实验,加深对结构相关的理解,了解结构相关对CPU性能的影响。 二、实验内容: 1. 用WinDLX模拟器运行程序structure_d.s 。 2. 通过模拟,找出存在结构相关的指令对以及导致结构相关的部件。 3. 记录由结构相关引起的暂停时钟周期数,计算暂停时钟周期数占总执行 周期数的百分比。 4. 论述结构相关对CPU性能的影响,讨论解决结构相关的方法。 三、实验程序structure_d.s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; <- A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit <- this is a comment !! A: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10

四、实验过程 打开软件,load structure_d.s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(R-stall 数据相关Stall- 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面的数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关的部件:译码部件。 2)第二个结构相关:ADDI R2, R2, #8,与第一个结构相关类似。由于数据相关, 上一条指令暂停在ID阶段,所以导致下一条指令发生结构相关。

相关文档
最新文档