计算机组成与体系结构测试题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
《计算机组成与体系结构》模拟题答案
一、选择题
1.下列机器数中,真值最大的数是__A__
A.[x]补=1.1010 B.[y]原=1.1011 C.[z]反=1.0101
2.以下给出的浮点数,___B___是规格化浮点数
A.2-10×0.010101 B.2-11×0.101010 C.2-100×1.010100 D.2-1×0.0010101 3.设在7位字符码的最高位加1位奇校验位,则下列的奇校验码出错的是___D___
A.11010101 B.10010100 C.0111000 D.10111000
4.由16片74181 ALU和5片74182 CLA器件相配合组成的64位运算部件,具有如
下进位传递功能___D___
A.组内先行进位,组间串行进位B.行波进位
C.组内串行进位,组间并行进位D.组内并行进位,组间并行进位
5.常规乘除法器乘、除运算过程采用部分积、余数左移的做法,其好处是___C___
A.提高运算速度 B. 提高运算精度 C. 节省加法器的位数 D. 便于控制
6.某SRAM芯片,其存储容量为64K×16位,该芯片的地址线和数据线的数目为
___D___
A. 64,16
B. 16,64
C. 64,8
D. 16,16
7.某机机器字长为32位,存储容量是1MB,若按字编址,它的寻址范围是___C___
A. 0~(1M-1)
B. 0~(512K-1)B
C. 0~(256K-1)
D. 0~256KB
8.主存和CPU之间增加Cache的目的是___A___
A. 解决CPU和主存之间的速度匹配问题
B. 扩大主存的容量
C.扩大CPU中通用寄存器的数量
D.既扩大主存容量又扩大CPU通用寄存器数量
9.采用虚拟存储器的主要目的是___B___
A.提高主存的存取速度
B.扩大主存的存储空间,并能进行自动管理和调度
C.提高外存储器的存取速度
D.扩大外存储器的存储空间
10.在Cache的地址映射中,若主存中的任意一块均可映射到Cache内的任意一行的位
置上,则这种方法称为___A___
A. 全相联映射
B. 直接映射
C. 组相联映射
D. 混合映射
11. 若磁盘的转速提高一倍,则___B___
A. 平均存取时间减半
B. 平均等待时间减半
C. 存储密度可以提高一倍
D. 平均定位时间不变
12. 指令系统中采用不同的寻址方式的目的主要是___B___
A.实现存储程序和程序控制
B.缩短指令长度,扩大寻址空间,提高编程灵活性
C.可以直接访问外存
D.提供扩展操作码的可能并降低指令译码难度
13. 寄存器间接寻址方式中,操作数在___B___中。
A.通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈
14. 下列几项中,不符合RISC指令系统的特点是___B___
A.指令长度固定,指令种类少
B.寻址方式种类尽量减少,指令功能尽可能强
C .增加寄存器的数目,以尽量减少访存次数
D .选取使用频率最高的一些简单指令,以及很有用但不复杂的指令
15. 在以下描述的流水CPU 基本概念中,正确的表述是___B ___
A .流水CPU 是以空间并行性为原理构造的处理器
B .流水CPU 是以时间并行性为原理构造的处理器
C .流水CPU 一定是RISC 机器
D .流水CPU 一定是多媒体CPU
16. 在微程序控制器中,机器指令和微指令的关系是___C ___
A .每一条机器指令由一条微指令来执行
B .一条微指令由若干条机器指令组成
C .每一条机器指令由一段用微指令组成的微程序来解释
D .一段微程序由一条机器指令来执行
17. 关于微指令的编码方式,下面叙述正确的是___B ___
A .直接表示法和编码表示法不影响微指令的长度
B .一般情况下,直接表示法的微指令位数多
C .一般情况下,编码表示法的微指令位数多
D .以上都不对
18. 在总线独立请求方式下,若有几个设备,则___A ___
A .有几个总线请求信号和几个总线响应信号
B .有一个总线请求信号和一个总线响应信号
C .总线请求信号多于总线响应信号
D .总线请求信号少于总线响应信号
19. 为实现多重中断,保护断点和现场使用___D ___
A .ROM B. 中断向量表 C. 设备内的寄存器 D. 堆栈
20. DMA 方式是在___B ___之间建立直接的数据通路。
A. CPU 与外围设备
B. 主存与外围设备
C. 外设与外设
D. CPU 与主存
二、简答题
1. 已知:x=0.1011,y= -0.0101,求:补补补补补补,,,][,]4
1[,]21[][]41[]21[y y y x x x -- 解:
[x]补=0.1011,[x/2]补=0.01011,[x/4]补=0.001011, [-x]补=1.0101
[y]补=1.1011,[y/2]补=1.11011,[y/4]补=1.111011, [-y]补=0.0101
2. 何谓多级存储体系结构?请简要论述设计多级存储体系结构的目的和其之所以能
发挥效用的原因。
答:多级存储体系结构一般可分为高速缓冲存储器(Cache)、主存、外存三个层次,有时候还包括CPU 内部的寄存器以及控制存储器等。
设计多级存储体系结构的目的是为了解决存储系统尽可能高的存取速度、尽可能大的存储容量以及尽可能低的成本之间的矛盾。
Cache 是高速小容量的存储器,利用CPU 运行程序的局部性原理,把最活跃的程序和数据放到Cache 中,则从CPU 的角度看存储系统,看到的是Cache 的速度、主存的容量和接近主存的位价格。
外存是大容量的存储器,存放大量CPU 暂时不用的程序和数据,当CPU 需要时再从外存把程序和数据调入主存,以满足对计算机大容量存储的要求。
主存有适当的容量和存取速度,能容纳系统的核心软件和较多或较大的用户程序。