计算机组成和原理-课堂例题(附答案)
（1a）题1：简单说明冯.诺依曼计算机体系的特点.
—计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。
—采用存储程序的方式。
—数据以2进制表示。
题2：什么是摩尔定律？
—摩尔定律一般表述为“集成电路的集成度每18个月翻一番”。
题3：给出IEEE、ACM的中英文名称
—IEEE （Institute of Electrical and Electronics Engineers，电气电子工程师协会）— ACM（Association for Computing Machinery，美国计算机学会）
(1b) 题1：将计算机系统中某一功能的处理速度提高到原来的20倍，但该功能的处理时间仅占整个系统运行时间的40%，则采用此提高性能的方法后，能使整个系统的性能提高多少？
解由题可知，可改进比例= 40% = 0.4，
部件加速比= 20
根据Amdahl定律可知：
采用此提高性能的方法后，能使整个系统的性能提高到原来的1.613倍。
题2：某计算机系统采用浮点运算部件后，使浮点运算速度提高到原来的20倍，而系统运行某一程序的整体性能提高到原来的5倍，试计算该程序中浮点操作所占的比例。
解：由题可知，部件加速比= 20，系统加速比= 5
根据Amdahl定律可知
由此可得：可改进比例= 84.2%
即程序中浮点操作所占的比例为84.2%。
(2a) 题1：（1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则：总线带宽是多少?；（2）如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?
解：(1) 设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示。
根据定义可得
Dr = D/T = D×1/T = D×f =4B×33×1000000/s=132MB/s
(2) 64位=8B，
Dr= D×f =8B×66×1000000/s=528MB/s
简答题2：高速串行传输为什么替代了并行传输
–并行传输在高频时代出现了两个问题：
●1：同步
●2：信号之间的电磁干扰
●（另外还有制造成本问题）
(4a) 题1：根据给出的图，能指出记录方式（04a）
题2：7200转/分的硬盘，平均等待时间是多少？
●解答：7200 RPM=120Rev/sec
1 revolution=1/120 sec=8.33milliseconds
1 /
2 rotation = 4.16 ms
题3：简单描述CAV和CLV
●磁盘片转动的角速度是恒定的，用恒定角速度（constant angular velocity，CAV）表
示。
●光盘的光学读出头相对于盘片运动的线速度是恒定的，用恒定线速度（constant
linear velocity，CLV）表示。
(5a) 题1：例6.1 假设一台计算机的I/O处理时间占响应时间的10%，当I/O性能保持不变，而对CPU的性能分别提高10倍和100倍时，该计算机系统的总体性能会发生什么样的变化？
解假设改进前程序的执行时间为1个单位时间。
如果CPU的性能提高10倍，程序的执行时间（包含I/O处理时间）减少为：
(1-10%) / 10 + 10% = 0.19
即整机性能只能提高到原来的约5倍，约50%的CPU性能被浪费在I/O处理上。
如果CPU的性能提高100倍，程序的执行时间减少为：
(1 - 10%) / 100 + 10% = 0.109
这表示整机性能只能提高约10倍，约90%的性能被浪费在没有改进的I/O处理上。
(5a1) 题2：给出中断实现的整个过程
1.中断请求：向中断源发出请求
2.中断判优：若同时有多个中断源申请中断，则对其排队判优。
3.中断响应：在允许中断的情况下，CPU执行完一条指令后开始响应中断，进
入中断响应周期，包括关中断、保存现场，进入相应的中断服务程序。
4.中断服务：执行中断服务程序
5.中断返回：恢复现场，返回主程序断点。
题3：简单叙述DMA 接口功能
(1) 向CPU申请DMA传送
(2) 处理总线控制权的转交
(3) 管理系统总线、控制数据传送
(4) 确定数据传送的首地址和长度;修正传送过程中的数据地址和长度
(5) DMA 传送结束时，给出操作完成信号
(5a) 综合题2：假定硬盘传输数据以32位的字为单位，传输速度为1MB/S，CPU的时钟频率为50MHZ.
(1) 采用程序查询的输入输出方式，一个查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。
(2) 采用中断方法进行控制，每次传输的开销(包括中断处理)为100个时钟周期，求CPU为传输硬盘数据花费的时间比重。
(3) 采用DMA控制器进行输入输出操作，假定DMA的启动操作需要1000个时钟周期，DMA完成时处理中断需要500个时钟周期，如果平均传输的数据长度为4KB，问在硬盘工作时处理器将用多少时间比率进行输入输出操作，忽略DMA申请使用总线的影响。
（6a）题1：以IEEE32位浮点格式表示如下的数：
（a）-5
（b）-6
（c）-1.5
（d）384
（e）1/16
（f）-1/32
题2：下面IEEE32位浮点数，相等的十进制数是什么？
（a）1 10000011 110 0000 0000 0000 0000 0000
（b）0 01111110 101 0000 0000 0000 0000 0000
（c）0 10000000 000 0000 0000 0000 0000 0000
(7a) 题1：设X= - 0.1101，Y = +0.1011，按照Booth算法求[X·Y]补（需掌握标准的和紧凑两种方法）
解：
[X]补=11.0011
[-X]补=00.1101
[Y]补=0.1011
(8b) 题1：一个计算机系统采用32位单字长指令，地址码为12位。如果定义了250种二地址指令，那么还可以有多少条单地址指令？
（参考答案：（28-250）*212=6*212）
题2：某计算机的指令系统字长为16位，采用扩展操作码，操作数地址需要4位。该指令系统已有14（M）条三地址指令、14（N）条二地址指令、没有零地址指令，问系统最多还有多少条一地址指令？
参考答案：（（24-M）*24-N）*24= 288
题3：
题4：
解：
简答题5：相对CISC来说，RISC主要特点有哪些
–指令条数少
–指令长度固定，指令格式和寻址种类少
–只有取指和存数指令访问存储器，其余的指令操作均在寄存器之间进行
.
(10a)题1：解释CPU的具体功能
–指令控制：控制程序的顺序执行
–操作控制：产生完成每条指令所需的控制命令
–时间控制：对各种操作加以时间上的控制
–数据加工：对数据进行算术运算和逻辑运算
–中断处理：处理运行过程中出现的异常情况和特殊请求
题2：中断系统需解决的问题
(1) 各中断源如何向CPU 提出请求？
(2) 各中断源同时提出请求怎么办？
(3) CPU 什么条件、什么时间、以什么方式响应中断？
(4) 如何保护现场？
(5) 如何寻找入口地址？
(6) 如何恢复现场，如何返回？
(7) 处理中断的过程中又出现新的中断怎么办？
(11a)题1：判断以下三组指令中各存在哪种类型的数据相关?
(1) I1 LAD R1，A ; M(A)->R1,M(A)是存储器单元
I2 ADD R2，Rl ; (R2)+(R1)->R2
(2) I1 ADD R3，R4 ; (R3)+(R4)->R3
I2 MUL R4，R5 ; (R4)*(R5)->R4
(3) I1 LAD R6，B ; M(B)-> R6,M(B)是存储器单元
I2 MUL R6，R7 ; (R6)*(R7)->R6
参考答案：(1)写后读RAW (2)读后写WAR (3)写后写WAW
题2 判断以下三组指令各存在哪种类型的数据相关
(1) I1 ADD R1,R2,R3; (R2+R3)→R1
I2 SUB R4,R1,R5; (R1-R5)→R4
(2) I3 MUL R3,R1,R2; (R1)×(R2)→R3
I4 ADD R3,R4,R5; (R4+R5)→R3
(3) I5 STA M(X),R3; (R3)→M(X),M(X)是存储器单元
I6 ADD R3,R4,R5; (R4+R5)→R
参考答案：(1) RAW (2) WAW (3) WAR
题3：流水线冲突有哪几种（给出简单描述）？
流水线冲突有以下3种类型：
（1）结构冲突：因硬件资源满足不了指令重叠执行的要求而发生的冲突。
（2）数据冲突：当指令在流水线中重叠执行时，因需要用到前面指令的执行结果而发生的冲突。
（3）控制冲突：流水线遇到分支指令和其他会改变PC值的指令所引起的冲突。
题4：什么叫名相关？名相关有哪两种？
如果两条指令使用相同的名，但是它们之间并没有数据流动，则称这两条指令存在名相关。指令j与指令i之间的名相关有以下两种：
（1）反相关。如果指令j写的名与指令i读的名相同，则称指令i和j发生了反相关。反相关指令之间的执行顺序是必须严格遵守的，以保证i读的值是正确的。
（2）输出相关。如果指令j和指令i写相同的名，则称指令i和j发生了输出相关。输出相关指令的执行顺序是不能颠倒的，以保证最后的结果是指令j写进去的。
题5：解决流水线数据冲突的方法有哪些？
（1）定向技术：在某条指令产生一个结果之前，其他指令并不真正需要该计算结果，如果将该计结果从其产生的地方直接送到其他指令需要它的地方，就可以避免暂停。
（2）暂停技术：设置一个“流水线互锁”的功能部件，一旦流水线互锁检测到数据相关，流水线暂停执行发生数据相关指令后续的所有指令，直到该数据相关解决为止。
（3）采用编译器调度。
（4）重新组织代码顺序。
（11b）题1：有哪几种向量处理方式？它们对向量处理机的结构要求有何不同？
(1) 水平处理方式：不适合对向量进行流水处理。
(2) 垂直处理方式：适合对向量进行流水处理，向量运算指令的源/目向量都放在存储器内，使得流水线运算部件的输入、输出端直接与存储器相联，构成MM型的运算流水线。
(3) 分组处理方式：适合流水处理。可设长度为n的向量寄存器，使每组向量运算的
源/目向量都在向量寄存器中，流水线的运算部件输入、输出端与向量寄存器相联，构成RR型运算流水线。
题2：衡量向量处理机性能的主要参数有哪些？
(1)向量指令的处理时间。
(2)峰值性能：向量长度为无穷大时，向量处理机的最高性能。
(3)半性能向量长度：向量处理机的性能为其峰值性能一半时所需的向量长度。
(4)向量长度临界值：对同一段程序代码而言，向量方式的处理速度优于标量串行方式
处理速度时所需的最小向量长度。
（12a）题1：说明IA-64指令束属性字段的作用
IA-64指令束属性字段（template字段）给出了可以并行执行的指令信息。
题2：IA-64指令流中的休止含义是什么？
说明休止（a stop）符号前面的一个或多个指令可能与休止符号后面的一个或多
个指令有某种资源相关。
题3：硬件流水和软件流水有何不同？
硬件流水（Hardware pipelining）指的是硬件上使用物理流水线。软件流水
（S oftware pipelining）指的是：通过将来自不同重复的指令一起分组来实现循
环程序的并行性。
（12b）题1：
（13a ） 题1：设某机主频为8MHz ，每个机器周期平均含2个时钟周期，每条指令平均有
2.5个机器周期，试问该机的平均指令执行速度为多少MIPS ？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS ？
解：由于主频为8MHz ，所以时钟周期为1/8=0.125μs ，机器周期为0.125*2=0.25μs,指令周期为0.25*2.5=0.625μs 。
1.平均指令执行速度为1/0.625=1.6MIPS 。
2.若CPU 主频不变，机器周期含4个时钟周期，每条指令平均含5个机器周期，则指令周期为0.125*4*5=2.5μs ，故平均指令执行速度为1/2.5=0.4MIPS 。
3.可见机器的运行速度并不完全取决于主频。
此外，机器的运行速度还和其他很多因素有关，如主存的运行速度、机器是否配有Cache 、总线的数据传输率、硬盘的运行速度以及机器是否采用流水技术等。机器速度还可以用MIPS
（执行百万条指令数每秒）和CPI（执行一条指令所需的时钟周期数）来衡量。
题2：某CPU的主频为8MHz，若已知每个机器周期平均包含4个节拍，该机的平均指令执行速度为0.8MIPS，（1）：试求该机的平均指令周期及每个指令周期含有多少个机器周期？（2）若改用时钟周期为0.4μs的CPU芯片，则该机的平均指令执行速度又是多少MIPS？（3）若想得到40万次／s的指令执行速度，则应采用主频为多少MHz的CPU芯片？
●（1）由CPU的主频为8MHz，可得时钟周期c为0.1125μs,故机器周期T=4c=0.5μ
s,又由于指令执行速度为0.8MIPS,故执行一条指令的时间为1.25μs，即指令周期为
1.25μs所以平均每条指令周期含有
2.5个机器周期。
●（2）若改用0.4μs的CPU芯片，即主频为1/0.4=2.5MHz，则根据平均指令速度与
机器主频有关，得平均指令执行速度为(0.8MIPS*2.5MHz)/8MHz=0.25MIPS.
●（3）若要得到平均每秒40万次的指令执行速度，即0.4MIPS，则CPU芯片的主
频应为（8MHz*0.4 MIPS）/0.8MIPS=4 MHz
题3：什么是指令周期、机器周期和时钟周期？
–指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。
–机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。
–时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。
–一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可
以不等。
13b
解：1.采用直接编码方式，微指令的操作控制字段的总位数等于控制信号数，即
5+8+3+16+1+7+25+5=69
2.采用字段直接编码方式，需要的控制位少。根据题目给出的10个控制字段及各段可激活的控制信号数，再加上每个控制字段至少要留一个码字表示不激活任何一条控制线，即微指令的8个控制字段分别需给出6、9、4、17、2、8、26、5种状态，对应3、4、2、5、1、3、5、3位，故微指令的操作控制字段的总位数为
3+4+2+5+1+3+5+3=26
解：水平型微指令由操作控制字段、判别测试字段和下地址字段三部分构成。因为微指令采用直接控制（编码）方式，所以其操作控制字段的位数等于微命令数，为28
续微指令地址由下地址字段给出，故其下地址字段的位数可根据控制存储器的容量
位）定为9位。当微程序出现分支时后续微指令地址的形成取决于状态条件，
判定外部条件，可以编码成3位状态位。非分支时的后续微指令地址由微指令的下地址字段直接给出。微指令的格式如图所示：
解：1.根据5个相斥类的微命令组，各组分别包含5、8、2、15、
必须增加一种不发命令的情况，条件测试字段应包含一种不转移的情况，
别需给出6、9、3、16、23种状态，对应3、4、2、4、5位（共18
位。根据微指令字长为28位，则下地址字段取28—18—2=8位，其微指令格式如图所示：
由上式可得，并行比例＝0.9975
题2：假设有一台32个处理器的多处理机，对远程存储器访问时间为400 ns。除了通信以外，假设所有其他访问均命中局部存储器。当发出一个远程请求时，本处理器挂起。处理器的时钟频率为1 GHz，如果指令基本的IPC为2（设所有访存均命中Cache），求在没有远程访问的情况下和有0.2%的指令需要远程访问的情况下，前者比后者快多少?
解没有远程访问时，机器的CPI为1/基本IPC=1/2=0.5
有0.2%远程访问的机器的实际CPI为
CPI＝基本CPI＋远程访问率×远程访问开销
＝0.5＋0.2%×远程访问开销
远程访问开销为
远程访问时间/时钟周期时间＝400 ns/1 ns＝400个时钟周期
∴CPI＝0.5＋0.2%×400＝1.3
因此在没有远程访问的情况下的计算机速度是有0.2%远程访问的计算机速度的1.3/0.5=2.6倍。
题3：给出SMP、UMA、CC-NUMA的中英文完整描述
SMP（Symmetric shared-memory MultiProcessor）对称式共享存储器多处理机
UMA (Uniform Memory Access) 对称式共享存储器
题4：简单描述SMP和NUMA，它们之间的相同点和不同点。
SMP和NUMA的相同点：具有统一地址采用load/store访问存储资源的多处理机结构。
SMP和NUMA的不同点：SMP拥有一个单独的物理存储器，各处理器访问存储器所花费的时间均相同；NUMA的存储资源是分步到各各处理器上的，各处理器访问不同地址的存储资源所花费的时间可能不相同。
（14b）题1：多处理机系统目录协议中，Cache块有哪三种状态？
（1）共享：在一个或多个处理器上具有这个块的副本，且主存中的值是最新值(所有Cache 均相同)。
（2）未缓冲：所有处理器的Cache都没有此块的副本。
（3）专有：仅有一个处理器上有此块的副本，且已对此块进行了写操作，而主存的副本仍是旧的。这个处理器称为此块的拥有者。
题2：实现多线程有哪两种主要的方法？
(1)第一种方法是细粒度多线程技术，它在每条指令之间都能进行线程的切换，从而导致多个线程的交替执行。
(2)第二种方法是粗粒度多线程技术，它是针对细粒度多线程的缺点而提出的。粗粒度多线程之间的切换只发生在时间较长的停顿出现时。
题3：在分布式存储器结构的机器中，目前有哪两种存储器地址空间的组织方案？
(1) 第一种方案：物理上分离的多个存储器作为一个逻辑上共享的存储空间进行编址，NUMA的存储器结构即如此。
(2) 第二种方案：整个地址空间由多个独立的地址空间构成，它们在逻辑上也是独立的，远程的处理器不能对其直接寻址，机群即如此。
15b. 题1：什么是机群?
（1）一种价格低廉、易于构建、可扩缩性极强的并行计算机系统。
（2）由多台同构或异构的独立计算机通过高性能网络或局域网互连在一起，协同完成特定的并行计算任务。
（3）从用户的角度来看，机群就是一个单一、集中的计算资源。
计算机组成原理试题及答案
A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。
计算机组成原理
计算机组成原理大型实验 报告 (2010/2011第2学期------第19周) 指导教师： 班级： 姓名： 学号： 计算机组成原理课程设计实验报告 一、目的和要求 目的： 深入了解计算机各种指令的执行过程，以及控制器的组成，指令系统微程序设计的具体知识，进一步理解和掌握动态微程序设计的概念；完成微程序控制的特定功能计算机的指令系统设计和调试。 要求： （1）、内容自行设计相关指令微程序；（务必利用非上机时间设计好微程序） （2）、测试程序、实验数据并上机调试； （3）、报告内容： 包括 1、设计目的 2、设计内容 3、微程序设计（含指令格式、功能、设计及微程序） 4、实验数据（测试所设计指令的程序及结果）。（具体要求安最新规范为准） 二、实验环境 TEC—2机与PC机。 三、具体内容 实验内容： （1）把用绝对地址表示的内存单元A中的内容与内存单元B中的内容相加，结果存于内存单元C中。 指令格式：D4××，ADDR1，ADDR2，ADDR3四字指令（控存入口100H） 功能：[ADDR3]=[ADDR1]+[ADDR2] （2）将一通用寄存器内容减去某内存单元内容，结果放在另一寄存器中。 指令格式：E0DRSR，ADDR（SR，DR源、目的寄存器各4位）双字指令（控存 入口130H） 功能：DR=SR-[ADDR]
（3）转移指令。判断两个通用寄存器内容是否相等，若相等则转移到指定绝对地址，否则顺序执行。 指令格式：E5DRSR，ADDR双字指令（控存入口140H） 功能：ifDR==SRgotoADDRelse顺序执行。 设计：利用指令的CND字段，即IR10~8，令IR10~8=101，即CC=Z 则当DR==SR时Z=1，微程序不跳转，接着执行MEMPC（即ADDRPC），而当DR!=SR 时Z=0，微程序跳转至A4。 实验设计并分析： 第一条：把用绝对地址表示的内存单元A中的内容与内存单元B中的内容相加，结果存于内存单元C中。 指令格式：D4××，ADDR1，ADDR2，ADDR3四字指令（控存入口100H） 功能：[ADDR3]=[ADDR1]+[ADDR2] 指令格式： D4XX ADDR1 ADDR2 ADDR3 微程序： PC→AR，PC+1→PC：00000E00A0B55402 MEM→AR：00000E00 10F00002 MEM→Q：00000E00 00F00000 PC→AR，PC+1→PC：00000E00 A0B5 5402 MEM→AR：00000E00 10F0 0002 MEM+Q→Q：00000E01 00E0 0000 PC→AR，PC+1→PC：00000E00 A0B5 5402 MEM→AR：00000E0010F0 0002 Q→MEM，CC#=0：00290300 10200010 指令分析： PC->AR,PC+1->PC 0000 0000 1110 0000 0000 1010 0000 1011 0101 0101 0100 0000 0010 MEM->AR 0000 0000 1110 0000 0000 0001 0000 1111 0000 0000 0000 0000 0100 MEM->Q 0000 0000 1110 0000 0000 0000 0000 1111 0000 0000 0000 0000 0000 PC->AR,PC+1->PC 0000 0000 1110 0000 0000 1010 0000 1011 0101 0101 0100 0000 0010 MEM->AR 0000 0000 1110 0000 0000 0001 0000 1111 0000 0000 0000 0000 0100 MEM+Q->Q 0000 0000 1110 0000 0001 0000 0000 1110 0000 0000 0000 0000 0000 PC->AR,PC+1->PC 0000 0000 1110 0000 0000 1010 0000 1011 0101 0101 0100 0000 0010 MEM->AR 0000 0000 1110 0000 0000 0001 0000 1111 0000 0000 0000 0000 0100
计算机组成原理期末试题及答案
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器
按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息
计算机组成原理 试卷含答案
湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人：毛禄广 课程代码：考核方式: 考试时量：分钟试卷类型：A/B/C/D 一、单选题（30分，每题2分） 1. 算术逻辑单元的简称为（）B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指（）D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括（）D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中，______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是：（）B A、存储系统层次结构主要体现在缓存-主存层次上； B、缓存-主存层次主要解决CPU和主存速度不匹配的问题； C、主存和缓存之间的数据调动对程序员也是不透明的； D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是（）D A、程序查询方式使CPU和I/O设备处于串行工作状态，CPU工作效率不高； B、中断方式进一步提高了CPU的工作效率； C、三者中DMA方式中CPU的工作效率最高； D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括（）D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括（）A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为（）B A.（10010101）2 B.（227）8 C.（96）8 D.（143）5 11. 设32位浮点数中，符号位为1位，阶码为8位，尾数位为23位，则它所能表示的最大规．格化正数为（）B A +（2 – 2-23）×2+127B．[1+（1 – 2-23）]×2+127 C．+（2 – 223）×2+255D．2+127 -223 12. 定点运算中，现代计算机都采用_______做加减法运算。（）B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。（）C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值，x*为绝对值，则[-x*]补=[-x]补能否成立（）C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。（）A A、17 B、16 C、15 D、18 二、填空题（共10分，每题1分） 1.总线控制分为判优控制和________。（通信控制） 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。（同步通信） 3.按在计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、_________。（缓冲存 储器） 4.随机存取存储器按其存储信息的原理不同，可分为静态RAM和__________。（动态RAM） 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。（DMA方式） 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。（传 送指令） 7.浮点数由阶码和________两部分组成。（尾数） 8.二进制数-0.1101的补码为__________。（10011） 9._______是补码一位乘中乘数符号为负时的方法。（校正法）
(完整版)计算机组成原理期末考试试题及答案
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理试题集
1.数字电子计算机的主要特点是存储容量大、（运算速度快），（运算精度高）。 2.计算机各组成部件相互连接方式，从早期的以（存储器）为中心，发展到现在以（运算器）为中心。 3.指令寄存器寄存的是（C ） A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些（答主要的三项指标），并说明为什么？ 解：衡量计算机性能的指标主要有：计算速度、存储容量和通讯带宽等，计算机速度是反映CPU性能，也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是（PC）,而记录指令执行结果的状态的寄存器是（状态字寄存器） 6.最早提出“存储程序程序”概念的是（A ） A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构？ 8.第一台电子计算机（ENIAC）是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算，除地址码指明的一个操作数外，另一个采用（隐含）寻址方法。 10.假定指令系统有m条指令，指令操作码的位数为N位，则N至少应当等于（）。 11.用n+1位字长（含一位符号位）表示原码定点整数时，所能表示的数值范围是（0﹤﹦N ）；用n+1位字长（含一位符号位）表示原码定点小数时，所能表示的数值范围是（） 1. CPU包括（）两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是（）。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B，则其十进制数为（）。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为（）。 A、89.8 B、211.4 C、211.5 D、1011111.101
计算机组成原理试题及答案
二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示
的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，
计班计算机组成原理复习重点白中英版
计算机组成原理课程总结&复习考试要点 一、考试以讲授过的教材中的内容为主，归纳要点如下： 第1章 -第2章计算机概念运算方法和运算器 （一）学习目标 1.了解计算机的分类和应用。 2.掌握计算机的软、硬件构成。 3.掌握计算机的层次结构。 3．掌握数的原码、反码、补码的表示方法。 4．掌握计算机中数据的定点表示和浮点表示方法，并熟练掌握各种表示方法下所能表示的数据的范围。 5．理解定点加法原理及其判断溢出的方法。 6．了解计算机定点乘法、除法的实现方法。 7．了解浮点加法，乘法，除法的实现方法。 8．理解ALU运算器的工作原理及其扩展方法。 （二）第1章学习内容 第一节计算机的分类和应用 要点：计算机的分类，计算机的应用。 第二节计算机的硬件和软件 要点：了解计算机的硬件构成及各部分的功能；了解计算机的软件分类和发展演变。 第三节计算机系统的层次结构 要点：了解计算机系统的层次结构。 （三）第2章学习内容 第一节数据和文字的表示方法 要点：△定点数的表示方法，及其在原码、反码和补码表示下的数值的范围；△○浮点数的表示方法及其不同表示格式下数据的表示范围；常见汉字和字符的几种表示方法； 第二节定点加法、减法运算 要点：△补码加、减法及其溢出的检测方法；二进制加法器和十进制加法器的逻辑构成。 第三节定点乘法运算 要点：原码并行乘法原理；不带符号的阵列乘法器；补码并行乘法原理；○直接补码阵列乘法器。 第四节定点除法运算 要点：理解原码除法原理以及并行除法器的构成原理。 第五节多功能算术/逻辑运算单元 要点：△74181并行进位运算器；74182进位链；△○多位ALU的扩展。 第六节浮点运算运算和浮点运算器
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
计算机组成原理试题
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
计算机组成原理练习题-答案
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
计算机组成原理课程设计
《计算机组成原理》大作业报告 题目名称：交通灯控制系统设计 学院(部 ): 计算机学院 专业：计算机科学与技术 学生姓名： 班级 学号 最终评定成绩：___________________________________ 湖南工业大计算机学院 目录
交通在人们的日常生活中占有重要的地位，随着人们社会活动的日益频繁，这点更是体现的淋漓尽致。交通信号灯的出现，使交通得以有效管制，对于疏导交通流量、提高道路通行能力，减少交通事故有明显效果。近年来随着科技的飞速发展，的应用正在不断深入，同时带动传统控制检测技术日益更新。在实时检测和自动控制的机应用系统中，单片机往往作为一个核心部件来使用，仅单片机方面知识是不够的，还应根据具体硬件结构软硬件结合，加以完善。 本系统采用单片机AT89S52为中心器件来设计交通灯控制器，系统实用性强、操作简单、扩展性强。本设计就是采用单片机模拟十字路口交通灯的各种状态显示以及倒计时时间。 本设计系统由单片机I/O 口扩展系统、交通灯状态显示系统、LED数码显示系统、复位电路等几大部分组成。系统除基本的交通灯功能外，还具有倒计时等功能，较好的模拟实现了十字路口可能出现的状况。 软件上采用C51编程，主要编写了主程序，LED数码管显示程序，中断程序延时程序等。经过整机调试，实现了对十字路口交通灯的模拟。 1. 引言 当今，红绿灯安装在各个道口上，已经成为疏导交通车辆最常见和最有效的手段。但这一技术在1 9世纪就已出现了。 1858 年，在英国伦敦主要街头安装了以燃煤气为光源的红，蓝两色的机械扳手式信号灯，用以指挥马车通行。这是世界上最早的交通信号灯。1868年，英国机械工程师纳伊特在伦敦威斯敏斯特区的议会大厦前的广场上，安装了世界上最早的煤气红绿灯。它由红绿两以旋转式方形玻璃提灯组成，红色表示“停止” ，绿色表示“注意” 。1869 年1月2日，煤气灯爆炸，使警察受伤，遂被取消。 电气启动的红绿灯出现在美国，这种红绿灯由红绿黄三色圆形的投光器组成，19xx 年始安装于纽约市5号大街的一座高塔上。红灯亮表示“停止” ，绿灯亮表示“通行”。 19xx 年，又出现了带控制的红绿灯和红外线红绿灯。带控制的4 红绿灯，一种是把压力探测器安在地下，车辆一接近红灯便变为绿灯；另一种是用扩音器来启动红绿灯，司机遇红灯时按一下嗽叭，就使红灯变为绿灯。红外线红绿灯当行人踏上对压力敏感的路面时，它就能察觉到有人要过马路。红外光束能把信号灯的红灯延长一段时间，推迟汽车放行，以免发生交通事故。 信号灯的出现，使交通得以有效管制，对于疏导交通流量、提高道路通行能力，减少交通事故有明显效果。19xx 年，联合国《道路交通和道路标志信号协定》对各种信号灯的含义作了规定。绿灯是通行信号，面对绿灯的车辆可以直行，左转弯和右转弯，除非另一种标志禁止某一种转向。左右转弯车辆都必须让合法地正在路口内行驶的车辆和过人行横道的行人优先通行。红灯是禁行信号，面对红灯的车辆必须在交叉路口的停
计算机组成原理期末试题
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
计算机组成原理试卷与答案
一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同
6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的 时间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送
计算机组成原理典型例题讲解
分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M
2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000
计算机组成原理课程综述
合肥学院 计算机组成原理综述论文 题目计算机组成原理综述系部计算机科学与技术系专业网络工程 班级网工（2）班 学生姓名邓传君 指导教师张向东 2014 年12 月24 日 计算机组成原理课程综述
内容摘要： 计算机组成原理(COMPUTER ORGANIZATION)是依据计算机体系结构，在确定且分配了硬件子系统的概念结构和功能特性的基础上，设计计算机各部件的具体组成，以及它们之间的连接关系，实现机器指令级的各种功能和特性，这点上说计算机组成原理是计算机体系结构的逻辑实现。 关键词：存储、指令、CPU、控制器、微命令 一、计算机组成原理课程综述 计算机组成原理是计算机应用和计算机软件专业以及其他相关专业必修的专业基础课，它主要讨论计算机各组成部件的基本概念、基本结构、工作原理及设计方法。教学实践证明，通过对该课程的学习，对于建立整机概念，研究各功能部件的相互连接与相互作用，进行各功能部件的逻辑设计，都有着重要的意义。组成原理是计算机类专业的一门主干必修课程，它以层次结构的观点来叙述计算机各主要功能部件及组成原理；以数据信息和控制信息的表示、处理为主线来组织教学。课程内容按横向方式组织，即不是自始至终介绍某一特定计算机的组成和工作原理，而是从一般原理出发，结合实例加以说明。 二、计算机组成原理内容和基本原理 下面是我对这门课程知识点的理解： 1.计算机有运算器、存储器、控制器、输入设备、输出设备五大部件组成。 2.指令和数据以同等地位存放于存储器内，并可按地址寻访。 3.指令和数据均用二进制数表示。 4.指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。 5.指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。 6.机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。 典型的冯·诺依曼机是以运算器为中心的，现代的计算机已转化为以存储器为中心： 1.运算器用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。 2.存储器用来存放数据和程序。 3.控制器用来控制、指挥程序和数据的输入、运行以及处理运算结果。 4.输入设备用来将人们熟悉的信息形式转换为机器能识别的信息形式。
【精品】计算机组成原理期末考试简答题重点
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.