中北大学计算机组成原理课件第03章系统总线(可编辑)
第3章系统总线3.1 总线的基本概念
3.2 总线的分类
3.3 总线特性及性能指标
3.4 总线结构
3.5 总线控制
优秀课件,精彩无限! 13.1 总线的基本概念
一、为什么要用总线
二、什么是总线
总线是连接各个部件的信息传输线,
是各个部件共享的传输介质
三、总线上信息的传送
串行
并行
优秀课件,精彩无限! 2四、总线结构的计算机举例3.1
3.1
1. 面向CPU 的双总线结构框图
I/O总线中央处理器CPU
M
…
I/O接口I/O接口I/O接口
总
线I/O I/O I/O
…
主存设备1 设备2 设备n优秀课件,精彩无限! 33.1 2. 单总线结构框图3.1
单总线(系统总线)
…I/O接口I/O接口I/O接口
CPU 主存I/O I/O I/O
…设备1设备2设备n
优秀课件,精彩无限! 43.1
3.1
3. 以存储器为中心的双总线结构框图
系统总线
…I/O接口I/O接口
存储总线
CPU 主存I/O I/O
…设备1设备n
优秀课件,精彩无限! 53.2 总线的分类
芯片内部的总线
1.片内总线
计算机各部件之间的信息传输线
2.系统总线
双向与机器字长、存储字长有关
数据总线
地址总线单向与存储地址、I/O地址有关控制总线
有出有入
存储器读、存储器写
中断请求、总线请求
总线允许、中断确认
优秀课件,精彩无限! 63.2
3.2
3.通信总线用于计算机系统之间或计算机系统与其他系统(如控制仪表、移动通信等)
之间的通信
串行通信总线
传输方式
并行通信总线
优秀课件,精彩无限! 73.3 总线特性及性能指标一、总线物理实现
I/O
主存
CPU
插板插板插板
BUS
主板
优秀课件,精彩无限! 83.3
3.3
二、总线特性
尺寸、形状、管脚数及排列顺序1. 机械特性
传输方向和有效的电平范围2. 电气特性
地址
数据
每根传输线的功能
3. 功能特性
控制
4. 时间特性
信号的时序关系
优秀课件,精彩无限! 93.3
3.3
三、总线的性能指标
数据线的根数
1. 总线宽度
每秒传输的最大字节数(MBps)
2. 总线带宽
3. 时钟同步/异步同步、不同步地址线与数据线复用
4. 总线复用
地址线、数据线和控制线的总和5. 信号线数
并发、自动、仲裁、逻辑、计数
6. 总线控制方式
7. 其他指标负载能力
优秀课件,精彩无限! 1 0
3.3
3.3
四、总线标准
ISA
标
模块
模块
EISA
准
总
VESALV-BUS
界
线
PCI
面标
AGP
系统
准
系统
RS-232
USB
优秀课件,精彩无限! 1 1 四、总线标准3.3
3.3
总线标准数据线总线时钟带宽ISA 16 8 MHz(独立) 16 MBps
EISA 32 8 MHz(独立) 33 MBps
VESA
32 33 MHz(CPU) 133 MBps
VL-BUS
32 33 MHz(独立) 132 MBps
PCI
64 66 MHz(独立) 528 MBps
66.7 MHz(独立) 266 MBps
AGP 32
133 MHz(独立) 533 MBps
串行通信
数据终端设备(计算机)和数据通信设备RS-232
(调制解调器)之间的标准接口
总线标准
普通无屏蔽双绞线1.5 Mbps USB1.0串行接口
USB 12 Mbps USB1.0
带屏蔽双绞线
总线标准
480 Mbps USB2.0
最高
优秀课件,精彩无限! 1 23.4 总线结构一、单总线结构
单总线(系统总线)
…I/O接口I/O接口I/O接口CPU
主存I/O I/O I/O
…设备1设备2设备n
优秀课件,精彩无限! 1 33.4
3.4
二、多总线结构
1. 双总线结构
主存总线
CPU
主存通道
I/O总线
具有特殊功能的处理器,
…
I/O接口
I/O接口
由通道对I/O统一管理
…设备n 设备0优秀课件,精彩无限! 1 43.4 3.4
2. 三总线结构
I/O总线
CPU
主存总线
…
主存
I/O接口I/O接口I/O接口
DMA总线
…
设备1 设备n
高速外设
优秀课件,精彩无限! 1 53.4
3.4
3. 三总线结构的又一形式
局部总线
CPU Cache
主存
局部I/O控制器
系统总线
SCSI Modem
局域网扩展总线接口串行接口扩展总线
优秀课件,精彩无限! 1 63.4
3.4
4. 四总线结构
主存
Cache/桥
CPU
局部总线系统总线
SCSI 图形多媒体局域网
高速总线
FAX Modem
扩展总线接口串行接口
扩展总线
优秀课件,精彩无限! 1 73.4
3.4
三、总线结构举例
1传统微型机总线结构
系统总线
33 MHz的32位数据通路
主存控制器
CPU
存储器
标准总线控制器
…
8 MHz的16位数据通路
ISA、EISA
SCSI Ⅱ
控制器
…Modem
多媒体高速局域网高性能图形
优秀课件,精彩无限! 1 82. VL-BUS局部总线结构3.4
3.4
系统总线
主存控制器
CPU
存储器
局部总线控制器
33 MHz的32位数据通路
VLBUS
S CSIⅡ
标准总线
控制器控制器
…
ISA、EISA
多媒体高速局域网高性能图形
8 MHz的16位数据通路
…
图文传真Modem
优秀课件,精彩无限! 1 93.4
3.4
3. PCI 总线结构
存储器
CPU
PCI 桥
PCI 总线
33 MHz的32位数据通路
标准总线SCSIⅡ控制器控制器8 MHz的16位数据通路
多媒体高速局域网高性能图形ISA、EISA
图文传真Modem
优秀课件,精彩无限! 2 03.4
3.4
4. 多层PCI 总线结构
存储器总线
CPU
存储器
桥0 桥4
第一级桥
PCI总线4
PCI设备桥5
PCI总线5
PCI总线0
总线桥桥1 桥3 设备
PCI总线3
PCI总线1
第三级桥
桥2
标准总线
优秀课件,精彩无限! 2 1
PCI总线23.5 总线控制
一、总线判优控制
1基本概念主设备模块对总线有控制权从设备模块响应从主设备发来的总线命令
链式查询
集中式
计数器定时查询总线判优控制
独立请求方式
分布式
优秀课件,精彩无限! 2 23.5
3.5
2. 链式查询方式
BS -总线忙
BR-总线请求
BG-总线同意
数据线
地址线
总
BS
线
BR
控
制
部
…
I/O接口0 I I/ /O O接口接口1 1 I/O接口n 件
BG
…
优秀课件,精彩无限! 2 33.5
3.5
3. 计数器定时查询方式
BS -总线忙
数据线
BR-总线请求
地址线
总
设备地址设备地址
线
BS
控
BR
1
制
部
计数器
件
…
I/O接口0 I I/ /O O接口接口1 1 I/O接口n 优秀课件,精彩无限! 2 43.5
3.5
4. 独立请求方式
BG-总线同意
BR-总线请求
数据线
地址线
计算机组成原理第六章答案
第6章 计算机的运算方法 2. 已知X=0.a1a2a3a4a5a6（ai 为0或1），讨论下列几种情况时ai 各取何值。 （1）2 1 X > （2）8 1X ≥ （3） 16 1 X 41> ≥ 解： （1）若要2 1 X > ，只要a1=1，a2~a6不全为0即可。 （2）若要8 1 X ≥，只要a1~a3不全为0即可。 （3）若要 16 1X 41>≥，只要a1=0，a2可任取0或1； 当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0； 若a3=1，则a4~a6可任取0或1； 当a2=1时， a3~a6均取0。 3. 设x 为整数，[x]补=1，x1x2x3x4x5，若要求 x < -16，试问 x1~x5 应取何值？ 解：若要x < -16，需 x1=0，x2~x5 任意。（注：负数绝对值大的补码码值反而小。） 4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。 -13/64，29/128，100，-87 解：真值与不同机器码对应关系如下： 5. 已知[x]补，求[x]原和x 。 [x1]补=1.1100; [x2]补=1.1001; [x3]补=0.1110; [x4]补=1.0000; [x5]补=1,0101; [x6]补=1,1100; [x7]补=0,0111; [x8]补=1,0000; 解：[x]补与[x]原、x 的对应关系如下： 6. 设机器数字长为8位（含1位符号位在内），分整数和小数两种情况讨论真值x 为何值时，[x]补=[x]原成立。 解：当x 为小数时，若x ≥ 0，则 [x]补=[x]原成立； 若x < 0，当x= -1/2时，[x]补=[x]原=1.100 0000，则 [x]补=[x]原成立。 当x 为整数时，若x ≥0，则 [x]补=[x]原成立； 若x< 0，当x= -64时，[x]补=[x]原=1,100 0000，则 [x]补=[x]原成立。 7. 设x 为真值，x*为绝对值，说明[-x*]补=[-x]补能否成立。 解：当x 为真值，x*为绝对值时，[-x*]补=[-x]补不能成立。原因如下： （1）当x<0时，由于[-x*]补是一个负值，而[-x]补是一个正值，因此此时[-x*]补=[-x]补不成立； （2）当x ≥0时，由于-x*=-x ，因此此时 [-x*]补=[-x]补的结论成立。 8. 讨论若[x]补>[y]补，是否有x>y ？
计算机组成原理第四章作业答案
第四章作业答案 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1主存：主存又称为内存，直接与CPU交换信息。 2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。 3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。 4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。 5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 CDROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与Cache之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
《计算机组成原理》第03章在线测试-成考
《计算机组成原理》第03章在线测试 A B C D 、在定点二进制运算器中 A B C D 74181ALU具有如下进位传递功能：＿＿＿＿＿＿ A B C D 、在定点运算器中，无论采用双符号位还是单符号位必须有＿＿＿＿＿＿，它一般用＿＿＿＿＿＿来实现。 A B C D 、在定点数运算中产生溢出的原因是＿＿＿＿＿＿ A B C D
D、按操作要求控制数据输出的部件：输出移位和多路开关 E、计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门 构成的 2、浮点加减运算的运算步骤有哪些？ A、对阶 B、求和 C、规格化 D、舍入 E、溢出判断 3、原码加减交替法的规则是： A、当余数为正时，商上1，余数左移一位，减除数绝对值得新余数 B、当余数为负时，商上0，余数左移一位，加除数绝对值得新余数 C、当余数为正时，商上1，余数右移一位，减除数绝对值得新余数 D、当余数为负时，商上0，余数右移一位，加除数绝对值得新余数 4、BCD码中的有权码包括： A、2421码 B、模4码 C、84-2-1码 D、余3码 5、原码一位乘法中，部分积的符号位需要几位？ A、1 B、2 C、3 D、4
正确错误 、只有带符号数的运算才有可能产生溢出 正确错误 、在浮点数的运算中、阶码和尾数运算是分别进行的，将二个浮点数的运算转换成四个定点数的相关运算。 正确错误 、浮点除法运算的方法是商的尾数由两数的尾数相除求得，商的阶码由两数阶码相加求得。 正确错误 、当两个单符号位补码进行加减运算时，若最高数值位向符号位的进位值与符号位产生的进位输出值相异，则溢出正确错误
第04讲第3章系统总线(34-35)
计算机组成原理课程教案（第4次课） 章节 名称 第3章系统总线 （3.4~3.5） 课时 安排 第2周2学时 授课 方式 理论课 教学环境及 教具准备 有投影仪的教室 PPT多媒体教学课件 教学 目的 让学生对系统总线在计算机硬件结构中的地位和作用有所了解，掌握总线判优、仲裁、总线定时、总线数据传送模式 教学 重点 判优控制和通信控制 教学 难点 总线的判优控制
教学基本内容 是否重、难点 方法及手段 3.4总线结构 3.4.1单总线结构 3.4.2多总线结构 3.4.3总线结构举例 3.5总线控制 3.5.1总线判优控制 3.5.2总线通信控制 了解 了解 了解 重点&难点 重点 多媒体讲解 多媒体讲解 多媒体讲解 多媒体讲解 举例讲解 教学过程与设计 复习旧课：计算机五大组成部件靠总线连接起来后，看不见、摸不着的各类信息是怎么样“各行其道”的呢？ 引入新课：计算机中数据、地址、控制等信息流在总线上传输时如何保证不“碰撞”、“不拥塞”（可举高速公路多车道、各走各道、单向车道、双向车道等例子）呢？ 3.4总线结构 总线结构通常分为单总线结构和多总线结构。 3.4.1单总线结构 单总线结构的示意图见P42图3.2，它是将CPU、主存、I/O设备（通过I/O接口）都挂在一组总线上，允许I/O设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。特点：结构简单、便于扩充，所有传送都通过这组共享总线，容易形成计算机系统的瓶颈，
多被小型机或微型机所采用。 3.4.2多总线结构 双总线结构的示意图见动画演示P53图3.7，双总线结构的特点是将速度较低的I/O设备从单总线上分离出来，形成主存总线与I/O总线分开的结构。结构中的通道是一个具有特殊功能的处理器，CPU将一部分功能下放给通道，以统一管理I/O设备完成外部设备与主存之间的数据传送，这种结构大多用于大、中型计算机系统。 将速率不同的I/O设备进行分类，然后将它们连接在不同的通道上，那么计算机系统的工作效率将会更高，由此发展成多总线结构。 三总线结构的示意图见P53图3.8，主存总线用于CPU与主存之间的传输；I/O总线供CPU 与各类I/O设备之间传递信息；DMA总线用于高速I/O设备与主存之间交换信息。其特点是三总线结构中，任一时刻只能使用一种总线。改进型的三总线结构的示意图见P54图3.9，工作效率明显提高。 为了进一步提高I/O设备的性能，使其更快地响应命令，又出现了四总线结构，见P54图3.10。四总线结构增加了一条与计算机系统紧密相连的高速总线。其特点是对于高性能设备与CPU来说，各自的效率将获得更大的提高。 3.4.3总线结构举例 传统微型计算机的总线结构示意图见P55图3.11。 VL-BUS局部总线结构示意图见P56图3.12。 PCI总线结构示意图见P56图3.13。（FLASH动画演示PCI总线结构） 多层PCI总线结构示意图见P57图3.14。 3.5总线控制 总线控制主要包括判优控制和通信控制。 3.5.1总线判优控制 主设备和从设备有关概念的区别，前者有总线控制权，后者没有。 总线判优控制可分为集中式和分布式两种，前者将控制逻辑集中在一处，后者将控制逻辑分散在与总线连接的各个部件或设备上。 常见的集中控制优先权仲裁方式有以下三种（FLASH动画演示）： （1）链式查询 链式查询方式见动画演示P58图3.15(a)所示，这种方式的特点是：只需很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感，且优先级别低的设备可能很难获得请求。 （2）计数器定时查询 计数器定时查询方式见动画演示P58图3.15(b)所示，这种方式的特点是：计数可以从“0”开始，此时一旦设备的优先次序被固定，设备的优先级就按0，1，2…，n顺序降序排列，而且固定不变；计数也可以从上一次计数的终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；计数器的初始值还可由程序设置，故优先次序可以改变。这种方式对电路故障不如链式查询方式敏感，但增加了控制线数，控制也较复杂。 （3）独立请求方式 独立请求方式见动画演示P58图3.15(c)所示，这种方式的特点是：响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多，总线控制更复杂。 3.5.2总线通信控制 （1）目的 解决通信双方协调配合问题 （2）总线传输周期
计算机组成原理第五版 白中英(详细)第4章习题参考答案
第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。
计算机组成原理第六章答案上课讲义
计算机组成原理第六 章答案
1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。 (1)-59/64 (2)27/128 (3)- 127/128 (4)用小数表示-1 (5)用整数表示-1 (6)- 127 (7)35 (8)-128 2. 设[x]补=x0.x1x2x3x4，其中x i取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？ 3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数 为，最小负数为。 4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数 为，最小负数为。 5. 某机浮点数字长为18位，格式如图2.35所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。 (1)将(-1027)10表示成规格化浮点数； (2)浮点数(0EF43)16是否是规格化浮点数？它所表示的真值是多少？ 图2.35 浮点数的表示格式 6. 有一个字长为32位的浮点数，格式如图2.36所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。
图2.36 浮点数的表示格式 请写出： (1)所能表示的最大正数； (2)所能表示的最小负数； (3)规格化数所能表示的数的范围。 7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。 8. 将数(-7.28125)10转换成IEEE754标准的32位浮点数的二进制存储格式。 9. 已知x=-0.x1x2…x n，求证：[x]补=+0.00…01。 10. 已知[x]补=1.x1x2x3x4x5x6，求证：[x]原=+0.000001。 11. 已知x和y，用变形补码计算x+y，同时指出运算结果是否发生溢出。 (1)x=0.11011 y=-0.10101 (2)x=-10110 y=-00011 12. 已知x和y，用变形补码计算x-y，同时指出运算结果是否发生溢出。 (1)x=0.10111 y=0.11011 (2)x=11011 y=-10011 13. 已知[x]补=1.1011000，[y]补=1.0100110，用变形补码计算2[x]补 +1/2[y]补=？，同时指出结果是否发生溢出。 14. 已知x和y，用原码运算规则计算x+y，同时指出运算结果是否发生溢出。 (1)x=0.1011，y=-0.1110 (2)x=-1101，y=-1010
计算机组成原理第四章课后题参考答案教程文件
计算机组成原理第四章课后题参考答案
第四章课后题参考答案 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定=64条指令； ③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；
④ 这种指令格式常用于算术逻辑类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定=64条指令； ③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。
6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 解：① 直接寻址 ② 相对寻址 ③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址 12. 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为（A）寻址方式。 （2）操作数地址在寄存器，为（B）寻址方式。 （3）操作数在指令中，为（C）寻址方式。 （4）操作数地址（主存）在指令中，为（D）寻址方式 （5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。 解：A：寄存器直接（或寄存器）； B：寄存器间接； C：立即；
D：直接； E：相对； F：基址；G：变址 补充一下，间接寻址可以表述为： 操作数地址（主存）在内存中 或者 操作数地址的地址（主存）在指令中
《计算机组成原理》第03章在线测试
《计算机组成原理》第03章在线测试 《计算机组成原理》第03章在线测试剩余时间：46:34 答题须知：1、本卷满分20分。 2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。 3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。 第一题、单项选择题（每题1分，5道题共5分） 1、在定点运算器中，无论采用双符号位还是单符号位,必须有＿＿＿＿＿＿，它一般用＿＿＿＿＿＿来实现。 A、译码电路，与非门 B、编码电路，或非门 C、溢出判断电路，异或门 D、移位电路，与或非门 2、在定点数运算中产生溢出的原因是＿＿＿＿＿＿。 A、运算过程中最高位产生了进位或借位 B、参加运算的操作数超过了机器的表示 范围 C、运算的结果的操作数超过了机器的表 示范围 D、寄存器的位数太少，不得不舍弃最低 有效位 3、下溢指的是＿＿＿＿＿＿。 A、运算结果的绝对值小于机器所能表示 的最小绝对值 B、运算的结果小于机器所能表示的最小 负数 C、运算的结果小于机器所能表示的最小 正数 D、运算结果的最低有效位产生的错误 4、算术/逻辑运算单元74181ALU可完成＿＿＿＿＿＿＿。 A、16种算术运算功能 B、16种逻辑运算功能 C、16种算术运算和16种逻辑运算功能 D、16位算术运算和逻辑运算功能 5、若浮点数尾数用补码表示，则运算结果是否为规格化的条件是＿＿＿＿＿＿。 A、阶符与数符相同 B、阶符与数符相异 C、数符与尾数小数点后第一位数字相异 D、数符与尾数小数点后第一位数字相同 第二题、多项选择题（每题2分，5道题共10分）
1、运算器由哪几部分组成？ A、能实现算术和逻辑运算功能的部件ALU B、存放待加工的信息或加工后的结果信息的通用寄存器组 C、按操作要求控制数据输入的部件：多路开关或数据锁存器 D、按操作要求控制数据输出的部件：输出移位和多路开关 E、计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与 发送器通常是由三态门构成的 2、浮点加减运算的运算步骤有哪些？ A、对阶 B、求和 C、规格化 D、舍入 E、溢出判断 3、原码加减交替法的规则是： A、当余数为正时，商上1，余数左移一位，减除数绝对值得新余数 B、当余数为负时，商上0，余数左移一位，加除数绝对值得新余数 C、当余数为正时，商上1，余数右移一位，减除数绝对值得新余数 D、当余数为负时，商上0，余数右移一位，加除数绝对值得新余数 4、BCD码中的有权码包括： A、2421码 B、模4码 C、84-2-1码
计算机组成原理 课后答案 第三章系统总线
第3章系统总线 1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？P41 答：总线是连接多个部件共享的信息传输线，是各部件共享的传输介质。 总线传输的特点是：某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息。 为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。 2.总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用,是单向的，还是双向的，他们与机器字长、存储字长、存储单元有何关系？ 答：总线的分类： （1）按数据传送方式分：并行传输总线和串行传输总线； （2）按总线的使用范围分：计算机总线、测控总线、网络通信总线等； （3）按连接部件分：片内总线、系统总线和通信总线。 系统总线是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。 按系统总线传输信息不同，可分为3类：数据总线、地址总线和控制总线。 （1）数据总线：数据总线是用来传输个功能部件之间的数据信息，它是双向传输总线，其位数与机器字长、存储字长有关，一般为8 位、16位或32位。 （2）地址总线：地址总线主要是用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址，地址总线上的代码是 用来指明CPU欲访问的存储单元或I/O端口的地址，由CPU输出， 是单向的，地址线的位数与存储单元的个数有关，如地址线有20 根，则对应的存储单元个数为220。 （3）控制总线：控制总线是用来发出各种控制信号的传输线，其传输是单向的。 3.常用的总线结构有几种？不同的总线结构对计算机的性能有什么影响？举例说明。 答：总线结构通常有单总线结构和多总线结构。 （1）单总线结构是将CPU、主存、I/O设备都挂在一组总线上，允许I/O 设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。这种 4.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特 点？哪种方式响应时间最快？哪种方式对电路故障最敏感？
计算机组成原理第六章答案54731培训资料
计算机组成原理第六章答案54731
第6章 计算机的运算方法 2. 已知X=0.a1a2a3a4a5a6（ai 为0或1），讨论下列几种情况时ai 各取何值。 （1）21X > （2）8 1X ≥ （3） 16 1X 41>≥ 解： （1）若要2 1 X > ，只要a1=1，a2~a6不全为0即可。 （2）若要8 1 X ≥，只要a1~a3不全为0即可。 （3）若要 16 1X 41>≥，只要a1=0，a2可任取0或1； 当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0； 若a3=1，则a4~a6可任取0或1； 当a2=1时， a3~a6均取0。 3. 设x 为整数，[x]补=1，x1x2x3x4x5，若要求 x < -16，试问 x1~x5 应取何值？ 解：若要x < -16，需 x1=0，x2~x5 任意。（注：负数绝对值大的补码码值反而小。） 4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。 -13/64，29/128，100，-87 解：真值与不同机器码对应关系如下： 5. 已知[x]补，求[x]原和x 。 [x1]补=1.1100; [x2]补=1.1001; [x3]补=0.1110; [x4]补=1.0000; [x5]补=1,0101; [x6]补=1,1100; [x7]补=0,0111; [x8]补=1,0000; 解：[x]补与[x]原、x 的对应关系如下： 6. 设机器数字长为8位（含1位符号位在内），分整数和小数两种情况讨论真值x 为何值时，[x]补=[x]原成立。 解：当x 为小数时，若x ≥ 0，则 [x]补=[x]原成立； 若x < 0，当x= -1/2时，[x]补=[x]原=1.100 0000，则 [x]补=[x]原成立。 当x 为整数时，若x ≥0，则 [x]补=[x]原成立； 若x< 0，当x= -64时，[x]补=[x]原=1,100 0000，则 [x]补=[x]原成立。 7. 设x 为真值，x*为绝对值，说明[-x*]补=[-x]补能否成立。 解：当x 为真值，x*为绝对值时，[-x*]补=[-x]补不能成立。原因如下： （1）当x<0时，由于[-x*]补是一个负值，而[-x]补是一个正值，因此此时[-x*]补=[-x]补不成立； （2）当x ≥0时，由于-x*=-x ，因此此时 [-x*]补=[-x]补的结论成立。 8. 讨论若[x]补>[y]补，是否有x>y ？ 解：若[x]补>[y]补，不一定有x>y 。 [x]补 > [y]补时 x > y 的结论只在 x > 0且y > 0，及 x<0且y<0时成立。
计算机组成原理第3章习题参考答案
第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？ (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解： (1) 该存储器能存储：字节 4M 8 32220=? (2) 需要 片88 2 322 8 51232 2 19 2020 =??= ??K (3) 用512K ?8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解： (1) 共需 条464 1664 2 26 =??M 内存条 (2) 每个内存条内共有32 8 46416=??M M 个芯片 (3) 主存共需多少 1288 464648 464 2 26 =??= ??M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根 地址线用于内存条内部单元的选择。 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用 16 448 163264=?=??K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位 数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、
《计算机组成原理》第6章习题答案
第 6 章习题答案 1 ．控制器有哪几种控制方式?各有何特点? 解：控制器的控制方式可以分为3 种：同步控制方式、异步控制方式和联合控方式。同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一目的节拍电位和工作脉冲。这种控制方式设计简单，容易实现；但是对于许多简单指令说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。 异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体况决定，需要多少时间，就占用多少时间。异步控制方式没有时间上的浪费，因而提高机器的效率，但是控制比较复杂。 联合控制方式是同步控制和异步控制相结合的方式。 2．什么是三级时序系统? 解：三级时序系统是指机器周期、节拍和工作脉冲。计算机中每个指令周期划分若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工脉冲。3．控制器有哪些基本功能?它可分为哪几类?分类的依据是什么? 解：控制器的基本功能有： (1) 从主存中取出一条指令，并指出下一条指令在主存中的位置。 (2) 对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。 (3) 指挥并控制CPU主存和输入输出设备之间的数据流动。 控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型 3 类，分类的依据在于控制器的核心一一微操作信号发生器(控制单元CU)的实现方法不同。 4 ．中央处理器有哪些功能?它由哪些基本部件所组成? 解：从程序运行的角度来看，CPU的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。对于冯?诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。 中央处理器由运算器和控制器组成。 5 ．中央处理器中有哪几个主要寄存器?试说明它们的结构和功能。 解：CPU中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。 通用寄存器可用来存放原始数据和运算结果，有的还可以作为变址寄存器、计数器、地址指针等。专用寄存器是专门用来完成某一种特殊功能的寄存器，如程序计数器PC指令 寄存器IR、存储器地址寄存器MAR存储器数据寄存器MDR状态标志寄存器PSWF等。 15 、什么是微命令和微操作?什么是微指令?微程序和机器指令有何关系?微程序和程序之间有何关系? 解：微命令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微命令和微操作是一一对应的，微命令是微操作的控制信号，微操作是微命令的操作过程。 微指令是若干个微命令的集合。微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序。 微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存储器中。 16．什么是垂直型微指令?什么是水平型微指令?它们各有什么特点? 解：垂直型微指令是指一次只能执行一个微命令的微指令；水平型微指令是指一次能定义并能
计算机组成原理第四章单元测试题
存储系统（一）单元测验 1、CPU可直接访问的存储器是 A、磁盘 B、主存 C、光盘 D、磁带 2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是 A、提高存储系统访问速度 B、简化存储管理 C、扩大主存容量 D、支持虚拟存储技术 3、存储字长是指 A、存储器地址线的二进制位数 B、存放在一个存储单元中的二进制位数 C、存储单元总数 D、寄存器的数据位数 4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为 A、0 ~ 32M-1 B、0 ~ 128M-1 C、0 ~ 64M-1 D、0 ~ 16M-1 5、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为 A、18 B、22 C、24 D、30 6、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为 A、64，16 B、16，64 C、16，16 D、64,64 7、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是 A、0000H B、0600H C、0700H D、0B00H
8、计算机系统中的存贮器系统是指 A、RAM和ROM存贮器 B、Cache C、磁盘存储器 D、Cache、主存贮器和外存贮器 9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是 A、0CFFH B、0BFFH C、1BFFH D、0FFFH 10、动态存储器刷新以（）为单位进行 A、存储单元 B、行 C、列 D、字节 11、下列存储器类型中，速度最快的是 A、DRAM B、Flash Memory C、SRAM D、EPROM 12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是 A、存储器地址线低三位全部为0 B、存储器地址线低二位全部为0 C、存储器地址线最低为0 D、存储器地址线低三位取值随意 13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是 A、0X12 B、0X34 C、0X56 D、0X78 14、关于内存的下列说法中，错误的是 A、内存的存取速度不能低于CPU速度，否则会造成数据丢失 B、程序只有在数据和代码等被调入内存后才能运行 C、采用虚拟内存技术后程序可以在硬盘上直接运行 D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位
计算机组成原理第三章习题
第三章、内部存储器 1、存储器是计算机系统中的记忆设备，它主要是用来_____ A.存放数据 B.存放程序 C.存放数据和程序 D.存放微程序 2、存储单元是指______ A.存放一个二进制信息位的存储元 B.存放一个机器字的所有存储单元集合 C.存放一个字节的所有存储元集合 D.存放两个字节的所有存储元集合 3、计算机的存储器采用分级存储体系的主要目的是________ A.便于读写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量、价格和存取速度之间的矛盾 5、和外存相比，内存的特点是____ A.容量大，速度快，成本低 B.容量大，速度慢，成本高 C.容量小，速度快，成本高 D.容量小，速度快，成本低 6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______ A.64K B.32K C.64KB D.32KB 7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______ A.64，16 B.16，64 C.64，8 D.16，16 8、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为 ________ A.8，512 B.512，8 C.18，8 D.19，8 9、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______ A.1M B.512KB C.64M D.256KB 10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______ A.1G B.4GB C.4G D.1GB 11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______ A.4G B.2G C.0.5G D.1MB 12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______ A.4G B.5G C.8G D.2G 13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____ A.23 B.25 C.50 D.19 14、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________ A.RAM B.ROM C.RAM 和ROM https://www.360docs.net/doc/583439159.html,D 15、相联存储是按____进行寻址的存储器。 A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定方式与堆栈存取方式结合 16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 D.整体式，串行，多个
3第三章习题
第三章练习题 一、选择题 1．计算机使用总线结构便于增减外设，同时 C 。 A．减少了信息传输量 B．提高了信息的传输速度 C．减少了信息传输线的条数 2．在三种集中式总线控制中， C 方式响应时间最快。 A．链式查询 B．计数器定时查询 C．独立请求 3．三种集中式总线控制中， A 方式对电路故障最敏感。 A．链式查询 B．计数器定时查询 C．独立请求 4．所谓三总线结构的计算机是指 B 。 A．地址线、数据线和控制线三组传输线 B．I/O总线、主存总线和DMA总线三组传输线 C．I/O总线、主存总线和系统总线三组传输线 5．连接计算机与计算机之间的总线属于 C 总线。 A．片内B．系统C．通信 6．在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则 B 。A．设备号小的优先级高 B．每个设备使用总线的机会相等 C．设备号大的优先级高 7．在计数器定时查询方式下，若计数从0开始，则 A 。 A．设备号小的优先级高 B．每个设备使用总线的机会相等 C．设备号大的优先级高 8．在独立请求方式下，若有N个设备，则 B 。 A．有一个总线请求信号和一个总线响应信号 B．有N个总线请求信号和N个总线响应信号 C．有一个总线请求信号和N个总线响应信号 9．在链式查询方式下，若有N个设备，则 C 。 A．有N条总线请求线 B．无法确定有几条总线请求线 C．只有一条总线请求线 10．总线通信中的同步控制是 B 。 A．只适合于CPU控制的方式 B．由统一时序控制的方式 C．只适合于外围设备控制的方式
11.在各种异步通信方式中， C 速度最快。 A．全互锁B．半互锁C．不互锁 12.总线的异步通信方式 A 。 A．不采用时钟信号，只采用握手信号 B．既采用时钟信号，又采用握手信号 C．既不采用时钟信号，又不采用握手信号 13.总线的半同步通信方式 B 。 A．不采用时钟信号，只采用握手信号 B．既采用时钟信号，又采用握手信号 C．既不采用时钟信号，又不采用握手信号 14.“总线忙”信号的建立者是 A 。 A．获得总线控制权的设备 B．发出“总线请求”信号的设备 C．总线控制器 D．CPU 15．下列选项中英文缩写为总线标准的是 D 。（2010年全国考研题） A．PCI、CRT、USB、EISA B．ISA、CPI、VESA、EISA C．ISA、SCSI、RAM、MIPS D．ISA、EISA、PCI、PCI-Express 16．系统总线分为数据总线、地址总线、控制总线，划分的根据是 A 。 A．系统总线传输信息的不同 B．系统总线所处的位置 C．系统总线的传送方向 D．系统总线的传送方式 17．CPU芯片中的总线属于 B 。 A．系统总线 B．片内总线 C．板级总线 D．通信总线 二、填空题 1．只能将信息从总线的一端传送到另一端，不能反向传输。 2．衡量总线性能的一个重要指标是，可以理解为总线的数据传输速率，即单位时间内总线传输数据的位数，通常用每秒传输信息的字节数来衡量。 3．在计数器定时查询的总线控制方式中，的设备可以取得总线的使用权。
计算机组成原理课后答案第四章_庞海波
第四章思考题与习题 1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory 答： 主存：与CPU 直接交换信息，用来存放数据和程序的存储器。 辅存：主存的后援存储器，不与CPU 直接交换信息。 CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态RAM，以触发器原理存储信息。 DRAM：动态RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器 2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。 答： 寄存器、缓存、主存、磁盘、磁带等。 速度按顺序越来越慢，容量越来越高和价格/位越来越低 3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存 4．说明存取周期和存取时间的区别。 答： 存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期= 存取时间+ 恢复时间 5．什么是存储器的带宽若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns×32位= 160M位/秒= 20MB/S = 5M字/秒 6．某机字长为32 位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编
计算机组成原理第六章答案
计算机组成原理第六章 答案 文档编制序号：[KKIDT-LLE0828-LLETD298-POI08]
1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。 (1)-59/64 (2)27/128 (3)-127/128 (4)用小数表示-1 (5)用整数表示-1 (6)-127 (7)35 (8)-128 2. 设[x]补=，其中x i取0或1，若要使x＞－，则x0、x1、x2、x3、x4的取值应满足什么条件 3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为。 4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数为，最小负数为。 5. 某机浮点数字长为18位，格式如图所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。 (1)将(-1027)10表示成规格化浮点数； (2)浮点数(0EF43)16是否是规格化浮点数它所表示的真值是多少 图浮点数的表示格式 6. 有一个字长为32位的浮点数，格式如图所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。 图浮点数的表示格式 请写出： (1)所能表示的最大正数； (2)所能表示的最小负数； (3)规格化数所能表示的数的范围。 7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。 8. 将数10转换成IEEE754标准的32位浮点数的二进制存储格式。