高级计算机系统结构期末考试复习总结

第一章量化设计与分析基础

1.计算机性能提升表现在哪些方面：

半导体技术不断提高，如特征尺寸和时钟频率；

计算机体系结构不断改进，如高级语言编译器、标准化的操作系统和指令更为简单的RISC 体系结构。

2.并行分类：

1）应用程序的并行分类：

数据级并行(DLP)：同时操作多数据

任务级并行(TLP)：创建了一些能够独立处理但大量采用并行方式执行的工作任务

2）硬件的体系结构：

指令级并行(ILP)：在编译器帮助下。利用流水线的思想开发数据级并行，利用推理执行的

思想以中等水平开发数据集并行。

向量体系结构和图像处理单元(GPUs)：将单条指令并行应用于一个数据集，来达到数据集并行

线程级并行：在紧耦合硬件模型中开发数据集并行或任务及并行，这种模型允许在线程之间进行交互。

请求级并行：在程序员或操作系统制定的大量去耦合任务之间开发并行

3.Flynn’s分类是如何分类的

Flynn’s分类主要分为四类：

1）单指令流、单数据流(SISD)：一条指令处理一个数据，可以利用指令级并行(ILP)

2）单指令流、多数据流(SIMD)：将大量重复设置的处理单元按一定方式互连成阵列，在单一控制部件CU(Contrul Unit)控制下对各自所分配的不同数据并行执行同一指令规定的操作，主要应用于向量体系结构、多媒体扩展指令和图像处理单元(Graphics processor units)

3）多指令流、单数据流(MISD)：用多个指令作用于单个数据流，没有商业实现

4）多指令流多数据流(MIMD)：每个处理器都提取自己的指令，对自己的数据进行操作，主要用于开发线程级并行TLP（紧耦合MIMD）和请求级并行RLP（松耦合MIMD）

4.什么是“真正”的计算机体系结构

1）满足目标和功能需求的组成和硬件；

2）限制条件下最大化性能：成本、功耗、可用性；

3）包括指令集体系结构(ISA)，微体系结构，硬件

5.计算题：可靠性的计算

平均无故障时间：Mean time to failure (MTTF)，MTTF是故障率的倒数。

平均修复时间：Mean time to repair (MTTR)

平均故障间隔时间：Mean time between failures (MTBF) = MTTF + MTTR

可用性：Availability = MTTF / MTBF

例：设磁盘子系统的组件及MTTF如下：

10个磁盘，1000000小时MTTF;

1个ATA控制器，500000小时MTTF;

1个电源，200000小时MTTF;

1个风扇，200000小时MTTF;

1根ATA电缆，1000000小时MTTF;

采用简化假设，寿命符合指数分布，各故障相互独立，试计算整个系统的MTTF.

解答：

系统故障率=10*1/1000000+1/500000+1/200000+1/200000+1/1000000=23000FIT(每10亿小时）MTTF=1/故障率=43500小时

第二章存储器层次结构设计

1.层次化存储

寄存器→多级CACHE→内存→磁盘

2.命中时间：命中时访问需要的时间，包括判断是否命中的时间；

缺失代价：从内存中替代块的时间；

3.块放置策略有全相联映射和组相联映射两种策略

全相联映射：一个块可以放在CACHE中的任何位置；需要检索CACHE中的所有项：并行比较器

组相联映射：每个块有n个位置可放的cache称为n路组相联cache;存储器中的一个块对应到cache中唯一的组，但是可以放在组内的任意位置上

4.1）命中方法的两种方式有写直达法和写回法

写直达法：保持CACHE和主存的一致；

写回法：修改过的块被替换时才写入主存；

2）不命中（写缺失）的两种方式有写分配和写不分配

写分配：分配CACHE中的块，并写入CACHE；

写不分配：不分配，直接写主存。

5.缺失率是什么导致缺失的原因是什么

缺失率是指CACHE访问不命中的比率。

导致缺失的原因有强制缺失、容量缺失和冲突缺失

强制缺失：第一次访问相应cache块，cache中肯定没有改cache块

容量缺失：cache块被移除后又被访问

冲突缺失:重复访问的多个地址映射在CACHE的同一位置

6.性能的定量计算：

程序执行时间=CPU执行程序的时间+等待存储访问的时间

基于CPI的计算：

存储器阻塞时钟周期=（存储器总访问次数/指令数）*缺失率*缺失代价

平均访问时间（AMAT）=命中时间+缺失率*缺失代价

举例1：假设指令cache的缺失率为2%，数据cache的缺失率为4%，处理器的CPI为2（没有存储器阻塞），且每次缺失的代价为100个时钟周期，那么配置一个从不发生缺失的理想的cache，处理器的速度快多少假定全部LOAD和STORE的频率为36%.

解：指令缺失时钟周期：1*2%100=

数据缺失：136%*4%*100=

总存储器阻塞：I + I = I

总CPU ： 2 + =

配置理想cache：/ 2 = 倍

举例2：处理器时钟周期的时间1ns,缺失代价是20个时钟周期，缺失率为每条指令次缺失，cache的访问时间（包括命中判断）为1个时钟周期。假设读操作和写操作的缺失代价相同并且忽略其它写阻塞。请计算AMAT.

解：每条指令的平均存储器访问时间为：AMAT = 命中时间+缺失率缺失代价

=1+

=2个时钟周期

举例3：假定处理器基本的CPI为，时钟频率为4GHz。假定主存访问时间为100ns，其中包括缺失处理时间。设一级cache中每条指令缺失率为2%。如果增加一个二级cache，命中或缺失访问的时间都是5ns，而且容量大到必须使访问主存的缺失率减少到%,这时的处理器速率能提高多少

解：主存的缺失代价：

100ns/时钟周期）=400个时钟周期

只有一级cache时：

总的CPI=+2%*400=9

对于两级cache：

二级cache的缺失代价：

5ns/时钟周期）=20个时钟周期

总的CPI=1+2%*20+%*400=

有二级cache的处理器性能是没有二级cache性能的=倍

6.层次化存储优化方法有6种基本的CACHE优化方法:

1）更大的cache块：强制缺失减少；容量和冲突缺失增加，缺失代价增加；

2）更大的CACHE容量：缺失率降低；命中时间，功耗增加；

3）更高的相联度：冲突缺失减少；命中时间增加，功耗增加；

4）更多级CACHE：内存访问时间减少；

5）读缺失优先级更高：缺失代价降低；

6）缓存索引期间避免地址转换：减少命中时间；

第三章指令级并行

1.开发指令级并行的目标：最小化CPI（执行指令平均时钟周期数）

流水线CPI =理想流水线CPI +结构冒险停顿+数据冒险停顿+控制冒险停顿

指令的5个阶段或5级流水线的分法5个阶段的具体内容

Load指令的5个阶段：Ifetch (取指)、Reg/Dec (取数和译码)、Exec (执行) 、Mem (读存储器) 和Wr(写寄存器)

Ifetch (取指) : 从指令存储器取指令并计算PC+4（指令存储器、Addr）

Reg/Dec (取数和译码) : 寄存器取数，同时对指令进行译码(寄存器堆读口、指令译码器)

Exec (执行) : 计算内存单元地址(扩展器、ALU)

Mem (读存储器) : 从数据存储器中(数据存储器)

Wr(写寄存器): 将数据写到寄存器中(寄存器堆写口)

3.用什么解决数据冒险

方法1：硬件阻塞（stall）

方法2：软件插入“NOP”指令

方法3：编译优化：调整指令顺序

方法4：合理实现寄存器堆的读/写操作

即前半时钟周期写，后半时钟周期读，若同一个时钟内前面指令写入的数据正好是后面指令所读数据，则不会发生数据冒险

方法5：转发（Forwarding或Bypassing 旁路）技术，若相关数据是ALU结果，可通过转发解决；若相关数据是上条指令DM读出内容，不能通过转发解决，随后指令需被阻塞一个时钟或加NOP指令。称为Load-use数据冒险！

4.如何解决控制冒险

方法1：硬件上阻塞（stall）分支指令后三条指令的执行

使后面三条指令清0或其操作信号清0，以插入三条NOP指令

方法2：软件上插入三条“NOP”指令

（以上两种方法的效率太低，需结合分支预测进行）

方法3：分支预测（Predict）

简单（静态）预测：总是预测条件不满足(not taken)，即：继续执行分支指令的后续指令。可加启发式规则：在特定情况下总是预测满足(taken)，其他情况总是预测不满足。如：循环顶（底）部分支总是预测为不满足（满足）。能达65%-85%的预测准确率

动态预测：根据程序执行的历史情况，进行动态预测调整，能达90%的预测准确率

注：采用分支预测方式时，流水线控制必须确保错误预测指令的执行结果不能生效，而且要能从正确的分支地址处重新启动流水线工作

方法4：延迟分支（Delayed branch）（通过编译程序优化指令顺序！）

把分支指令前面与分支指令无关的指令调到分支指令后面执行，也称延迟转移

5.动态预测基本方法

采用一位预测位：总是按上次实际发生的情况来预测下次，其特点：1）1表示最近一次发生过转移（taken），0表示未发生（not taken）2）预测时，若为1，则预测下次taken，若为0，则预测下次not taken 3）实际执行时，若预测错，则该位取反，否则，该位不变

4）可用一个简单的预测状态图表示

5）缺点：当连续两次的分支情况发生改变时，预测错误

采用二位预测位

1）用2位组合四种情况来表示预测和实际转移情况

2）按照预测状态图进行预测和调整

3）在连续两次分支发生不同时，只会有一次预测错误

两位预测状态图基本思想：只有两次预测错误才改变预测方向

00状态时预测发生（强转移），实际不发生时，转到状态01（弱转移），下次仍预测为发生，如果再次预测错误（实际不发生），才使下次预测调整为不发生11。

第四章数据级并行

1.SIMD 并行的3种实现方法：向量体系结构、SIMD 扩展和图形处理单元(GPUs)

向量体系结构的基本思想：读存储器中散布的数据集至“vector registers”；寄存器操作；分散结果存储至存储器；

SIMD 扩展的基本思想：固定了操作中操作数的数目：向量体系结构采用向量长度寄存器；SIMD扩展没有复杂的寻址模式：步幅和集中-分散寻址模式；

没有遮罩寄存器。

图形处理单元(GPUs)的基本思想：异构执行模型是CPU 为主机, GPU 为加速器；开发类C 的编程语言；统一所有的GPU并行为CUDA 线程；编程模型“SIMT”。

2.GPU 架构的3种方法各有什么异同点

相同点：NVIDIA GPU 架构与向量机类似，擅长数据级并行；集中-分散；遮罩寄存器；大

的寄存器组。

不同点：没有标量处理器；使用多线程隐藏内存访问延迟；有很多功能单元深度流水化。

第五章线程级并行

和NUMA的两个特点

UMA（Uniform Memory Access）模型：物理存储器被所有节点共享；所有节点访问任意存储单元的访问时间相同；发生访存竞争时，仲裁策略平等对待每个节点，即每个节点机会均等；各节点的CPU可带有局部私有高速缓存；外围I/O设备也可以共享，且每个节点有平等的访问权利。

NUMA（Non-Uniform Memory Access）模型：物理存储器被所有节点共享，任意节点可以直接访问任意内存模块；节点访问内存模块的速度不同，访问本地存储模块的速度一般是访问其他节点内存模块的3倍以上；发生访存竞争时，仲裁策略对节点可能是不平等的；

各节点的CPU可带有局部私有高速缓存cache；外围I/O设备也可以共享，但对各节点是不平等的。

2.计算题：

例：假定有一个应用程序运行在包含32个处理器的多处理器上，它在引用远程存储器时需要的时间为200ns。对于这一应用程序，假定除涉及通信的引用之外，其他所有引用都会在本地存储器层次结构中命中。处理器会在远程请求时停顿，处理器时钟频率为。如果基础CPI（假定所有引用都在缓存中命中）为，请对比在没有通信、%的指令涉及远程通信引用这两种情况下，多处理器会快多少

解：没有远程引用时，CPI为；

有远程引用时：

CPI=基础CPI+远程请求率*远程请求成本

=+%*远程请求成本

=+%*（200ns*s)

=+=

当所有引用均为本地引用时，多处理器快：

=倍

3.粒度的概念，并行级别按粒度分类各级别的衡量标准

粒度：衡量一个软件进程的计算量的度量。最简单的是指此程序段中的指令数。分细、中、粗三种。

按粒度的不同，并行性级别可以分为指令级、循环级、过程级、子程序级和作业级等不同的层次。

指令级:细粒度，一般少于20条指令。

循环级:典型循环含少于500条指令。易于并行（向量化）

过程级:中粒度并行，指令少于2000条。并行较困难

子程序级：粗/中粒度并行，几千条指令。常在message passing多计算机上以SPMD或MPMD方式执行。并行性主要由算法设计人员与程序员开发。

作业级：粗粒度并行，数万条指令。常由加载程序和操作系统处理这类并行性，靠算法有效性来保证。

4.MESI协议的四个状态各个状态的意思画出相应的图

MESI协议的四个状态分别为M(Modified)、E(Exclusive)、S(Share)和I(Invalid).

E状态：数据有效，数据和内存中的数据一致，数据只存在于本Cache中。

S状态：数据有效，数据和内存中的数据一致，数据存在于很多Cache中。

M状态：数据有效，数据被修改了，和内存中的数据不一致，数据只存在于本Cache中。

I状态：数据无效

MESI协议状态迁移图：

第六章以仓库级计算机开发请求级、数据级并行

1.仓库级计算机的定义与HPC “集群”、数据中心有何不同

仓库级计算机是用来提供互联网服务，主要用于搜索、社交网络、在线地图、视频分享、在线购物、电子邮件、云计算等

不同于HPC “集群”:HPC集群有更高性能的处理器和互连网络；HPC集群强调线程级并行，WSC强调请求级并行；

不同于数据中心：数据中心集中运行不同的机器和软件；数据中心强调虚拟机，具有硬件异构性，为不同客户提供服务。

2.能力型计算和容量型计算分别有什么特征

面向能力型计算的使用模型有以下典型特征：定制精简的节点操作系统；范围有限的应用种类；每个应用可以使用完整规模的系统；允许程序员充分利用系统特性来精细地优化和微调代码。

面向容量型计算的使用模型（效用计算）：更广泛的应用；支持更为灵活的分时共享；采用通用的操作系统；提供更复杂的服务，如动态加载和共享库等。