计算机组成原理复习提纲

一、题型：

1.填空题（10*1分）

2.选择题（10*2分）

3.计算题（2*6分）

4.简答题（从以下4道题目中任选3题做，多做题则以题号小的为准）(3

×6分)

5.综合题（从以下7道题目中任选5题做，多做题则以题号小的为准） (5×8分)

简答题：

1.请写出浮点数加减法运算的四个步骤

第一步，0操作数检查；

第二步，比较阶码大小并完成对阶（小阶向大阶看齐）；

第三步，尾数进行加或减运算；

第四步，结果规格化并进行舍入处理。

2.请写出浮点数乘除法运算的四个步骤

第一步，0操作数检查，如果被除数为x为0，则商为0，如果除数y为0，则商为无穷大；

第二步，阶码加/减操作；

第三步，尾数乘/初操作；

第四步，结果规格化；

第五步，舍入处理；

第六步，确定积的符号。

3.程序、机器指令、微程序、微指令之间的关系

计算机的程序是由一系列的机器指令组成的。

微指令是微程序级的命令，它属于硬件；宏指令是由若干条机器指令组成的软件指令，它属于软件；而机器指令则介于微指令与宏指令之间，通常简称为指令，每一条指令可以完成一个独立的算术运算或逻辑运算操作。

4.试分析指令格式的特点和寻址方式。

三地址指令, 单地址指令,零地址指令,可变地址数指令方式有顺序和跳跃

5.（精简指令系统计算机）RISC指令系统的三个最大特点

1.使用频率最高的一些简单指令，指令条数少；

2.指令长度固定，指令格式种类少，寻址方式种类少；

3.只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进

行；

6.CPU周期、指令周期、微指令周期定义以及之间关系。

指令周期：CPU每取出一条指令并执行这条指令，都要完成一系列的操作，这一系列操作所需的时间通常叫做一个指令周期。

CPU周期：指令周期常常用若干个CPU周期数来表示，CPU周期称为机器周期，又称时钟周期。

微指令周期：在串行方式的微程序控制器中，微指令周期等于读出微指令的时间加上执行该条微指令的时间。为了保证整个机器的控制信号的同步，可以将一个微指令周期设计的恰好和CPU周期时间相等。（来自百

度百科）

7.总线的数据传送过程中,同步定时、异步定时的特点

同步定时协议:事件出现在总线上的时刻由总线时钟信号来确定,同步适用于总线长度较短,各功能模块存取时间比较接近的情况，具有较高的传输速率。

异步定时协议:后一事件出现在总线上的时刻取决以前一事件的出现,不需要统一的公共时钟信号,总线周期的长度是可以变的(优点)

8.磁道、柱面、扇区的概念

当磁盘旋转时，磁头若保持在一个位置上，则每个磁头都会在磁盘表面划出一个圆形轨迹，这些圆形轨迹就叫做磁道。

硬盘通常由重叠的一组盘片构成，每个盘面都被划分为数目相等的磁道，并从外缘的“0”开始编号，具有相同编号的磁道形成一个圆柱，称之为磁盘的柱面。

9.磁盘存储器中的存储密度分为道密度、位密度、面密度的定义

道密度是沿磁盘半径方向单位长度上的磁道数,(道/英寸)

位密度是磁道单位长度上能记录的二进制代码位数,(位/英寸)

面密度是位密度和道密度的乘积(位/平方英寸)

10.主存－辅存和cache－主存的相同和不同点

相同点

（1）出发点相同：二者都是为了提高存储系统的性能价格比而构造的分层存储体系，都力图使存储系统的性能接近高速存储器，而价格和

容量接近低速存储器。

（2）原理相同：都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储

器。?

cache-主存和主存-辅存这两个存储层次不同之处

（3）侧重点不同cache主要解决主存与CPU的速度差异问题;而就性能价格比的提高而言,虚存主要是解决存储容量问题,另外还包括存

储管理、主存分配和存储保护等方面。

（4）数据通路不同：CPU与cache和主存之间均有直接访问通,cache不命中时可直接访问主存;而虚存所依赖的辅存与CPU之间不存在直

接的数据通路,当主存不命中时只能通过调页解决,CPU最终还是要

访问主存。

（5）透明性不同：cache的管理完全由硬件完成,对系统程序员和应用程序员均透明;而虚存管理由软件(操作系统)和硬件共同完成,由

于软件的介入,虚存对实现存储管理的系统程序员不透明,而只对

应用程序员透明(段式和段页式管理对应用程序员“半透明”)。

（6）未命中时的损失不同:由于主存的存取时间是cache的存取时间的5~10倍而主存的存取速度通常比辅存的存取速度快上千倍，故主

存未命中时系统的性能损失要远大于cache未命中时的损失。11.在计算机中，CPU管理外围设备4种方式

1.程序查询方式；很慢

2.程序中断方式；慢

3.直接内存访问（DMA）方式；快

4.通道方式；很快

5.外围处理机方式；

12.并行性的定义

同时性：两个以上事件在同一时刻发生;

并发性：两个以上的事件在同一时间间隔发生.

13.比较水平型微指令与垂直型微指令特点。

1.水平型微指令并行操作能力强，指令高效，快速，灵活，垂直型微指

令则较差。

2.水平型微指令执行一条指令时间短，垂直型微指令执行时间长。

3.由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特

点。垂直型微指令则相反。

4.水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对

来说，比较容易掌握。

第一章

1.冯·诺伊曼原理及其相关

存储程序思想——把计算过程描述为由许多命令按一定顺序组成的程序，然后把程序和数据一起输入计算机，计算机对已存入的程序和数据处理后，输出结果。

存储程序并按地址顺序执行，这就是冯·诺伊曼原理结构。也是机器自动化的关键。

第二章

1.浮点数IEEE754的计算方法（例1，例2）（计算）

2.原码，反码、补码、移码求取（计算）

3.原码，反码、补码、移码的表示范围

原码的表示范围：-127~~+127；

反码的表示范围：-127~~+127

补码的表示范围：-128~~+127,（补码中的“0”只有一种形式）；

4.奇偶校验码求取（填空）

提供奇数个错误检测，无法检测偶数个错误，更无法识别错误信息的位置。

5.补码加减法，变形补码加减法，溢出判断（计算）

补码加法的特点：一是符号位要作为数的一部分参与运算，二是要在模2^n+1的意义下相加，即超过2^n+1的进位要丢掉。

[-y]补=非[y]补+2^-n；对[y]补包括符号位“求反且最末位加1”。

溢出的判断

正溢：相加结果大于最大正数（01 变形补码）；

负溢：相加结果小于最小负数（10 变形补码）；

解决办法：1、双符号位法（变形补码），2、单符号位法。

6.对于先行进位加法的了解，了解74181ALU 、74182CLA部件功能（选择）

7.浮点数加减法四个步骤简答

8.浮点数乘除法四个步骤简答

9.流水线原理，加速比求取（后续章节有相关题目）

第三章

1.存储器的各种分类，三个要求。

存储器的分类方法{

存储介质：半导体存储器，磁表面存储器（磁盘存储器和磁带存储器）；

存取方式：随机存储器（半导体存储器），顺序存储器（磁带存储器）；

存储内容可变性：只读存储器（ROM）和随机读写存储器（RAM）；

信息易失性。

系统中的作用。}

存储器的分级：对存储器的要求是容量大、速度快、成本低，但是在一个存储器中要求同时兼顾这三个方面是困难的。

高速缓冲区（cache）、主存储器、外存储器。

2.SRAM不需要刷新，DRAM需要定时刷新以及DRAM的刷新方式

DRAM的刷新方式：集中式刷新、异步式刷新

3.存储器容量的位数扩展和存储容量扩展，片数计算，地址选择（计算，

画图不要求）

4.双端口存储器命名由来，冲突判断（选择）

双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名。

当两个端口同时存取存储器的同一存储单元时，便发生读写冲突。

5.交叉存储器的交叉存取度，带宽计算

多模块交叉存储器是一种并行存储器结构。P88

6.cache命中率（h）、平均访问时间（ta）、效率（e）的计算（计算）P91

7.cache地址映射的3种方式，组相联/直接映射方式分配位置计算，以及

直接映射方式的内存地址格式（习题计算）P92

地址映射方式有三种{

全相联方式：cache的数据块大小称为行，主存的数据块大小称为块，两者是等长的。（适合小容量的cache采用）

直接方式：（适合大容量的cache采用）

组相联方式：

}

8.物理地址格式、逻辑地址格式及其计算，物理空间、逻辑空间的计算（习

题计算）

9.主存－辅存和cache－主存的相同和不同点

相同点

（7）出发点相同：二者都是为了提高存储系统的性能价格比而构造的分层存储体系，都力图使存储系统的性能接近高速存储器，而价格和

容量接近低速存储器。

（8）原理相同：都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储

器。?

cache-主存和主存-辅存这两个存储层次不同之处

（9）侧重点不同cache主要解决主存与CPU的速度差异问题;而就性能价格比的提高而言,虚存主要是解决存储容量问题,另外还包括存

储管理、主存分配和存储保护等方面。

（10）数据通路不同：CPU与cache和主存之间均有直接访问

通,cache不命中时可直接访问主存;而虚存所依赖的辅存与CPU之

间不存在直接的数据通路,当主存不命中时只能通过调页解决,CPU

最终还是要访问主存。

（11）透明性不同：cache的管理完全由硬件完成,对系统程序员和应用程序员均透明;而虚存管理由软件(操作系统)和硬件共同完成,

由于软件的介入,虚存对实现存储管理的系统程序员不透明,而只

对应用程序员透明(段式和段页式管理对应用程序员“半透明”)。

（12）未命中时的损失不同:由于主存的存取时间是cache的存取时间的5~10倍而主存的存取速度通常比辅存的存取速度快上千倍，

故主存未命中时系统的性能损失要远大于cache未命中时的损失。

10.虚拟存储器的3种管理方式

调度方式有分页式、段式、段页式3种。

11.页式虚拟存储器的工作原理及其实地址计算方法，页表大小的计算。（习

题计算）

12.虚存的替换算法，列表法计算（例子、习题）

第四章

1.二地址指令格式中的3种类型（RR，RS，SS），及其判断

存储器-存储器（SS）型指令：都是在内存单元中执行操作，因此机器执行这种指令需要多次访问内存。

寄存器-寄存器（RR）型指令：都是在寄存器中执行操作，因此机器执行这种指令不需要访问内存。

寄存器-存储器（RS）型指令：执行此类指令时，既要访问内存单元，又

要访问寄存器。

2.指令格式特点的分析（简答） P121

1.判断是什么字长二地址指令（单，双）；

2.操作码字段有几位，可以指定2的几次方种操作；

3.判断二地址指令的类型（RR、SS、RS）；

4.用于什么地方（选）；

3.指令寻址方式

1.顺序寻址方式（必须使用程序计数器）；

2.跳跃寻址方式；

4.操作数的寻址方式及其有效地址计算公式 P124

5.精简指令系统的3个最大特点（简答）

1.选取使用频率最高的一些简单指令，指令条数少；

2.指令长度固定，指令格式种类少，寻址方式种类少；

3.只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进

行；

第五章

1.（中央处理器）CPU的四个基本功能

1.指令控制；

2.操作控制；

3.时间控制；

4.数据加工；

2.CPU中的主要寄存器的功能辨别

1.数据缓冲寄存器（DR）；用来存放ALU的运算结果

2.指令寄存器（IR）；保存当前正在执行的一条指令

3.程序计数器（PC）；保存将要执行的下一条指令的地址

4.数据地址寄存器（AR）；保存当前CPU所访问的数据的cache存储器中

单元的地址

5.通用寄存器（R0~R3）；为ALU提供一个工作空间

6.状态字寄存器（PSW）；保存由算术指令和逻辑指令运算或测试结果建

立的各种条件代码

3.操作控制器的两种类型

根据设计方法不同{

时序逻辑型:硬布线控制器，采用时序逻辑技术来实现的。

存储逻辑型:微程序控制器，采用存储逻辑技术来实现的。（*）

}

4.CPU周期、指令周期、微指令周期定义以及之间关系。

指令周期：CPU每取出一条指令并执行这条指令，都要完成一系列的操作，这一系列操作所需的时间通常叫做一个指令周期。

CPU周期：指令周期常常用若干个CPU周期数来表示，CPU周期称为机器周期，又称时钟周期。

微指令周期：在串行方式的微程序控制器中，微指令周期等于读出微指令的时间加上执行该条微指令的时间。为了保证整个机器的控制信号的同步，可以将一个微指令周期设计的恰好和CPU周期时间相等。（来自百度百科）

5.方框图语言中各符号的含义，并能用方框图来绘制指令周期流程图 P151

6.时序信号的体制，3种情况填空

最基本的体制是电位-脉冲制；

硬布线控制器中，往往采用主状态周期-节拍电位-节拍脉冲三级体制；

微程序控制器中，一般采用节拍电位-节拍脉冲二级体制；

7.程序、机器指令、微程序、微指令之间的关系

计算机的程序是由一系列的机器指令组成的。

微指令是微程序级的命令，它属于硬件；宏指令是由若干条机器指令组成的软件指令，它属于软件；而机器指令则介于微指令与宏指令之间，通常简称为指令，每一条指令可以完成一个独立的算术运算或逻辑运算操作。

8.控制存储器容量的计算（课后习题）计算

9.微命令、微操作的定义，相斥、相容性微操作的判别

控制部件通过控制线像执行部件发出各种控制命令,通常把这种控制命令叫做微命令;

执行部件接受微命令后所进行的操作叫做微操作

相容性的微操作：在同时或同一个CPU周期内可以并行执行的微操作相斥性的微操作：不能再同时或不能在同一个CPU周期内并行执行的微操作

10.微命令编码的3种方式，及其应用（课后习题8）

1.直接表示法；

2.编码表示法；

3.混合表示法；

11.并行性的定义

同时性：两个以上事件在同一时刻发生;

并发性：两个以上的事件在同一时间间隔发生.

12.流水线的3个主要问题（填空），流水线时间相关计算（课后习题）

1.资源相关；

2.数据相关；

3.控制相关；

第六章

1.单处理器系统的三类总线

内部总线：CPU内部连接各寄存器及运算部件之间的总线。

系统总线：CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。

I/O总线：中、低速I/O设备之间互相连接的总线。

2.总线带宽计算 P186

3.总线传输信息的3种方式：串行、并行、分时

串行:只有一条传输线,且采用脉冲传送

并行:对每个数据位都需要单独一条传输线

分时:1.采用总线复用方式或2.共享总线的部件分时使用总线

4.波特率的计算 P193

5.集中式总裁的3种方式，优先公平策略的辨别

链式查询方式

计数器定时查询方式

独立请求方式

6.同步和异步定时特点（简答）

同步定时协议:事件出现在总线上的时刻由总线时钟信号来确定,同步适用于总线长度较短,各功能模块存取时间比较接近的情况，具有较高的传输速率。

异步定时协议:后一事件出现在总线上的时刻取决以前一事件的出现,不需要统一的公共时钟信号,总线周期的长度是可以变的(优点)

第七章

1.外围设备的三个基本组成部分

1.存储介质，它具有保存信息的物理特性；

2.驱动装置，它用于移动存储介质；

3.控制电路，它向存储介质发送数据或从存储介质接受数据

2.磁道、柱面、扇区的概念 P215图 P217例1

当磁盘旋转时，磁头若保持在一个位置上，则每个磁头都会在磁盘表面划出一个圆形轨迹，这些圆形轨迹就叫做磁道。

硬盘通常由重叠的一组盘片构成，每个盘面都被划分为数目相等的磁道，并从外缘的“0”开始编号，具有相同编号的磁道形成一个圆柱，称之为磁盘的柱面。

3.磁盘存储器中的存储密度分为道密度、位密度、面密度的定义

道密度是沿磁盘半径方向单位长度上的磁道数,(道/英寸)

位密度是磁道单位长度上能记录的二进制代码位数,(位/英寸)

面密度是位密度和道密度的乘积(位/平方英寸)

4.P217例1类型题目的计算

5.P229例4类型题目的计算和技术措施（计算）

6.P233 习题类题型题目（计算）

第八章

1.外围设备和CPU进行信息交换的4种方式，以及传送效率判断

1.程序查询方式；很慢

2.程序中断方式；慢

3.直接内存访问（DMA）方式；快

4.通道方式；很快

5.外围处理机方式；

2.DMA的3种工作方法

1.停止CPU访问；

2.周期挪用；

3.DMA与CPU交替访内；