国家开放大学-计算机组成原理-形考任务-2017全部答案

一、单项选择题（每小题6分，共36分）

题目1、

下列数中最小的数是(B)。

选择一项：

A. （1010011）2

B. （42）8 正确

C. （10011000）BCD

D. （5A）16

题目2、

某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为_____，最小负小数为_____。(C)

选择一项：

题目3、

两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时。

选择一项：

A. 会产生溢出

B. 也有可能产生溢出

C. 不一定会产生溢出

D. 一定不会产生溢出正确

题目4、

已知[X]原=010100，[X]反= 。选择一项：

A. 010100 正确

B. 001011

C. 101011

D. 101100

题目5、

已知[X]原=110100，[X]补= 。选择一项：

A. 110100

B. 001011

C. 101011

D. 101100 正确

题目6、

已知[X]原=110100，[X]移= 。选择一项：

A. 101100

B. 001100 正确

C. 101011

D. 011011

二、多项选择题（每小题9分，共36分）题目7、

机器数中，零的表示形式不唯一的是_____。

选择一项或多项：

A. 原码正确

B. 补码

C. 移码正确

D. 反码正确

题目8、

ASCII编码_____。

选择一项或多项：

A. 是8位的编码

B. 是7位的编码正确

C. 共有128个字符正确

D. 共有256个字符

E. 有64个控制字符

题目9、

相对补码而言，移码_____。

选择一项或多项：

A. 仅用于表示小数

B. 仅用于浮点数的阶码部分

C. 仅用于浮点数的尾数部分

D. 1表示正号，0表示负号正确

题目10、

当码距d=4时，海明校验码具有_____。

选择一项或多项：

A. 检错能力正确

B. 纠错能力正确

C. 只能发现1位错，但不能纠错

D. 能发现1位错，并纠正1位错

E. 能发现2位错，并纠正1位错

F. 能发现2位错，并纠正2位错正确

三、判断题（每小题7分，共28分）

题目11、

定点数的表示范围有限，如果运算结果超出表示范围，称为溢出。选择一项：

对正确

错

题目12、

浮点数数的表示范围取决于尾数的位数，精度取决于阶码的位数。选择一项：

对

错正确

题目13、

奇偶校验码可以检测出奇数个位的错误，但不能确定出错的位置。

选择一项：

对正确

错

题目14、

两补码相加，采用1位符号位，当最高位有进位时表示结果产生溢出。

选择一项：

对

错正确

B变址寻址方式中，操作数的有效地址等于( C )。

A. 基址寄存器内容加上形式地址(位移量)

B. 堆栈指示器内容加上形式地址

C. 变址寄存器内容加上形式地址

D. 程序计数器内容加上形式地址

CCPU正在处理优先级低的一个中断的过程中又可以响应更高优先级中断的解决中断优先级别问题的办法被称为( A )。

A. 中断嵌套

B. 中断请求

C. 中断响应

D. 中断处理

C采用虚拟存储器的目的是为了 ( B )。

A. 给用户提供比主存容量大得多的物理编程空间

B. 给用户提供比主存容量大得多的逻辑编程空间

C. 提高主存的速度

D. 扩大辅存的存取空间

C存取周期是指 ( D )。

A．存储器的写入时间B．存储器的读出时间

C. 存储器进行一次读操作和一次写操作之间所需要的最短时间 D．存储器进行一次完整的读写操作所需要的全部时间

C CPU通过指令访问Cac he所用的程序地址叫做( A )。

A. 逻辑地址

B. 物理地址

C. 虚拟地址

D. 真实地址

CCPU通过指令访问主存所用的程序地址叫做( A )。

A. 逻辑地址

B. 物理地址

C. 虚拟地址

D. 真实地址

C程序计数器PC的位数取决于，指令寄存器IR的位数取决于。( B )

A. 机器字长，存储器的容量

B. 存储器的容量，指令字长

C. 指令字长，机器字长

D. 地址总线宽度，存储器的容量

C长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为( B )。

A．两者可表示的数的范围和精度相同 B. 前者可表示的数的范围大但精度低

C. 后者可表示的数的范围大但精度高D．前者可表示的数的范围大且精度高

C长度相同但格式不同的2种浮点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为( C )。

A．两者可表示的数的范围和精度相同 B. 前者可表示的数的范围大但精度低

C. 后者可表示的数的范围大但精度低D．前者可表示的数的范围大且精度高

CCPU中通用寄存器( C )。

A．只能存储数据，不能存储地址B．只能存储地址，不能存储数据

C. 可以存储数据和地址

D．不仅存储数据和地址，还可以代替指令寄存器

CCPU输出数据的速度远远高于打印机的打印速度，为解决这一矛盾，可采用( C )。

A. 并行技术

B. 通信技术

C. 缓冲技术

D. 虚存技术

D对磁盘进行格式化，在一个记录面上要将磁盘划分为若干，在这基础上，又要将划分为若干。( A )

A. 磁道，磁道，扇区

B. 扇区，扇区，磁道

C. 扇区，磁道，扇区

D. 磁道，扇区，磁道

D当在采用（ B ）输入数据时，除非CPU等待否则无法传送数据给计算机。

A. 直接存储器访问方式

B. 程序查询方式

C. 程序中断方式

D. I/O通道方式

D定点数补码加法具有两个特点：一是符号位( B )；二是相加后最高位上的进位要舍去。

A. 与数值位分别进行运算

B. 与数值位一起参与运算

C. 要舍去

D. 表示溢出

D定点数补码加法具有两个特点：一是符号位与数值位一起参与运算；二是相加后最高位上的进位( C )。

A. 与数值位分别进行运算

B. 与数值位一起参与运算

C. 要舍去

D. 表示溢出

D堆栈寻址的原则是( B )。

A. 随意进出

B. 后进先出

C. 先进先出

D. 后进后出

D定点数补码减法可以直接用加法器完成，此时，符号位参与运算；并把补码形式的减数诸位求反发送至加法器，再向最低位给出进位信号。( B )

A. 与数值位分别进行运算，0 B．与数值位—起参与运算，1

C. 与数值位分别进行运算，1 D．与数值位—起参与运算，0

D在定点二进制运算器中，减法运算一般通过( D )来实现。

A. 原码运算的二进制减法器

B. 补码运算的二进制减法器

C. 补码运算的十进制加法器

D. 补码运算的二进制加法器

F冯·诺依曼机工作方式的基本特点是( B )。

A. 多指令流单数据流

B. 按地址访问并执行指令

C. 堆栈操作

D. 存贮器按内部选择地址

G关于操作数的来源和去处，表述不正确的是( D )。

A. 第一个来源和去处是CPU寄存器

B. 第二个来源和去处是外设中的寄存器

C. 第三个来源和去处是内存中的存贮器

D. 第四个来源和去处是外存贮器

H汇编语言要经过( C )的翻译才能在计算机中执行。

A. 编译程序

B. 数据库管理程序

C. 汇编程序

D. 文字处理程

J计算机硬件能直接识别和运行的只能是( A )程序。

A. 机器语言

B. 汇编语言

C. 高级语言

D. VHDL

J计算机系统的输入输出接口是( B )之间的交接界面。

A. CPU与存储器

B. 主机与外围设备

C. 存储器与外围设备

D. CPU与系统总线

J间接寻址是指( D )。

A. 指令中直接给出操作数地址

B. 指令中直接给出操作数

C. 指令中间接给出操作数

D. 指令中间接给出操作数地址

J寄存器间接寻址方式中，操作数在( C )中。

A. 通用寄存器

B. 堆栈

C. 主存单元

D. 外存储器

J基址寻址方式中，操作数的有效地址等于( A )。

A. 基址寄存器内容加上形式地址

B. 堆栈指示器内容加上形式地址

C. 变址寄存器内容加上形式地址

D. 程序计数器内容加上形式地址

J 加法器采用并行进位的目的是( A ）。

A. 提高加法器的速度

B. 快速传递进位信号

C. 优化加法器结构

D. 增强加法器功能

J计算机系统中的存储器系统是指，没有外部存储器的计算机监控程序可以存放在中( D )。

A. RAM，CPU B．ROM，RAM

C. 主存储器，RAM和ROM D．主存储器和外存储器，ROM

L两个补码数相加，只有在( A )时有可能产生溢出。

A. 符号位相同

B．符号位不同

C. 两个正数相加结果为正

D．数值位产生向符号位的进位，符号位也向更高位产生进位

L两个补码数相加，只有在时有可能产生溢出，在时一定不会产生溢出。 ( A )

A. 符号位相同，符号位不同

B. 符号位不同，符号位相同

C. 符号位都是0，符号位都是1

D. 符号位都是1，符号位都是0

L立即寻址是指( B )。

A. 指令中直接给出操作数地址

B. 指令中直接给出操作数

C. 指令中间接给出操作数

D. 指令中间接给出操作数地址

L两个补码数相减，只有在时有可能产生溢出，在时一定不会产生溢出。( B )

A. 符号位相同，符号位不同

B. 符号位不同，符号位相同

C. 符号位都是0，符号位都是1

D. 符号位都是1，符号位都是0

L两个补码数相加，只有在最高位相同时会有可能产生溢出，在最高位不同时( C )。

A. 有可能产生溢出

B. 会产生溢出

C. 一定不会产生溢出

D. 不一定会产生溢出

L两个补码数相减，在符号相同时不会产生溢出，符号不同时 ( A ) 产生溢出。

A. 有可能

B. 没有可能

C. 一定会

D.一定不会

M某计算机的字长是8位，它的存储容量是64KB，若按字编址，那么它的寻址范围应该是( B )。

A．0—128K B. 0—64K

C. 0—32K D．0—16K

M某计算机的字长是16位，它的存储容量是64KB，若按字编址，那么它的寻址范围应该是( B )。

A．0—64K B. 0—32K

C. 0—64KB D．0—32KB

M某机字长16位，采用定点小数表示，符号位为1位，尾数为15位，则可表示的最大正小数为，最小负小数为 _。( C )

A. +（216-1），-（1-2-15）

B. +（215-1），-（1-2-16）

C. +（1-2-15），-（1-2-15）

D. +（215-1），-（1-2-15）

M某机字长16位，采用定点整数表示，符号位为1位，尾数为15位，则可表示的最大正整数为，最小负整数为 _。( A )

A. +（215-1），-（215-1）

B. +（215-1），-（216-1）

C. +（216-1），-（215-1）

D. +（215-1），-（1-215）

M某机字长32位，采用定点整数表示，符号位为1位，尾数为31位，则可表示的最大正整数为，最小负整数为 _。( A )

A. +（231-1），-（231-1）

B. +（231-1），-（232-1）

C. +（232-1），-（231-1）

D. +（231-1），-（1-231）

M某机字长32位，采用定点整数表示，符号位为1位，尾数为31位，则原码表示法可表示的最大正整数为，最小负整数为 _。( A )

A. +（231-1），-（231-1）

B. +（231-1），-（232-1）

C. +（230-1），-（230-1）

D. +（231-1），-（1-2-31）

M某存储器容量为32K×16位，则( C )。

A．地址线为32根，数据线为16根B．地址线为16根，数据线为32根

C. 地址线为15根，数据线为16根D．地址线为16根，数据线为15根

M每一条指令执行时通常有①读取指令、②执行指令、③分析指令等几个步骤，他们的执行顺序应该是( B )。

A. ①读取指令、②执行指令、③分析指令

B. ①读取指令、③分析指令、②执行指令

C. ③分析指令、②执行指令、①读取指令

D. ②执行指令、①读取指令、③分析指令

M每一条指令执行时通常有①分析指令、②读取指令、③执行指令等几个步骤，他们的执行顺序应该是( D )。

A. ①分析指令、②读取指令、③执行指令

B. ①分析指令、③执行指令、②读取指令

C. ③执行指令、②读取指令、①分析指令

D. ②读取指令、①分析指令、③执行指令

PPUSH指令，按操作数的个数是分属于( A )，使用的寻址方式是( E )和( G )。

A. 单操作数B．双操作数

C. 无操作数

D. 多操作数

E. 寄存器寻址方式F．寄存器间接寻址方式

G．堆栈寻址方式H. 相对寻址方式

Q迄今为止，计算机中的所有信息仍以二进制方式表示的原因是，计算机硬件能直接执行的只有。( C )

A. 节约元件，符号语言

B. 运算速度快，机器语言和汇编语言

C. 物理器件性能所致，机器语言

D. 信息处理方便，汇编语言序

R若主存每个存储单元存8位数据，则( B )。

A. 其地址线也为8位

B. 其地址线与8位无关

C. 其地址线为16位

D. 其地址线与8位有关

R若主存每个存储器单元为16位，则( B )。

A．其地址线也为16位B．其地址(线)与16无关

C. 其地址线为8位D．其地址(线)与16有关

R若一RAM芯片，其容量1024×8位，除电源端和接地端外，连同片选和读/写信号，该芯片引出脚的最小数目应为( B )。

A. 23

B. 20

C. 17

D. 19

RRAM芯片串联的目的是，并联的目的是。( B )

A. 增加存储器字长，提高存储器速度

B. 增加存储单元数量，增加存储器字长

C. 提高存储器速度，增加存储单元数量

D. 降低存储器的平均价格，增加存储器字长

S输入输出指令的功能是( C )。

A. 进行算术运算和逻辑运算

B. 进行主存与CPU之间的数据传送

C. 进行CPU和I/O设备之间的数据传送

D. 改变程序执行的顺序

W完美的计算机系统应该包括( D )。

A. 运算器、存储器和控制器

B. 外部设备和主机

C. 主机和实用程序

D. 配套的硬件设备和软件系统

W为了便于检查加减法运算是否发生溢出，定点运算器采用双符号位的数值表示，在寄存器和主存中是采用( B )的数值表示。

A. 双符号位B．单符号位

C. 上述两种方法D．无符号位

W微程序控制器中，机器指令与微指令的关系是( B )。

A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段用微指令编成的微程序来解释执行

C. 一段机器指令组成的程序可由一条微指令来执行

D. 一条微指令由若干条机器指令组成

X相对指令流水线方案和多指令周期方案，单指令方案的资源利用率和性能价格比( A )。

A. 最低

B. 居中

C. 最高

D. 都差不多

X下列数中最大的数是( D )。

A. (1010011)2

B. (512)8

C. (00101000)BCD

D. (235)16

X下列数中最大的数是( D )。

A. (101001)2

B. (52)8

C. (00111001)BCD

D. (2C)16

X下列数中最小的数是( C )。

A. (101001)2

B. (512)8

C. (00101000)BCD

D. (235)16

X下列数中最小的数是( C )。

A. (101001)2

B. (52)8

C. (00101001)BCD

D. (233)16

X下列数中最小的数是( D )。

A. (1010011)2

B. (42)8

C. (10101000)BCD

D. (25)10

X相对寻址方式中，求有效地址使用( D )加上偏移量。

A. 基址寄存器内容

B. 栈指示器内容

C. 变址寄存器内容

D. 程序计数器内容

X虚拟存储器管理系统的基础是局部性原理，因此虚存的目的是为了给每个用户提供比主存容量( B )编程空间。

A. 小得多的逻辑

B. 大得多的逻辑

C. 小得多的物理

D. 大得多的物理

X下列说法中( B )是正确的。

A．半导体ROM信息可读可写，且断电后仍能保持记忆

B. 半导体ROM是非易失性的，断电后仍然能保持记忆

C. 半导体ROM是易失性的，断电后不能保持记忆

D．EPROM是可改写的，因而也是随机存储器的一种

X下列数中最大的数是( C )。

A. (1010011)2

B. (42)8

C. (10011000)BCD

D. (5A)16

Y运算器由ALU完成运算后，除了运算结果外，下面所列( C )不是运算器给出的结果特征信息。

A. 是否溢出

B. 有无进位

C. 结果是否为零

D. 时钟信号

Y硬连线控制器中，使用( B )来区分指令不同的执行步骤。

A. 节拍发生器

B. 程序计数器

C. 指令寄存器

D. 控制信号形成部件

Y1946年研制成功的第一台计算机称为，1949年研制成功的第一台程序内存的计算机称为。( B )

A. EDVAC，MARKI

B. ENIAC，EDSAC

C. ENIAC，MARKI

D. ENIAC，UNIVACI

Y运算器由许多部件组成，但核心部分是( B )。

A. 数据总线

B. 算术逻辑运算单元

C. 多路开关

D. 累加寄存器

Y运算器的主要功能是进行( C )。

A. 逻辑运算

B. 算术运算

C. 逻辑运算和算术运算

D. 只作加法

Z组一个运算器需要多个部件，但下面所列( B )不是组成运算器的部件。

A. 状态寄存器

B. 数据总线

C. ALU

D. 通用寄存器

Z在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用( C ）来实现。

A. 与非门

B. 或非门

C. 异或门

D. 与或非门

Z在定点运算器中，必须要有溢出判断电路，它一般用( C ）来实现。

A. 与非门

B. 或非门

C. 异或门

D. 与或非门

Z在定点数运算中产生溢出的原因是( C )。

A．运算过程中最高位产生了进位或借位

B. 参加运算的操作数超出了机器的表示范围

C. 运算的结果的操作数超出了机器表示范围

D．寄存器的位数太少，不得不舍弃最低有效位

Z在定点二进制运算器中，加法运算一般通过( D )来实现。

A. 原码运算的二进制加法器

B. 反码运算的二进制加法器

C. 补码运算的十进制加法器

D. 补码运算的二进制加法器

Z在定点运算器用来进行( B )。

A. 十进制加法运算

B. 定点运算

C. 浮点运算

D. 既进行定点运算也进行浮点运算

Z直接寻址是指( A )。

A. 指令中直接给出操作数地址

B. 指令中直接给出操作数

C. 指令中间接给出操作数

D. 指令中间接给出操作数地址

Z在指令的寻址方式中，寄存器寻址，操作数在( A )中，指令中的操作数地址是( B )。

A. 通用寄存器

B. 寄存器编号

C. 内存单元

D. 操作数的地址

E. 操作数地址的地址

F. 操作数本身

G. 指令

Z指令系统中采用不同的寻址方式的目的是( D )。

A. 降低指令译码的难度

B. 提高指令读取的速度

C. 实现程序控制

D. 缩短指令字长，扩大寻址空间，提高编程灵活性

Z在独立编址方式下，存储单元和I/O设备是靠( A )来区分的。

A. 不同的地址和指令代码

B. 不同的数据和指令代码

C. 不同的数据和地址

D. 不同的地址

Z在独立编址方式下，存储单元和I/O设备是靠( C )来区分的。

A. 不同的地址代码

B. 不同的地址总线

C. 不同的指令和不同的控制信号

D. 上述都不对

Z在统一编址方式下，存储单元和I/O设备是靠指令中的( A )来区分的。

A. 不同的地址

B. 不同的数据

C. 不同的数据和地址

D. 上述都不对

Z在控制器中，必须有一个部件，能提供指令在内存中的地址，服务于读取指令，并接收下条将被执行的指令的地址，这个部件是( C )。

A. IP

B. IR

C. PC

D. AR

Z在控制器中，部件( C )用于接收并保存从内存读出的指令内容，在执行本条指令的过程中提供本条指令的主要信息。

A. 指令指针IP

B. 地址寄存器 AR

C. 指令寄存器IR

D. 程序计数器 PC

Z在控制器中，部件( D )能提供指令在内存中的地址，服务于读取指令，并接收下条将被执行的指令的地址。

A. 指令指针IP

B. 地址寄存器AR

C. 指令寄存器IR

D. 程序计数器PC

Z在控制器中，部件( D )用于存放下一条指令的地址。

A. 指令指针IP

B. 地址寄存器 AR

C. 指令寄存器IR

D. 程序计数器 PC

Z组成硬连线控制器的主要部件有( B )。

A. PC、IP

B. PC、IR

C. IR、IP

D. AR、IP

Z指令流水线需要处理好( A ) 3个方面问题。

A. 结构相关、数据相关、控制相关

B. 结构相关、数据相关、逻辑相关

C. 结构相关、逻辑相关、控制相关

D. 逻辑相关、数据相关、控制相关

Z在CPU与主存之间加入Cache，能够提高CPU访问存储器的速度，一般情况下Cache的容量命中率，因此Cache 容量。( C )

A．越大，越高，与主存越接近越好

B．越小，越高，与主存越差异大越好

C. 越大，越高，只要几百K就可达90％以上

D．越小，越高，只要几K就可达90％以上

Z在主存和CPU之间增加Cach e的目的是( C )。

A. 扩大主存的容量

B. 增加CPU中通用寄存器的数量

C. 解决CPU和主存之间的速度匹配

D. 代替CPU中的寄存器工作

Z在CPU和主存之间加入Ca che的目的是( D )。

A. 扩大主存的容量

B. 提高存取速度

C. 既扩大主存容量又提高存取速度

D. 解决CPU和主存之间的速度匹配

Z在采用DMA方式的I/O系统中，其基本思想是在( B )之间建立直接的数据通路。

A. CPU与外围设备

B. 主存与外围设备

C. 外设与外设

D. CPU与主存

Z在计算机I/O系统中，在用DMA方式传送数据时，DMA控制器应控制( D )。

A. 地址总线

B. 数据总线

C. 控制总线

D. 以上都是

Z在采用DMA方式高速传送数据时，数据传送是通过计算机的（ D ）传输的。

A. 控制总线

B. 专为DMA设的数据总线

C. 地址总线

D. 数据总线

Z在采用DMA方式高速传送数据时，数据传送是( B )。

A. 在总线控制器发出的控制信号控制下完成的

B. 在DMA控制器本身发出的控制信号控制下完成的

C. 由CPU执行的程序完成的

D. 由CPU响应硬中断处理序完成的

Z在计算机总线结构的单机系统中，三总线结构的计算机的总线系统有( B )组成。

A. 总线系统、内存总线和I/O总线

B. 数据总线、地址总线和控制总线

C. 内部总线、系统总线和控制总线

D. ISA总线、VESA总线和PCI总线

Z在单级中断系统中，CPU一旦响应中断，则立即关闭( C )标志，以防止中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A．中断允许 B. 中断请求

C. 中断屏蔽D．中断响应

Z中断允许触发器用来( D )。

A. 表示外设是否提出了中断请求

B. CPU是否响应了中断请求

C. CPU是否正在进行中断处理

D. 开放或关闭可屏蔽硬中断

Z在中断源设置一个中断屏蔽触发器， CPU可以根据需要对某执行置 "1"或清 "0"操作，便可实现对该中断源的( B )管理。

A. 中断嵌套

B. 中断请求

C. 中断响应

D. 中断处理

Z在数据传送过程中。数据由串行变成并行或并行变成串行，这种转换是由接口电路中 ( B )实现的。

A．锁存器B．移位寄存器

C. 数据寄存器D．状态寄存器

Z周期挪用方式常用于( A )的输入输出中。

A．直接存储器访问方式锁存器B．程序查询方式

C. 程序中断方式D．I/O通道方式

单选题

题目1

获得7.00分中的7.00分

加法器采用并行进位的目的是__B__。

选择一项：

A. 提高加法器的速度

B. 快速传递进位信号

C. 优化加法器结构

D. 增强加法器功能

题目2

获得7.00分中的7.00分

组成一个运算器需要多个部件，但下面所列___D__不是组成运算器的部件。选择一项：

A. 状态寄存器

B. 数据总线

C. 算术逻辑运算单元

D. 地址寄存器

题目3

获得7.00分中的7.00分

运算器的主要功能是进行 C 。

选择一项：

A. 逻辑运算

B. 算术运算

C. 逻辑运算和算术运算

D. 只作加法

题目4

获得7.00分中的7.00分

浮点数范围和精度取决于 A 。

选择一项：

A. 阶码的位数和尾数的位数

B. 阶码采用的编码和尾数的位数

C. 阶码和尾数采用的编码

D. 阶码采用的位数和尾数的编码

题目5

获得7.00分中的7.00分

逻辑运算中的“逻辑加”是指 B 。

选择一项：

A. 与运算

B. 或运算

C. 非运算

D. 异或运算

题目6

获得7.00分中的7.00分

下列说法正确的是 D 。

选择一项：

A. 采用双符号位补码进行加减运算可以避免溢出

B. 只有定点数运算才有可能溢出，浮点数运算不会产生溢出

C. 只有将两个正数相加时才有可能产生溢出

D. 只有带符号数的运算才有可能产生溢出

多选题

题目7

获得11.00分中的11.00分

请从下面表示浮点运算器的描述中选出描述正确的句子是___AC__。

选择一项或多项：

A. 浮点运算器可用两个定点运算器部件来实现

B. 阶码部件可实现加、减、乘、除四种运算

C. 阶码部件只进行阶码相加、相减和比较操作

D. 尾数部件只进行乘法和除法运算

题目8

获得11.00分中的11.00分

对于阶码和尾数都用补码表示的浮点数，判断运算结果是否为规格化，错误的方法是ABC_。选择一项或多项：

A. 阶符和数符相同

B. 阶符和数符相异

C. 数符与尾数小数点后第一位数字相同

D. 数符与尾数小数点后第一位数字相异

判断题

题目9

获得9.00分中的9.00分

运算器内部寄存器的个数与系统运行的速度无关。（x ）

选择一项：

对

错

题目10

获得9.00分中的9.00分

MIPS计算机的运算器部件，主要由128个寄存器组成的寄存器堆和一个执行数据运算的ALU 组成。（V）

选择一项：

对

错

题目11

获得9.00分中的9.00分

运算器芯片Am2901包含三组三位控制信号，分别用来控制8种运算功能，8个数据来源和选择运算结果并输出的功能。（V ）

选择一项：

对

错

题目12

获得9.00分中的9.00分

浮点数数的表示范围取决于尾数的位数，精度取决于阶码的位数。（ x ）

选择一项：

对

错

计算机组成原理期末复习指导

期末考试题型举例

题型包括选择题（单选）、判断题、简答题和计算题。下面给每种题型列举1-2道样题，以及相应的参考答案及评分标准。

1．选择题（每小题3分，共36分）

（1）在定点二进制运算器中，加法运算一般通过来实现。

A．原码运算的二进制加法器B．反码运算的二进制加法器

C．补码运算的十进制加法器D．补码运算的二进制加法器

答案：D

（2）变址寻址方式中，操作数的有效地址等于加形式地址。

A．基址寄存器内容B．堆栈指示器内容

C．变址寄存器内容D．程序计数器内容

答案：C

（3）将RAM芯片的数据线、地址线和读写控制线分别接在一起，而将片选信号线单独连接，其目的是。

A．增加存储器字长B．增加存储单元数量

C．提高存储器速度D．降低存储器的平均价格

答案：B

2．判断题（每小题3分，共15分）

（1）输入输出指令的功能是进行CPU和I/O设备之间的数据传送。（）

答案：√

（2）半导体ROM信息可读可写，且断电后仍能保持记忆。（）

答案：×

（3）在采用DMA方式传输数据时，数据传送是在DMA控制器本身发出的控制信号控制下完成的。

答案：√

3．简答题（每小题7-8分，共29分）

（1）简述计算机运算器部件的主要功能。

答：主要功能包括（1）由其内部的算术与逻辑运算部件ALU完成对数据的算术和逻辑运算；（2）由其内部的一组寄存器承担对将参加运算的数据和中间结果的暂存；（3）作为处理机内部的数据传送通路。

（2）确定一台计算机的指令系统并评价其优劣，通常应从哪几个方面考虑？

答：主要从以下四个方面进行考虑：

a．指令系统的完备性，以常用指令齐全、编程方便为优；

b．指令系统的高效性，以程序占内存空间少、运行速度快为优；

c．指令系统的规整性，以指令和数据使用规则统一简单、易学易记为优；

d．指令系统的兼容性，以同一系列的低档机的程序能在新的高档机上直接运行为优。

（3）相对主存来说，高速缓冲存储器CACHE具有什么特点？它在计算机系统中是如何发挥它的作用的？

答：CACHE具有容量很小但读写速度非常快的特点。由于少量的一些数据和指令是CPU重复用到的，若将它们从主存复制到CACHE中，CPU就不必在下次使用这些信息时访问慢速的主存，而是从快速CACHE中直接得到。所以，CACHE起到了缓解主存速度跟不上CPU读写速度要求的矛盾，提高了CPU的运行效率。

4．计算题（每小题10分，共20分）

1．将十进制数（0.71）10变换成BCD码、二进制数和16进制数，将（1AB）16变换成二

进制数和十进制数。二进制需要小数点后保留8位。

答案：（0.71）10＝（0.01110001）BCD＝（0.10110101）2＝（0.B5）16

（1AB）16＝（000110101011）2＝（427）10

注：以上括弧外的数字均是下角标。

2．已知X＝－0.1101，Y＝0.0001，分别计算X和Y的原码、补码、－X和－Y的补码、X＋Y的补码、Y－X的补码。

答案：[X]原＝（1.1101）、[X]补＝（1.0011）、[－X]补＝（0.1101）

[Y]原＝（0.0001）、[Y]补＝（0.0001）、[－Y]补＝（1.1111）

[X＋Y]补＝（1.0100）

[Y－X]补＝（0.1110）

注：以上括弧外的原、补二字均是下角标。

张晓红：回复：期末考试题型举例――谢谢提供

形考作业指导1

计算题：

1．将十六进制数据14.4CH表示成二进制数，然后表示成八进制数和十进制数。

说明：

十进制数（Decimal number）用后缀D表示或无后缀

二进制数（Binary number）用后缀B表示

八进制数（Octal number）用后缀Q表示

十六进制数（Hexadecimal number）用后缀H表示

14.4CH=(14.4C)16

2．对下列十进制数表示成8位（含一位符号位）二进制数原码和补码编码。

（1）17；

（2）-17

提示：(17)10=(10001)2

8位二进制数原码：(0 0010001)原

8位二进制数补码：(0 0010001)补

若完成有困难，建议阅读教材第20页

3．写出X＝10111101，Y＝－00101011的双符号位原码、反码、补码表示，并用双符号补码计算两个数的差。

提示：阅读教材第38页，注意：双符号位、模4、判别溢出等概念

形考作业指导2

选择题：

加法器采用并行进位的目的是_____。

A．提高加法器的速度B．快速传递进位信号

C．优化加法器结构D．增强加法器功能

提示：

二进制并行加法器是一种能并行产生两个二进制数算术和的组合逻辑部件

按其进位方式的不同，可分为串行进位二进制并行加法器和并行（超前、先行）进位二进制并行加法器两种类型

为了提高加法器的运算速度，必须设法减小或去除由于进位信号逐级传送所花的时间，使各位的进位直接由加数和被加数来决定，不需依赖低位进位，而是由逻辑电路根据输入信号同时形成各位向高位的进位

代价：增加一些处理进位信号的逻辑器件

位数再多些的话，还可采用分层分组的并行进位方式

简答题：

假定X = 0.0110011*211（11是指数），Y = 0.1101101*2-10（10是指数）（此处的数均为二进制），在不使用隐藏位的情况下，回答下列问题：

（1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出该浮点数能表示的绝对值最大、最小的（正数和负数）数值；

提示：教材第27页，第2章的内容

本题4位的移码是23+ X，其表示范围-23≤X <23（注：3是2的指数）。所以该浮点数的阶码的几个典型值：

X= (7)10= ( 111)2，[X]移=1 111；

X=(+1)10= ( 001)2，[X]移=1 001；

X=(+0)10= ( 000)2，[X]移=1 000；

X=(-0)10= -( 000)2，[X]移=1 000；

X=(-1)10= -( 001)2，[X]移=0 111；

X=(-8)10= -(1000)2，[X]移=0 000

注意：浮点数还有许多约定和标准，本题若改阶码和尾数用补码表示，规格化，IEEE754标准，结果是不一样的

形考作业指导3

选择题：

在设计指令操作码时要做到_____（可多选）。

A．能区别一套指令系统中的所有指令

B．能表明操作数的地址

C．长度随意确定

D．长度适当规范统一

提示：

操作码用于指明本条指令的功能。在一套指令系统中必须具有唯一性

操作数的地址是指令中独立于操作码外另外的部分

教材第67页：

“指令字的长度，多数情况下就确定为计算机的字长，即一条指令占用计算机的一个字，由几个字节组成，例如2、4、6、8个字节，但并不一定要求所有的指令的字长都相同，例如，一个计算机字中，可以存放几条很短的指令，长的指令也可能占用多个计算机字，目的在于提高资源利用率。”

组织方案：定长、变长两种

判断题：

计算机的指令越多，功能越强越好。

提示：教材第75页，指令系统问题

RISC和CISC的对比

P = I ′ CPI ′ T

P 表示执行一段程序所用的时间

I 表示该程序中包含的指令的总条数

CPI 为执行一条指令所需要的机器周期数

T 为每个机器周期长度

请对照完成作业。

形考作业指导4

判断题：

程序计数器PC主要用于解决指令的执行次序问题。

提示：

阅读教材第91、92页，控制器的功能和组成

要求对控制器的4个子部件很熟悉

（1）程序计数器（PC）：存放下一条指令的地址

（2）指令寄存器（IR）：接收并保存从内存中读来的指令内容

（3）指令执行步骤的标记线路：标记每条指令的各个执行步骤的相对次序关系

（4）全部控制信号的产生部件：形成并提供当前执行步骤各部件要用到的控制信号

这一章类似这些概念是必考的内容。

形考作业指导5

选择题：

某SRAM芯片容量为1K×8位，除电源和接地端外，连同片选和读/写信号该芯片引出线的最少数目应为_____。

A．23 B．25 C．50 D．20

提示：

阅读教材第118页，图6.5及相关文字说明

判断题：

CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。

提示：阅读教材第115页，主存储器的技术指标。

存储容量＝存储字数×字长

存取时间：从启动一次存储器操作到完成该操作所经历的时间

存储周期：存储器进行一次完整地读写操作所需的全部时间，比存取时间大

存储器带宽：单位时间可写入存储器或从存储器取出信息的最大数量

简答题：

什么是随机存取方式？哪些存储器采用随机存取方式？

提示：按存取方式查阅存储器的分类

顺序存取、串行存取：磁带机

直接存取：磁盘机

随机存取：随机地存取，CPU对任一个存储单元的存取时间相同，与位置无关。

静态随机存储器（SRAM）

动态随机存储器（DRAM）

* 随机存储器（*RAM）

每次存储器都占15分以上

形考作业指导6

判断题：

DMA控制器通过中断向CPU发DMA请求信号。

提示：教材第173、174页

DMA方式的基本概念和传送过程，图7.10

DMA预处理阶段：外设向DMA控制器发DMA请求，再由DMA控制器向CPU发总线请求。

DMA后处理阶段：DMA控制器向CPU发中断请求。

简答题：

CPU在每次执行中断服务程序前后应做哪些工作？

提示：教材第172页，中断处理、中断返回

CPU执行中断服务程序前：

CPU响应中断之后，在执行中断服务程序前，要进行：①关中断；

②保存断点和被停下程序的现场信息；

③判别中断源，转中断服务程序的入口地址；

④开中断，以便响应更高级别的中断请求。

CPU执行中断服务程序后：

①关中断；

②恢复现场信息和恢复断点；

③开中断；

④或响应更高级别的中断请求，或返回断点进入主程序。

简答题：

CPU在每次执行中断服务程序前后应做哪些工作？

提示：教材第172页，中断处理、中断返回

CPU执行中断服务程序前：

CPU响应中断之后，在执行中断服务程序前，要进行：①关中断；

②保存断点和被停下程序的现场信息；

③判别中断源，转中断服务程序的入口地址；

④开中断，以便响应更高级别的中断请求。

CPU执行中断服务程序后：

①关中断；

②恢复现场信息和恢复断点；

③开中断；

④或响应更高级别的中断请求，或返回断点进入主程序。

常见问题解答1

为了帮助大家复习，我汇总了一些常见的问题，供大家遇到问题时看看。

1．计算机组成原理有点难，应如何进行学习？

本课程跟其他课程确定有点不同，它是本专业唯一一门计算机硬件类专业基础课，它的先修课是数字电子电路，同时还要学一点数制转换的概念，然后才是组成一个独立计算机系统的几大功能部件的原理介绍。可见，这门课的难度一是数学层面的，二是电学层面的，需要有一定的基础课的知识。咱们都是成年学生，可能有些基础知识很久没用忘得差不多了，没关系，边学边补吧。

2．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？

计算机系统：计算机硬件、软件和数据通信设备的物理或逻辑的综合体。

计算机硬件：计算机的物理实体。

计算机软件：计算机运行所需的程序及相关资料。

硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。

3．计算机组成原理中，KB和K有什么区别？

在日常生活中，我们所用的数大都是十进制。而计算机中的信息单位都是以二进制表示的，常用的信息单位有位和节。

位，也叫比特，记为bit或b,是计算机的最小单位，表示1个二进制数位。

字节，记为Byte或B，是计算机中信息的基本单位，表示8个二进制单位。

计算机中，将1024字节称为1K，1024字节称为1K字节，记为1KB；

将1024K称为1M，1024K字节称为1M字节，记为1MB（通常称为1兆）；

1024M称为1G字节，记为1G字节，记为1GB。

4．字和字节有什么关系啊？假如有24根地址线每根线的作用是什么啊？

在计算机中，一串数码是作为一个整体来处理或运算的，称为一个计算机字，简称字。字通常分为若干个字节(每个字节一般是8位)。在存储器中，通常每个单元存储一个字，因此每个字都是可以寻址的。字节是用于计量存储容量和传输容量的一种计量单位，1个字节等于8位二进制数。每根地址线代表了0和1两个地址，24根地址线，可以表示2的24次方个地址。

常见问题解答2

1．机器数中的原码、补码、移码和反码，怎样才能区别它们？谢谢。

简单说，原码肯定是最接近真值的表示形式；反码在数值为正时与原码相同，负数时各位数值都求反，0代表1，1代表0；补码在数值为正数时与原码一样，负数时在原码基础上求反末位加一。具体请看教材22页。

2．什么是浮点数？

浮点数是相对于定点数的，浮点数是小数点在各个数值位之间可以移动的一种数的表示形式，它可以有整数和小数两部分内容。

3．浮点运算器的组成比定点运算器组成更复杂,主要表现在哪些方面吗?

浮点运算器由处理阶码（整数）的运算线路，和处理尾数（定点小数）的运算线路两部分组成，而且浮点数运算步骤更多，涉及到的数据移位操作（对阶、规格化）更复杂。

常见问题解答3

在运算器部件中,为什么要设置多个累加器?累加器的数目多少对计算机的性能有什么影响吗?

在运算器部件中设置多个累加器就可以暂存更多的数据，有利于在数据计算过程中减少访问速度慢得多的内存储器的次数，可以提高系统的整体性能。

常见问题解答4

1．一条指令通常由哪两个部分组成?指令的操作码一般有哪几种组织方式,各自应用在什么场合,各自的优缺点是什么?

一条指令通常由指令操作码和操作数地址两个部分组成，操作码通常有固定长度和可变长度两种主要的组织方式，前者更常用，格式规整，指令译码速度更快，后者主要用在指令字长比较短的计算机系统中，不得不把指令中的一些位区分不同指令分别用作指令的操作码或操作数地址，不利于快速指令译码和识别。

2．相对CISC指令系统，RISC指令系统有哪些优点？

RISC系统的指令格式规范且种类少，使用的寻址方式简单，指令条数少，指令完成的操作功能简单。

3．按照操作数的个数不同，把指令分成哪几种？

按照操作数的个数不同，指令分为下面四种：

（1）无操作数指令；（2）单操作数指令；（3）双操作数指令；（4）多操作数指令

4．什么是指令字长、存储字长和机器字长？

指令字长是机器指令包含的二进制代码的位数，存储字长存储单元中二进制数的位数，机器字长是运算器一次运算的二进制数的位数。

5．简单说明一个指令周期中读取指令、指令译码、ALU执行、读写内存或接口、数据写回5个执行步骤的含义。

（1）“读取指令”是每一条指令都必须执行的，所完成的功能对所有指令都相同；

（2）“指令译码”完成的功能对多数的指令是类似的，例如判断指令类型、读寄存器组等；

（3）“ALU执行”所完成的是数据或地址计算功能，对不同指令会有所区别；

（4）“读写内存或接口”只被用于读写内存或者读写接口的指令；

（5）“数据写回”将ALU的计算结果（或从内存、接口读来的数据）写入寄存器组。

常见问题解答5

1．什么是多指令发射技术？有什么特点？

请阅读教材108页，最后那段有你要的答案。

超标量处理机：在一个时钟周期同时发射多条指令；

超流水线处理机：在一个时钟周期分期发射多条指令；

超标量超流水线：集中超标量和超流水线两个特点。

2．在微程序的控制器组成中，为什么总要设置微指令寄存器部件呢？

微指令寄存器是控制器的一个很重要的部件，在内存或控制寄存器中保存微程序，微指令寄存器则用来保存将要执行的一条微指令，这有利于提高微程序的执行速度。

3．什么是双核技术？

现在逐渐热起来的“双核”概念，主要是指基于X86开放架构的双核技术。在这方面，起领导地位的厂商主要有AMD和Intel两家。其中，两家的思路又有不同。AMD从一开始设计时就考虑到了对多核心的支持。所有组件都直接连接到CPU，消除系统架构方面的挑战和瓶颈。两个处理器核心直接连接到同一个内核上，核心之间以芯片速度通信，进一步降低了处理器之间的延迟。而Intel采用多个核心共享前端总线的方式。专家认为，AMD的架构对于更容易实现双核以至多核，Intel的架构会遇到多个内核争用总线资源的瓶颈问题。

常见问题解答6

1．在计算机中，为什么要采用多级结构的存储器系统？

采用多级结构的存储器系统的性能价格比最高。

2．衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么，指出影响这一指标的至少3个因素。

衡量CACHE性能最重要的指标是它的命中率，即在原本需要到内存取数据的总的操作次数中，有多少次是在CACHE中得到相应数据，二者之比即为命中率。影响命中率的因素较多，例如，CACHE的容量，大一些好；CACHE的映象方式，CACHE与主存每次交换信息的单位量要适中。（也可以答另外几个因素）

3．使用多体结构的主存储器的目的是什么？什么是低位地址交叉，其优点何在？

使用多体结构的主存储器，是为了使用可以独立读写的多个存储器，以提高对它们并行读写，快速得到多个数据的能力，缓解单个主存储器读写速度慢的矛盾。在多体结构的主存储器