逻辑门电路实验报告

HUBEI NORMAL UNIVERSITY

电工电子实验报告

实验逻辑门电路

一、实验目的

1、学习分析基本的逻辑门电路的工作原理；

2、学习各种常用时序电路的功能；

3、了解一些常用的集成芯片；

4、学会用仿真来验证各种数字电路的功能和设计自己的电路。

二、实验环境

Multisim 8

三、实验内容

1、与门电路

按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能：

结果：（0,0）

（0,1）

（1,0）

（1，1）

2、半加器

（1）输入/输出的真值表

半加器测试电路：

=AB。逻辑表达式：S= A B+A B=A⊕B；C

3、全加器

（1）输入输出的真值表

⊕⊕i-1；C i=AB+C i-1（A⊕B）（2）逻辑表达式：S=A B C

（3）全加器测试电路：

4、比较器

（1）真值表

（2）逻辑表达式：

Y1=A B;Y2=A B;Y3=A B。

（3）搭接电路图，如图：

1位二进制数比较器测试电路与结果：

四、实验总结

1、组合逻辑电路的输出只由输入决定；

2、通过真值表和电路图的比较可以看出无论是真值表还是逻辑门电路都可以很好的表示电路输入与输出的关系。

基本门电路实验报告处理

43121556423156实验三：基本门电路及触发器实验室：实验台号：日期： 2016.10.7 专业班级：姓名：学号：一、实验目的 1.了解TTL 门电路的原理，性能好使用方法，验证基本门电路逻辑功能。 2.掌握门电路的设计方法。 3.验证J-K 触发器的逻辑功能。 4.掌握触发器转换的设计方法。二、实验内容（一）验证以下门电路的逻辑关系 1. 用与非门（00）实现与门逻辑关系：F=AB 2. 异或门（86）： (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL 与非门设计一个三人表决电路。 A B C 三个裁判，当表决某个提案时，多数人同意提案为通过。（1为同意，0为不同意）要求：用74LS00和 74LS10芯片。（三）验证JK 触发器的逻辑关系 1．J-K 触发器置位端、复位端及功能测试。图3-1 JK 触发器(74LS112)和D 触发器(74LS74) 2、设计J-K 触发器转化成D 触发器的电路利用与非门和J-K 触发器设计并测试逻辑功能。 B A B A B A F ⊕=+=n n n n n n n B A B A B A S ⊕=+=' n n n B A C ='

A B F 三、实验原理图图3-2与门电路图3-3 异或门电路图3-4半加器四、实验结果及数据处理 1．直接在实验原理图上标记芯片的引脚。 2．写出实验结果。（1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。）（2）半加器实验结果 (3) 表决电路结果 =1A B F

实验五--时序逻辑电路实验报告

实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的 1．掌握同步计数器设计方法与测试方法。 2．掌握常用中规模集成计数器的逻辑功能和使用方法。二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。三、实验原理和实验电路 1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2．(1) 四位二进制（十六进制）计数器74LS161（74LS163） 74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。 74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。表5.1 74LSl61（74LS163）的功能表清零预置使能时钟预置数据输入输出工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D 0 ××××（）××××0 0 0 0 异步清零 1 0 ××D A D B D C D D D A D B D C D D同步置数 1 1 0 ××××××保持数据保持 1 1 ×0 ×××××保持数据保持 1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,是由移位寄存器构成的移位寄存型计数器。 4．实验电路：十进制计数器同步清零法同步置数法

电力电子电路分析与仿真实验报告模板

电力电子电路分析与仿真实验报告学院：哈尔滨理工大学荣成学院专业：班级：姓名：学号：

年月日实验1降压变换器一、实验目的：设计一个降压变换器，输入电压为220V，输出电压为50V，纹波电压为输出电压的0.2%，负载电阻为20欧，工作频率分别为220kHz。二、实验内容： 1、设计参数。 2、建立仿真模型。 3、仿真结果与分析。三、实验用设备仪器及材料： MATLAB仿真软件四、实验原理图：五、实验方法及步骤： 1．建立一个仿真模型的新文件。在MATLAB的菜单栏上点击File，选择New，再在弹出菜单中选择Model，这时出现一个空白的仿真平台，在这个

平台上可以绘制电路的仿真模型。 2．提取电路元器件模块。在仿真模型窗口的菜单上点击Simulink调出模型库浏览器，在模型库中提取所需的模块放到仿真窗口。 3．仿真模型如图所示。六、参数设置七、仿真结果分析

实验2升压变换器一、实验目的：将一个输入电压在3~6V的不稳定电源升压到稳定的15V，纹波电压低于0.2%，负载电阻10欧，开关管选择MOSFET，开关频率为40kHz,要求电感电流连续。二、实验内容： 1、设计参数。 2、建立仿真模型。 3、仿真结果与分析。三、实验用设备仪器及材料： MATLAB仿真软件五、实验原理图：

五、实验方法及步骤： 1．建立一个仿真模型的新文件。在MATLAB的菜单栏上点击File，选择New，再在弹出菜单中选择Model，这时出现一个空白的仿真平台，在这个平台上可以绘制电路的仿真模型。 2．提取电路元器件模块。在仿真模型窗口的菜单上点击Simulink调出模型库浏览器，在模型库中提取所需的模块放到仿真窗口。 3．仿真模型如图所示。六、参数设置七、仿真结果分析

数字逻辑电路实验报告

数字逻辑电路实验报告指导老师: 班级: 学号: 姓名：时间：第一次试验一、实验名称：组合逻辑电路设计

二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。三、试验所用的器件和组件：二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示：电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。（1）输入/输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为： Co的最简表达式为：

（3）逻辑电路图如下所示： 2、舍入与检测电路的设计：用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示：（1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1

东南大学数字电路实验第4章_时序逻辑电路

东南大学电工电子实验中心实验报告课程名称：数字逻辑电路设计实践第 4 次实验实验名称：基本时序逻辑电路院（系）：信息科学与工程学院专业：信息工程姓名：学号：实验室: 实验组别：同组人员：无实验时间：评定成绩：审阅教师：

时序逻辑电路一、实验目的 1.掌握时序逻辑电路的一般设计过程； 2.掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； 3.掌握时序逻辑电路的基本调试方法； 4.熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。二、实验原理 1.时序逻辑电路的特点（与组合电路的区别）： ——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。 2.时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到） 3.时序电路中的时钟 1)同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端） 2)时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。 4.常用时序功能块 1)计数器（74161） a)任意进制的同步计数器：异步清零；同步置零；同步置数；级联 b)序列发生器 ——通过与组合逻辑电路配合实现（计数器不必考虑自启动） 2)移位寄存器（74194） a)计数器（一定注意能否自启动） b)序列发生器（还是要注意分析能否自启动）三、实验内容 1.广告流水灯 a.实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。 ①写出设计过程，画出设计的逻辑电路图，按图搭接电路。 ②将单脉冲加到系统时钟端，静态验证实验电路。 ③将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲 CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。 b．实验数据 ①设计电路。 1）问题分析流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。

北航电子电路设计数字部分实验报告

电子电路设计数字部分实验报告学院：姓名：

实验一简单组合逻辑设计实验内容描述一个可综合的数据比较器，比较数据a 、b的大小，若相同，则给出结果1，否则给出结果0。实验仿真结果实验代码主程序 module compare(equal,a,b); input[7:0] a,b; output equal; assign equal=(a>b)1:0; endmodule 测试程序

module t; reg[7:0] a,b; reg clock,k; wire equal; initial begin a=0; b=0; clock=0; k=0; end always #50 clock = ~clock; always @ (posedge clock) begin a[0]={$random}%2; a[1]={$random}%2; a[2]={$random}%2; a[3]={$random}%2; a[4]={$random}%2; a[5]={$random}%2; a[6]={$random}%2; a[7]={$random}%2; b[0]={$random}%2; b[1]={$random}%2; b[2]={$random}%2; b[3]={$random}%2; b[4]={$random}%2;

b[5]={$random}%2; b[6]={$random}%2; b[7]={$random}%2; end initial begin #100000 $stop;end compare m(.equal(equal),.a(a),.b(b)); endmodule 实验二简单分频时序逻辑电路的设计实验内容用always块和@(posedge clk)或@(negedge clk)的结构表述一个1/2分频器的可综合模型，观察时序仿真结果。实验仿真结果

数字电路组合逻辑电路设计实验报告

数字电路组合逻辑电路设计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测

出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。整个测试过程包括静态、动态和主要参数测试三部分。表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。

门电路实验报告

实验报告实验课题：门电路实验目的：常用腔I ri m路邂样功能扯其精试n也. 订件电路蔓圖实脸箱的结构、茶本功能和僅用有氐掌握电路连接、排除故障和调试的方法。实验仪器与器材: 1、数字电子技术实验系统 2、741^00典2输入与非门「I片 74LSI1三3输入与门1片 74LS04反和器 1片 741SH6 V^2输人异或门1片74LS32四2输入界或门1片实验内容及步骤： TTL门电路逻辑功能验证按图1-1在实验系统（箱）上找到相应的门电路。并把输入端按实验箱的逻辑开关，输出端按发光二极管如图1-2所示TTL与门电路逻辑功能验证接线图。按状态表1-1中“与门”一栏输入A、B（0,1信号，观察输出结果（）看LED备用发光二极管，如灯亮为1，灯灭为0）填入表1-1中，并用万用表测量0、1电平值。按同样的方法，验证“或门” 74LS32…等的逻辑功能，并把结果填入表1-1中

图1-2TTL门电路实验流程图实验数据记录及处理结果：数据了记录自行完成理论知识挺弄拐的.们实劭实行起來的确密纠斛的*做了好爭次总定有轲題?焉来

懂得了从电路图到真实电路的基发現电线育廉足坏抻的.做电蹬实检.还a 需啖多些经检呐? 五、实验总结通过这次试验，我了解了用仪器拼接电路的基本情况。本过程。在连接的时候，很容易因为线或者门出现问题。 H 次实验除珅下杲很豆杂”程是线路tt 较離连?实验所用到的关锭器件也不龙好找。理论知识挺容易的+ (I 」实际实杠血來时例侥纠塔的.做了好茲挟总是育何遥*门来发现电线件一棍呈坏抻的.做电賂实龄T 还定斋味幸映绅輪呐=

电子科技大学模拟电路实验报告01

模拟电路实验报告实验一常用电子测量仪器的使用 1.实验目的 (1)了解双踪示波器、函数信号发生器、晶体管毫伏表、直流稳压电源的工作原理和主要技术指标。 (2)掌握双踪示波器、晶体管毫伏表、直流稳压电源的正确使用方法。 2.实验原理示波器是电子测量中最常用的一种电子仪器,可以用它来测试和分析时域信号。示波器通常由信号波形显示部分、垂直信道（Y通道）、水平信道（X通道）三部分组成。YB4320G是具有双路的通用示波器，其频率响应为0～20MHz。为了保证示波器测量的准确性，示波器内部均带有校准信号，其频率一般为1KHz，即周期为1ms，其幅度是恒定的或可以步级调整，其波形一般为矩形波。在使用示波器测量波形参数之前，应把校准信号接入Y轴，以校正示波器的Y轴偏转灵敏度刻度以及扫描速度刻度是否正确，然后再来测量被测信号。函数信号发生器能产生正弦波、三角波、方波、斜波、脉冲波以及扫描波等信号。由于用数字LED显示输出频率，读数方便且精确。晶体管毫伏表是测量正弦信号有效值比较理想的仪器，其表盘用正弦有效值刻度，因此只有当测量正弦电压有效值时读数才是正确的。晶体管毫伏表在小量程档位（小于1V）时，打开电源开关后，输入端不允许开路，以免外界干扰电压从输入端进入造成打表针的现象，且易损坏仪表。在使用完毕将仪表复位时，应将量程开关放在300V挡，当电缆的两个测试端接地，将表垂直放置。直流稳压电源是给电路提供能源的设备，通常直流电源是把市电220V的交流电转换成各种电路所需要的直流电压或直流电流。一般一个直流稳压电源可输出两组直流电压，电压是可调的，通常为0～30V，最大输出直流电流通常为2A。输出电压或电流值的大小，可通过电源表面旋钮进行调整，并由表面上的表头或LED显示。每组电源有3个端子，即正极、负极和机壳接地。正极和负极就像我们平时使用的干电池一样，机壳接地是为了防止外部干扰而设置的。如果某一电路使用的是正、负电源，即双电源，此时要注意的是双电源共地的接法，以免造成短路现象。数字万用表可用于交、直流电压测量、交、直流电流测量，电阻测量，一般晶体管的测量等。一般的数字万用表交流电压挡的频率相应范围为45Hz～500Hz，用

逻辑门电路实验报告(精)

HUBEI NORMAL UNIVERSITY 电工电子实验报告电路设计与仿真—Multisim 课程名称逻辑门电路实验名称 2009112030406 陈子明学号姓名电子信息工程专业名称物理与电子科学学院所在院系分数

实验逻辑门电路一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。二、实验环境 Multisim 8 三、实验内容 1、与门电路按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能：结果：（0,0）

（0,1）（1,0）（1，1） 2、半加器（1）输入/输出的真值表

输入输出 A B S(本位和（进位数）0000 0110 1010 1101 半加器测试电路：逻辑表达式：S= B+A=A B；=AB。 3、全加器（1）输入输出的真值表输入输出

A B (低位进位S（本位和）（进位数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B）（3）全加器测试电路：

4、比较器（1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。（3）搭接电路图，如图： 1位二进制数比较器测试电路与结果：

数电实验实验报告

数字电路实验报告

实验一组合逻辑电路分析一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路四2输入与非门双4输入与非门二．实验内容 1.实验一自拟表格并记录: 2.实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平

ABCD 接逻辑电平开关。最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片，和使用仿真软件来设计和构造逻辑电路来求解。实验二组合逻辑实验（一）半加器和全加器一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇电路的原理图。三．元件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A ＢＣ D

完整版模拟电子电路实验报告

. 实验一晶体管共射极单管放大器一、实验目的 1、学会放大器静态工作点的调试方法，分析静态工作点对放大器性能的影响。 2、掌握放大器电压放大倍数、输入电阻、输出电阻及最大不失真输出电压的测试方法。 3、熟悉常用电子仪器及模拟电路实验设备的使用。二、实验原理图2－1为电阻分压式工作点稳定单管放大器实验电路图。它的偏置电路采用R 和R组成的分压电路，并在发射极中接有电阻R，以稳定放大器的静态工EB1B2作点。当在放大器的输入端加入输入信号u后，在放大器的输出端便可得到一i个与u相位相反，幅值被放大了的输出信号u，从而实现了电压放大。0i 图2－1 共射极单管放大器实验电路在图2－1电路中，当流过偏置电阻R和R 的电流远大于晶体管T 的 B2B1基极电流I时（一般5～10倍），则它的静态工作点可用下式估算B教育资料．. R B1U?U CCB R?R B2B1 U?U BEB I??I EC R E

）R＋R＝UU－I（ECCCCEC电压放大倍数 RR // LCβA??V r be输入电阻 r R/// R＝R/beiB1 B2 输出电阻 R R≈CO由于电子器件性能的分散性比较大，因此在设计和制作晶体管放大电路时，为电路设计提供必离不开测量和调试技术。在设计前应测量所用元器件的参数，还必须测量和调试放大器的静态工作点和各要的依据，在完成设计和装配以后，因此，一个优质放大器，必定是理论设计与实验调整相结合的产物。项性能指标。除了学习放大器的理论知识和设计方法外，还必须掌握必要的测量和调试技术。消除干扰放大器静态工作点的测量与调试，放大器的测量和调试一般包括：与自激振荡及放大器各项动态参数的测量与调试等。、放大器静态工作点的测量与调试 1 静态工作点的测量1) 即将放大的情况下进行，＝u 测量放大器的静态工作点，应在输入信号0 i教育资料． . 器输入端与地端短接，然后选用量程合适的直流毫安表和直流电压表，分别测量晶体管的集电极电流I以及各电极对地的电位U、U和U。一般实验中，为了避 ECCB免断开集电极，所以采用测量电压U或U，然后算出I的方法，例如，只要测CEC出U，即可用E UU?U CECC??II?I，由U确定I（也可根据I），算出CCC CEC RR CE同时也能算出U＝U－U，U＝U－U。EBEECBCE为了减小误差，提高测量精度，应选用内阻较高的直流电压表。 2) 静态工作点的调试放大器静态工作点的调试是指对管子集电极电流I（或U）的调整与测试。 CEC静态工作点是否合适，对放大器的性能和输出波形都有很大影响。如工作点偏高，放大器在加入交流信号以后易产生饱和失真，此时u的负半周将被削底，O 如图2－2(a)所示；如工作点偏低则易产生截止失真，即u的正半周被缩顶（一 O般截止失真不如饱和失真明显），如图2－2(b)所示。这些情况都不符合不失真放大的要求。所以在选定工作点以后还必须进行动态调试，即在放大器的输入端加入一定的输入电压u，检查输出电压u的大小和波形是否满足要求。如不满Oi

数电实验报告实验二组合逻辑电路的设计

实验二组合逻辑电路的设计一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 2）由表2-1全加器真值表写出函数表达式。

3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。 4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信号的状态验证真值表。 2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。试用与非门设计判断得奖的电路。（请按照设计步骤独立完成之）五、实验报告要求： 1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。 2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。 3．总结中规模集成电路的使用方法及功能。

时序逻辑电路实验报告

时序逻辑电路实验报告一、实验目的 1. 加深理解时序逻辑电路的工作原理。 2. 掌握时序逻辑电路的设计方法。 3. 掌握时序逻辑电路的功能测试方法。二、实验环境 1、PC机 2、Multisim软件工具三、实验任务及要求 1、设计要求：要求设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→…的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。 2、实验内容：（1）按要求完成上述电路的功能。（2）验证其功能是否正确。四、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计思路和过程）首先根据题目要求（即要完成1到9的奇数循环然后再0到8的偶数循环）画出真值表，如下图。画出真值表后，根据真值表画出各次态对应的卡诺图，如下图。然后通过化简卡诺图，得到对应的次态的状态方程；

然后开始选择想要用于实现的该电路的器件，由于老师上课时所用的例题是用jk触发器完成的，我觉得蛮不错的，也就选择了同款的jk触发器；选好器件之后，根据状态方程列出jk触发器的驱动方程。然后根据驱动方程连接好线路图，为了连接方便，我也在纸上预先画好了连接图，以方便照着连接。接下来的工作就是在multisim上根据画好的草图连接器件了，然后再接上需要的显示电路，即可完成。

五、实验电路（画出完整的逻辑电路图和器件接线图）

六、总结调试过程所遇到的问题及解决方法，实验体会 1、设计过程中遇到过哪些问题？是如何解决的？在设计过程中最大的问题还是忘记设计的步骤吧，因为老师是提前将实验内容已经例题讲解给我们听的，而我开始实验与上课的时间相隔了不短的时间，导致上课记下来的设计步骤忘得七七八八，不过好在是在腾讯课堂上得网课，有回放，看着回放跟着老师的思路走一遍后，问题也就迎刃而解了，后面的设计也就是将思路步骤走一遍而已，没再遇到什么困难。 2、通过此次时序逻辑电路实验，你对时序逻辑电路的设计是否有更清楚的认识？若没有，请分析原因；若有，请说明在哪些方面更加清楚。通过这次时序逻辑电路实验，我最大的感触就是实验设计的思路与步骤一定要清晰，思路与步骤的清晰与否真的是造成实验设计是否困难的最重要的因素。清晰的话，做起实验来如同顺水推舟，毫不费力，不清晰的话则如入泥潭，寸步难行。

电子电路实验三-实验报告

————————————————————————————————作者：————————————————————————————————日期：

实验三负反馈放大电路实验报告一、实验数据处理 1.实验电路图根据实际的实验电路，利用Multisim得到电路图如下：（1）两级放大电路（2）两级放大电路（闭环）

（3）电流并联负反馈放大电路 2.数据处理（1）两级放大电路的调试第一级电路：调整电阻参数，使得静态工作点满足：IDQ约为2mA，UGDQ<-4V。记录并计算电路参数及静态工作点的相关数据（IDQ，UGSQ，UA，US、UGDQ）。 IDQ UGSQ UA US UGDQ 2.014mA-1.28V 5.77V7.05V-6.06V 第二级电路：通过调节Rb2，使得静态工作点满足：ICQ约为2mA，UCEQ=2～3V。记录电路参数及静态工作点的相关数据（ICQ，UCEQ）。 ICQ UCEQ 2.003mA 2.958V 输入正弦信号Us，幅度为10mV，频率为10kHz，测量并记录电路的电压放大倍数 A u1=U o1 U s 、A u= U o U s 及输入电阻Ri和输出电阻Ro。 Au1Au Ri Ro 0.783-152.790.75kΩ 3227.2Ω （2）两级放大电路闭环测试在上述两级放大电路中，引入电压并联负反馈。合理选取电阻R的阻值，使得闭环电压放大

倍数的数值约为10。输入正弦信号Us，幅度为100mV，频率为10kHz，测量并记录闭环电压放大倍数 A usf=U o/U s 输入电阻Rif和输出电阻Rof。 Ausf Rif Rof -9.94638.2Ω232.9Ω（3）电流并联负反馈放大电路输入正弦信号Us，幅度为100mV，频率为10kHz，测量并记录闭环电压放大倍数 A usf=U o/U s 输入电阻Rif和输出电阻Rof。 Ausf Rif Rof 8.26335.0Ω3280.0Ω 3.误差分析利用相对误差公式：相对误差=仿真值?实测值实测值 ×100% 得各组数据的相对误差如下表：仿真值实测值相对误差 /% IDQ/mA 2.077 2.014 3.13 UA/V 5.994 5.770 3.88 UGDQ/V-5.994-6.060-1.09 ICQ/mA 2.018 2.0030.75 UCEQ/V 2.908 2.958-1.69 Au10.7960.783 1.66 Au-154.2-152.70.98 Ri/ kΩ90.7690.750.01

组合逻辑电路实验报告.docx

篇一：培养基的制备与灭菌实验报告陕西师范大学远程教育学院生物学实验报告报告题目培养基的制备与灭菌姓名刘伟学号专业生物科学批次/层次指导教师学习中心培养基的制备与灭菌一、目的要求 1.掌握微生物实验室常用玻璃器皿的清洗及包扎方法。 2.掌握培养基的配置原则和方法。 3.掌握高压蒸汽灭菌的操作方法和注意事项。二、基本原理牛肉膏蛋白胨培养基：是一种应用最广泛和最普通的细菌基础培养基，有时又称为普通培养基。由于这种培养基中含有一般细胞生长繁殖所需要的最基本的营养物质，所以可供细菌生长繁殖之用。高压蒸汽灭菌：主要是通过升温使蛋白质变性从而达到杀死微生物的效果。将灭菌的物品放在一个密闭和加压的灭菌锅内，通过加热，使灭菌锅内水沸腾而产生蒸汽。待蒸汽将锅内冷空气从排气阀中趋尽，关闭排气阀继续加热。此时蒸汽不溢出，压力增大，沸点升高，获得高于100℃的温度导致菌体蛋白凝固变性，而达到灭菌的目的。三、实验材料 1.药品：牛肉膏、蛋白胨、nacl、琼脂、1mol/l的naoh和hcl溶液。 2.仪器及玻璃器皿：天平、高压蒸汽灭菌锅、移液管、试管、烧杯、量筒、三角瓶、培养皿、玻璃漏斗等。 3.其他物品：药匙、称量纸、ph试纸、记号笔、棉花等。四、操作步骤（一）玻璃器皿的洗涤和包装 1．玻璃器皿的洗涤玻璃器皿在使用前必须洗刷干净。将三角瓶、试管、培养皿、量筒等浸入含有洗涤剂的水中．用毛刷刷洗，然后用自来水及蒸馏水冲净。移液管先用含有洗涤剂的水浸泡，再用自来水及蒸馏水冲洗。洗刷干净的玻璃器皿置于烘箱中烘干后备用。 2．灭菌前玻璃器皿的包装（1）培养皿的包扎：培养皿由一盖一底组成一套，可用报纸将几套培养皿包

门电路逻辑功能及测试实验报告记录

深圳大学实验报告实验课程名称：数字电路实验实验项目名称：门电路逻辑功能及测试学院：信息工程学院报告人：许泽鑫学号：201 班级：2班同组人：指导教师：张志朋老师实验时间：2016-9-27 实验报告提交时间：2016-10-11

一、实验目的（1）熟悉门电路逻辑功能，并掌握常用的逻辑电路功能测试方法。（2）熟悉RXS-1B数字电路实验箱。二、方法、步骤 1.实验仪器及材料 1)RXS-1B数字电路实验箱 2)万用表 3)器件 74LS00四2输入与非门1片 74LS86四2输入异或门1片 2.预习要求 1)阅读数字电子技术实验指南，懂得数字电子技术实验要求和实验方法。 2)复习门电路工作原理及相应逻辑表达式。 3)熟悉所用集成电路的外引线排列图，了解各引出脚的功能。 4)学习RXB-1B数字电路实验箱使用方法。 3.说明用以实现基本逻辑关系的电子电路通称为门电路。常用的门电路在逻辑功能上有非门、与门、或门、与非门、或非门、与或非门、异或门等几种。非逻辑关系：Y=A 与逻辑关系：Y=A B + 或逻辑关系：Y=A B 与非逻辑关系：Y=A B + 或非逻辑关系：Y=A B + 与或非逻辑关系：Y=A B C D ⊕ 异或逻辑关系：Y=A B

三、实验过程及内容任务一：异或门逻辑功能测试集成电路74LS86是一片四2输入异或门电路，逻辑关系式为1Y=1A ⊕1B ，2Y=2A ⊕2B ， 3Y=3A ⊕3B ，4Y=4A ⊕4B ，其外引线排列图如图1.3.1所示。它的1、2、4、5、9、10、12、13号引脚为输入端1A 、1B 、2A 、2B 、3A 、3B 、4A 、4B ，3、6、8、11号引脚为输出端1Y 、2Y 、3Y 、4Y ，7号引脚为地，14号引脚为电源+5V 。（1）将一片四2输入异或门芯片74LS86插入RXB-1B 数字电路实验箱的任意14引脚的IC 空插座中。（2）按图1.3.2接线测试其逻辑功能。芯片74LS86的输入端1、2、4、5号引脚分别接至数字电路实验箱的任意4个电平开关的插孔，输出端3、6、8分别接至数字电路实验箱的电平显示器的任意3个发光二极管的插孔。14号引脚+5V 接至数字电路实验箱的+5V 电源的“+5V ”插孔，7号引脚接至数字电路实验箱的+5V 电源的“⊥”插孔。（3）将电平开关按表1.3.1设置，观察输出端A 、B 、Y 所连接的电平显示器的发光二极管的状态，测量输出端Y 的电压值。发光二极管亮表示输出为高电平（H ），发光二极管不亮表示输出为低电平（L ）。把实验结果填入表1.3.1中。图1.3.1 四2输入异或门74LS86外引线排列图 1A 1B 1Y 2A 2B 74LS86 V CC 4B 4A 4Y 3B 4A 3Y 1 2 3 4 5 14 13 12 11

实验五时序逻辑电路实验报告

实验五时序逻辑电路（计数器和寄存器）-实验报告一、实验目的 1掌握同步计数器设计方法与测试方法。 2 ?掌握常用中规模集成计数器的逻辑功能和使用方法。二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20 等。三、实验原理和实验电路 1计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2. （1）四位二进制（十六进制）计数器74LS161 （74LS163） 74LS161是同步置数、异步清零的4位二进制加法计数器，其功能表见表。 74LS163是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LS161相同。二者的外部引脚图也相同，如图所示。 3.集成计数器的应用一一实现任意M进制计数器

Eft CR IK rh th Ih ET 7-I1A C1M /( 制扭环计数同步清零法器同步置数法般情况任意M 进制计数器的结构分为 3类，第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。第二类，当计数器的模 M 较小时用一片集成计数器即可以实现，当 M 较大时，可通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类，是由移位寄存器构成的移位寄存型计数器。 4?实验电路：十进制计数器 1

图74LS161 (74LS163)外部引脚图四、实验内容及步骤 1 .集成计数器实验（1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00,连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。（2）根据电路图，首先用D触发器74LS7474构成一个不能自启的六进制扭环形计数器，同样将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。注意观察电路是否能自启，若不能自启，则将电路置位有效状态。接下来再用D触发器74LS7474构成一个能自启的六进制扭环形计数器，重复上述操作。 2?分频实验依据实验原理图用74LS163及74LS00组成一个具有方波输出的六分频电路。选择适当时钟输入方式及频率（CP接连续波脉冲），用双踪示波器观察并记录时钟与分频输出信号的时序波形。五、实验结果及数据分析 1 .集成计数实验同步清零和同步置数的十进制加一计数器状态转换过程分别如下所示: 0000 ： 0001 ： 0010 ： 0011 ； 0100 爲00*卄庇爲爲卄yh 六进制扭环形计数器的状态转换过程如下:

电子电路实验二实验报告

实验二单管放大电路实验报告一、实验数据处理 1.工作点的调整调节RW，分别使I ＝1.0mA，2.0mA，测量VCEQ的值。 CQ 2.工作点对放大电路的动态特性的影响分别在ICQ＝1.0mA，2.0mA情况下，测量放大电路的动态特性（输入信号vi是幅度为5mV,频率为1kHz的正弦电压）,包括测量电压增益，输入电阻，输出电阻和幅频特性。幅频特性：ICQ=1.0mA

得到幅频特性曲线如下图： ICQ=2.0mA 频率f/Hz 28 80 90 200 400 680 电压增益 18.60 47.10 51.69 88.63 116.44 128.31 |Av| 频率 0.4 0.6 0.8 1.2 2.0 2.5 f/MHz 电压增益 138.33 132.58 126.12 111.39 86.87 74.43 |Av| fL 245Hz fH 1.6MHz 得到的幅频特性曲线如下图：（注：电压增益均取绝对值，方便画图） 3.负反馈电阻对动态特性的影响改接CE与RE2并联,测量此时放大电路在ICQ＝1.0mA下的动态特性（输入信号及测试内容同上）,与上面测试结果相比较,总结负反馈电阻对电路动态特性的影响。电压增益Av 输入电阻Ri 输出电阻Ro -6.46 10792Ω3349Ω 幅频特性：频率f/Hz 10 27 80 230 400 680 电压增益 3.83 5.61 6.25 6.41 6.42 6.43 |Av| 频率 0.1 0.5 0.7 1.0 2.0 2.8 f/MHz 电压增益 5.61 5.56 5.50 5.39 4.83 4.36

组合逻辑电路-实验报告

电子通信与软件工程系2013-2014学年第2学期《数字电路与逻辑设计实验》实验报告 --------------------------------------------------------------------------------------------------------------------- 班级：姓名：学号：成绩：同组成员：姓名：学号： --------------------------------------------------------------------------------------------------------------------- 一、实验名称：组合逻辑电路（半加器全加器及逻辑运算）二、实验目的：1、掌握组合逻辑电路的功能调试 2、验证半加器和全加器的逻辑功能。 3、学会二进制数的运算规律。三、实验内容： 1．组合逻辑电路功能测试。（1）．用2片74LS00组成图所示逻辑电路。为便于接线和检查．在图中要注明芯片编号及各引脚对应的编号。（2）．图中A、B、C接电平开关，YI，Y2接发光管电平显示．（3）。按表4。1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式．（4）．将运算结果与实验比较．

2．测试用异或门（74LS86）和与非门组成的半加器的逻辑功能．根据半加器的逻辑表达式可知．半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图．（1）．在学习机上用异或门和与门接成以上电路．接电平开关S．Y、Z接电平显示．（2）．按表4．2要求改变A、B状态，填表． 3．测试全加器的逻辑功能。（1）．写出图4．3电路的逻辑表达式。（2）．根据逻辑表达式列真值表．（3）．根据真值表画逻辑函数S i 、Ci的卡诺图．（4）．填写表4．3各点状态（5）．按原理图选择与非门并接线进行测试，将测试结果记入表4．4，并与上表进行比较看逻辑功能是否一致．