(I)计组课后答案(第一章和二章部分)

计算机组成课后答案

第一章和二章部分答案

1.1计算机组成与计算机体系结构在概念上有何区别?

答：计算机体系结构是指那些对程序员可见的系统属性即概念性结构与功能特性，还包括设计思想与体系结构。

计算机组成指的是系统结构的逻辑实现，包括机器机内的数据流和控制流的组成及逻辑设计等。

1.2计算机结构与计算机功能在概念上有何区别?

答：计算机结构是指计算机的组件是以何种方式相互关联的。计算机功能是指每个单独的操作组分作为结构的一部分。

1.3计算机的四个主要功能是什么”

答：数据处理、数据存储、数据移动、控制。

1.4列出并概要定义计算机的主要结构部件。

答：中央处理单元（CPU ）：控制电脑的操作，执行它的数据处理功能;常简称为处理器。

主存储器：存储数据。

I / O ：输入输出，计算机及其外部环境之间数据移动。

系统总线：它提供了一些沟通机制，连接其他部分的结构。

1.5列出并概要定义处理器的主要结构部件

答：控制单元:控制CPU,因此计算机的操作。

算术和逻辑单元(ALU):执行计算机的数据处理功能。

寄存器:提供存储内部CPU。

CPU内部总线:一些之间提供了沟通的机制。

控制器：控制cpu的关系。

第二章

2.1什么是存储程序式计算机?

答：存储程序计算机最早是由著名数学家冯·诺依曼等人在1946年总结并明确提出来的，因此又被称为冯·诺依曼计算机。

其要点为：

1.计算机完成任务是由事先编号的程序完成的；

2.计算机的程序被事先输入到存储器中，程序运算的结果，也被存放在存储器中。

3.计算机能自动连续地完成程序。

4.程序运行的所需要的信息和结果可以通输入\输出设备完成。

5.计算机由运算器、控制器、存储器、输入设备、输出设备所组成。

2.2任何通用计算机的4个主要部件是什么？

答：运算器、控制器、存储器、输入输出设备。

2.3对集成电路级别而言.计算机系统的3个基本组成部分是什么

答：中央处理器、存储器芯片、总线接口芯片。

2.4解释摩尔定律

答：：集成电路上可容纳的电晶体数目，约每隔24个月便会增加一倍。运算性能提高一倍，而价格下降一半。

2.5列出并说明计算机系列的主要特征

（1）各型号之间必须是程序兼容的或向上兼容的。

（2）各型号之间具有统一的系统结构方案。

（3）一个系列中各型号在性能和价格上存在着一种规则的排列。

（4）在系列内部除统一的系统结构以外，在物理设计上制定和采用多方面标准化的规定，便于设计、生产和维护,节约研制投资。

（5）由一个公司或几个公司联合或是一个设计集团，按预定计划设计出的系列机才能称为一个系列。

2.6区分微处理器的关键特征是什么?

字长：表示CPU一次传送或处理数据的最大二进制位数。通常与CPU的

数据总线宽度、寄存器宽度以及ALU宽度一致。

主频：通常以MHz表示，决定CPU内的最小时钟速率，从而决定处理器

每秒可执行的指令数目。

2.1

位置指令

0 999

1 1

2 1000

3L LOAD M(2000)

3R ADD M(3000)

4L STOR M(4000)

4R LOAD M(0)

5L SUB M(1)

5R JUMP+ M(6, 20:39)

6L JUMP M(6, 0:19)

6R STOR M(0)

7L ADD M(1)

7R ADD M(2)

8L STOR M(3, 8:19)

8R ADD M(2)

9L STOR M(3, 28:39)

9R ADD M(2)

10L STOR M(4, 8:19)

10R JUMP M(3, 0:19)

2.2 a) LOAD M(2)

b) 1次

2.3

答：从存储器读取一个值，CPU把它想要的值的地址存入MAR然后CPU读控制线存储器，

并把地址在地址总线上。内存会将内存位置的内容通过在数据总线上。这个数据随后被转移到MBR。写一个值到内存中，CPU把它要写入的MAR值的地址。该CPU还放置它要写入MBR中的数据。然后，CPU写控制线到存储器，并把该地址在地址总线上，并在数据总线上的数据。存储器数据总线上的数据传输到相应的存储单元。

2.4

地址操作

08A LOAD M(0FA)

STOR M(0FB)

08B LOAD M(0FA)

JUMP +M(08D)

08C LOAD –M(0FA)

STOR M(0FB)

08D

将在内存中的位置0FA存储内容的绝对值存到内存位置0FB。

2.6 让它们并行工作，可以提高性能。

2.7 其他部件的性能也提高了

2.9 0到-1

2.11

CPIA =2.22

MIPSA =90

CPUA=0.2 s

CPIB ≈1.92

MIPSB=104

CPUB = 0.23 s

虽然B机具有更高的比MIPS的机器A，它需要一个较长的CPU时间来执行相同的一组基准测试程序。

2.12

a. MIP速率为：[（MIPS率）/106]= IC / T。所以IC= T×[（MIPS率）/106]。在RS/6000的指令数来比在VAX为[X×18]/[12倍×1=1.5。

b. 对于VAX，CPI =（5兆赫）/（1 MIPS）=5。对于RS/6000，CPI =25/18=1.39。

2.14

A）

基准程序

处理器

R M Z

E 1 1.71 3.11

F 1 1.19 1.19

H 1 0.43 0.49

I 1 1.11 0.60

K 1 2.10 2.09 算术平均值 1 1.31 1.50 B）

基准程序

处理器

R M Z

E 0.59 1 1.82

F 0.84 1 1.00

H 2.32 1 1.13

I 0.90 1 0.54

K 0.48 1 1.00 算术平均值 1.01 1 1.10 C）根据（A），R为最慢的机器，根据（b）中，M是最慢的机器

D）

基准程序

处理器

R M Z

E 1 1.71 3.11

F 1 1.91 1.19

H 1 0.43 0.49

I 1 1.11 0.60

K 1 2.10 2.09 几何平均值 1 1.15 1.18

基准程序

处理器

R M Z

E 0.59 1 1.82

F 0.84 1 1.00

H 2.32 1 1.13

I 0.90 1 0.54

K 0.48 1 1.00 几何平均值0.87 1 1.02 R比较慢

2.15

X为参照

基准程序

处理器

X Y Z

1 1

2 0.5

2 1 0.5 2 算术平均 1 1.25 1.25 几何平均 1 1 1

基准程序

处理器

X Y Z

1 0.5 1 0.25

2 2 1 4

算术平均 1.25 1 2.125 几何平均 1 1 1

2.16

A）CPI = 0.6 + (2 ? 0.18) + (4 ? 0.12) + (12 ? 0.1) = 2.64.

B）MIPS = 400/2.64 = 152

C）t=1.8ms

加速比因子=11/1.8=6.11

D）要回答这个问题取决于我们如何理解阿姆达尔定律。那里在并行系统中的两个低效率。首先，有额外的说明添加线程之间进行协调。二是有争对存储器的访问。的方式，这个问题是说，没有代码是本质上连续。所有的它是可并行化的，但是与调度开销。可以认为，该内存访问冲突意味着，在一定程度上内存参考说明书都没有并行。但基于信息鉴于，目前尚不清楚如何量化阿姆达尔方程这种效果。如果我们假设代码是可并行化的分数是f= 1，则阿姆达尔定律得，减小提速N = 8为这种情况。因此，实际增速只有理论加速比的约75％

2.17

A）理论加速比=（时间在主内存中访问）/（时间在高速缓存中访问）= T2/T1。

B）增强后的执行时间T = H ×T1+ (1 –H) ×T2

加速比=（增强前执行时间）/（增强后的执行时间）

=T2/T

=T2/(H ×T1+ (1 ?H)T2)

=1/((1 ?H) + HT1/T2)

C）增强后的执行时间T = H ×T1+ (1 –H) ×(T1+ T2) = T1+ (1 –H) ×T2)

加速比=（增强前执行时间）/（增强后的执行时间）

=T2/T

=T2/(T1+ (1 ?H)T2)

=1/((1 ?H) + T1/T2)