毕业设计译文

译文

原文题目：

译文题目：

学院：电子信息学院专业班级：电子信息工程级班学生姓名：

学号：

1

【原文】

CHAPTER 3 Debug Interface

The two-wire debug interface allows programming of the on-chip flash, and it provides access to memory and register contents and debug features such as breakpoints, single-stepping, and register modification.The debug interface uses I/O pins P2.1 and P2.2 as debug data and debug clock, respectively, during debug mode. These I/O pins can be used as general-purpose I/O only while the device is not in debug mode. Thus, the debug interface does not interfere with any peripheral I/O pins.

Debug Mode

Debug mode is entered by forcing two falling-edge transitions on pin P2.2 (debug clock) while the RESET_N input is held low.

While in debug mode, pin P2.1 is the debug-data bidirectional pin, and P2.2 is

the debug-clock input pin.

Debug Communication

The debug interface uses a SPI-like two-wire interface consisting of the P2.1

(debug data) and P2.2(debug clock) pins. Data is driven on the bidirectional debug-data pin at the positive edge of the debug clock, and data is sampled on the negative edge of this clock.

The direction of the debug-data pin depends on the command being issued. Data is driven on the positive edge of the debug clock and sampled on the negative edge.

Figure 3-1 shows how data is sampled.

Figure 3-1. External Debug Interface Timing

2

The data is byte-oriented and is transmitted MSB-first. A sequence of one byte is

shown in Figure 3-2.

Figure 3-2. Transmission of One Byte

A debug command sequence always starts with the host transmitting a command through the serial interface. This command encodes the number of bytes containing further parameters to follow, and whether a response is required. Based on this command, the debug module controls the direction of the debug data pad. A typical command sequence is shown in Figure 3-3. Note that the debug-data signal is simplified for the clarity of the figure, not showing each individual bit change. The direction is not explicitly indicated to the outside world, but must be derived by the

host from the command protocol.

Figure 3-3. Typical Command Sequence —No Extra Wait for Response

Debug Status

A debug-status byte is read using the READ_STATUS command. The format and description of this debug status is shown in Table 3-4. The READ_STATUS command is for example used for:

? Polling the status of the chip erase (CHIP_ERASE_BUSY) after a CHIP_ERASE command.

? Chec king whether the oscillator is stable (OSCILLATOR_STABLE); required for debug commands HALT, RESUME, DEBUG_INSTR, STEP_REPLACE, and STEP_INSTR.

Table 3-2. Debug Commands

3

【译文】

第三章

调试接口两线调试接口允许对片上闪存进行编程，可以访问存储器和寄存器内容，以及调试功能，比如断点、单步和寄存器修改。

调试接口使用 I/O 引脚 P2.1 和 P2.2 分别作为调试模式中的调试数据和调试时钟。当设备不在调试模式下，这些 I/O 引脚只能用于通用 I/O。因此调试接口不干预任何外设 I/O 引脚。

调试模式

强制在引脚 P2.2（调试时钟）上进行两个上升沿传输，同时 RESET_N 输入保持低电平时，则进入调试模式。

当处于调试模式，P2.1 是调试数据的双向引脚，P2.2 是调试时钟输入引脚。

注意：注意调试器不能和一个划分过的系统时钟一起使用。当运行调试器时，当 CLKCONCMD.OSC=0 时

CLKCONCMD.CLKSPD 的值必须设置为 000，或者当 CLKCONCMD.OSC= 1 时设置为 001。

调试传输

调试接口使用一个类似于 SPI 的双线接口，包括 P2.1（调试数据）和 P2.2（调试时钟）引脚。数据在调试时钟的上升沿，双向调试数据引脚上传输，在这个时钟的下降沿进行采样。

调试数据引脚的方向取决于发出的命令。数据在调试时钟的上升沿驱动，在下降沿采样。图 3-1 显示了数据是如何采样的。

4

图3-1 外部调试接口时序

3-2

数据是以字节为导向的，MSB 首先传输。一个字节的顺序如图

图3-2 一个字节的传输

一个调试命令序列总是通过主机通过串行接口发送一个命令开始的。这一命令编码决定进一步参数应该含有的字节数，以及是否需要一个响应。基于这个命令，调试模块控制调试数据衬垫的方向。一个典型的命令序列如图 3-3。注意为了使图清楚，简化了调试数据信号，没有显示每个位的变化。方向不是对外部明确指明的，但是必须由命令协议的主机产生。

闪存锁保护位结构定义

表 3-1

5

命令 WR_CONFIG 和 RD_CONFIG 用于访问调试配置数据字节。这个配置数据的格式和描述显示在表 3-3中。

调试状态

使用 READ_STATUS 命令读取调试状态字节。这个调试状态的格式和描述显示在表 3-4 中。

例如 READ_STATUS 命令用于以下：

?在一个 CHIP_ERASE 命令后，轮询芯片擦除（CHIP_ERASE_BUSY）的状态。

?检查振荡器是否稳定（OSCILLATOR_STABLE）；调试命令 HALT、RESUME、DEBUG_INSTR、STEP_REPLACE 和 STEP_INSTR 需要。

表 3-2 调试命令

6