《集成电路设计原理》试卷及答案解读

电科《集成电路原理》期末考试试卷

一、填空题

1.（1分） 年，第一次观测到了具有放大作用的晶体管。 2

．

（

2

分

）

摩

尔

定

律

是

指 。 3.

集

成

电

路

按

工

作

原

理

来

分

可

分

为 、 、 。 4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。 5.

（

4

分

）

MOSFET

可

以

分

为 、 、 、 四种基本类型。

6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。

7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。

8．（2分）CMOS 逻辑电路的功耗可以分为 和 。

9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。

DD 1

3

2

10.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。

A

B Y 1

A

B

2

3

二、画图题：（共12分）

1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD

=+的电路图，要求使用的MOS管最少。

2.（6分）用动态电路级联实现逻辑功能Y ABC

=,画出其相应的电路图。

三、简答题：（每小题5分，共20分）

1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？

2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？

3.简述静态CMOS 电路的优点。

4.简述动态电路的优点和存在的问题。

四、分析设计题：（共38分

1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为

2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。

已知：148.8510/o F cm ε-=?， 3.9ox ε=。

2．（12分）如图所示，M1和M2两管串联，且

B G T A V V V V <-<，请问： 1) 若都是NMOS ，它们各工作在什么状态? 2) 若都是PMOS ，它们各工作在什么状态?

3) 证明两管串联的等效导电因子是eff K =1212/()K K K K +。

3．（14分）设计一个CMOS 反相器，要求在驱动10fF 外部负载电容的情况下，输出上升时间和下降时间都不能大于40ps ，并要求最大噪声容限不小于0.55V 。针对0.13m μ工艺，已知：0.30TN V V =,0.28TP V V =-,2220/n cm V s μ=，276/p cm V s μ=， 2.6ox t nm =，148.8510/o F cm ε-=?， 3.9ox ε=， 1.2DD V V =，ln14.33=2.66，ln14=2.64。

《集成电路原理》期末考试试卷 参考答案

一、填空题：（共30分）

1．（1分）1947 2．（2分）集成电路中的晶体管数目（也就是集成度）大约每18个月翻一番 3．（3分）数字集成电路，模拟集成电路，数模混合集成电路 4．（4分）曝光，显影，坚膜，刻蚀 5．（4分）增强型NMOS ，耗尽型NMOS ，增强型PMOS ，耗尽型PMOS 6．（3分）栅电极材料，栅氧化层的质量和厚度，衬底掺杂浓度 7．（2分）栅极，漏极，VDD ，GND 8．（2分）动态功耗，静态功耗 9．（3分）4，3，2 10．（6分）()A B C D ++，AB AB +，AB C +

二、画图题：（共12分）

1．（6分） 2．（6分）

Y

3

三、简答题：（每小题5分，共20分）

1．答：n 阱CMOS 的制作工艺流程：1.准备硅片材料；2.形成n 阱；3.场区隔离；4.形成多

晶硅栅；5.源漏区n+/p+注入；6.形成接触孔；7.形成金属互连；8.形成钝化层。 n 阱的作用：作为PMOS 管的衬底，把PMOS 管做在n 阱里。

2．答：场区氧化的作用：隔离MOS 晶体管。

LOCOS 工艺的缺点：会形成鸟嘴，使有源区面积比版图设计的小。

更好的隔离方法：浅槽隔离技术。

3．答：1.是一无比电路,具有最大的逻辑摆幅；2.在低电平状态不存在直流导通电流；

3.静态功耗低；

4.直流噪声容限大；

5.采用对称设计获得最佳性能。

4．答：动态电路的优点：1.减少了MOS 管数目，有利于减小面积；

2.减小了电容，有利于提高速度；

3.保持了无比电路的特点。

动态电路存在的问题：1.靠电荷存储效应保存信息，影响电路的可靠性；

2.存在电荷分享、级联、电荷泄漏等问题；

3.需要时钟信号控制，增加设计复杂性。

四、分析设计题：（共38分）

1．（12分）解：计算MOSFET 导电因子β：

14207

3.98.85100.26()()22058

4.1()2.6100.13

ox n ox n ox W W C A V L t L εεβμμμ---??===??=? 4分 当 1.0GS V =V(>T V =0.3V)、0.3DS V =V(<0.7GS T V V V -=)时，NMOS 管处于线性区，线性区电流为：

2

1[()]96.3765()2

D GS T DS DS I V V V V A βμ=--= 4分

当 1.0GS V =V(>T V =0.3V)、0.9DS V =V(>0.7GS T V V V -=)时，NMOS 管处于饱和区，饱和区电流为：

2()143.1045()2

D GS T I V V A β

μ=

-= 4分

2．（12分）解：

1) 设中间节点为C 。分析知当电压满足V B < V G - V T < V A 时，在电路达到稳态之后，M1和M2都导通。于是对M1而言，有

GS V 0T V ->，即 Vc < V G -V T 。

又V G - V T < V A ，即GS V DS T V V >-，故M1工作于饱和区。而对

M2而言，有GS V T DS V V ->，故M2工作于线性区。 3分 2) 依据NMOSFET 和PMOSFET 的电压反转对称性知，若两管都是PMOSFET ，则M1

工作于线性区，M2工作于饱和区。 3分

3) 取一例证明。以此题中的NMOSFET 和给定的偏压为例，两个NMOS 管等效为一个

NMOS 管后，依V B < V G - V T < V A 知该等效管应工作于饱和区。故对M1、M2和等效管Meff 有：

21122222()[()()]()D G T C D G T B G T C Deff eff G T B I K V V V I K V V V V V V I K V V V ?=--?=-----??=--?

则有1212Deff

D D eff

I I I K K K +=

由1D I ＝2D I ＝Deff I 知： 12111eff K K K += 即K eff = K 1 K 2 / (K 1 + K 2) 6分

3．（14分）解：先考虑瞬态特性要求：

由()20.1 1.9212(1)0.1(1)0.28

0.2331.2ln TP

P

DD

P

P

P

P

L

P DD

r r C r K V V V t αααααττ----=-=+===?

????????????(

)20.1 1.9212(1)0.1

(1)

0.30.251.2ln TN

N

DD

N

N

N

N

L

N DD

f f C f K V

V V t αααααττ----=-=+===??????

????

???

(4分)

得42

4.0810/P

K

A V

-=?,42

4.2210/N

K

A V

-=? (2分)

而0

OX

OX

11()()2211()()22OX

P

P

P

P

P

OX

OX

N

N

n

N

n

OX

W

W

K C L

L t

W

W

K C L

L t

εεμμεεμμ=

=

=

=

???????

(2分)

代入相关参数可得()8.09

() 2.89

P

N

W L

W L

==???

??,即

{

1.0520.376P

N

m m

W

W

μμ== (2分)

考察噪声容限：

由

it

0.607V V =

= (2

分)

得：

{

0.6070.550.5930.55NLM

it

NLM

DD

it

V

V V V

V

V V V V

==>=-=> (2分)

所以所设计的CMOS 反相器符合题意要求，即

{

1.0520.376P

N

m m

W

W

μμ==