复旦DC教程

ASIC逻辑综合及Synopsys Design Compiler使用

来金梅

2005/4/24

内容

1、逻辑综合基本概念

a)Synopsys综合工具及相关工具

b)逻辑综合环境

c)对象、变量和属性

d)查找设计对象

e)Synopsys格式

f)数据组织格式

g)设计输入

2、逻辑综合入门

a)使用图形界面和菜单方式

b)书写脚本（scripts)方式

内容

1、逻辑综合基本概念

a)Synopsys综合工具及相关工具

b)逻辑综合环境

c)对象、变量和属性

d)查找设计对象

e)Synopsys格式

f)数据组织格式

g)设计输入

2、逻辑综合入门

a)使用图形界面和菜单方式

b)书写脚本（scripts)方式

3、逻辑综合例子

Design Compiler&Design Analyzer

设计编译器(Design Compiler)和设计分析

器(Design Analyzer)

?Design Compiler(DC)

是Synopsys逻辑综合工具的命令行接口，在Unix环境下输入dc_shell启动。

?Design Analyzer(DA)

是DC的图形前端版本，通过输入design_analyer&启动。

设计编译器(DC)和设计分析器(DA)

?包括非常强大的逻辑综合软件包，提供了基于设计规范的门级逻辑综合和时序约束。

?除了高层次逻辑综合，它还具有静态时序分析机制、测试综合、FPGA解决方案和与版图工具连接等。

?DA：图形界面，直观、容易入门

?DC：自动化设计程度高．提高设计效率、减小人为因素

相关工具（1）：库编译器（Library Compiler）?任何ASIC设计都具有一组逻辑单元的工艺库。库包括库申明、库属性、库应用环境和每个单元的功能

描述、时间延时、面积和其他相关的信息

?ＬＣ首先分析库的文本信息(.lib格式)的完整性和正确性，然后转换成所有Synopsys应用程序都能使用

的格式（.db格式）。

?在Unix环境下，库编译器是输入lc_shell启动的。所有的LC性能也能够在dc_shell（Design Compiler环

境）中使用。

相关工具（2）：PrimeTime

?DC可以完成模块级的静态时序分析。

?PrimeTime是Synopsys高效的、整个芯片级设计进行的静态时序分析工具。静态时序分析是针对版图前和版图后的门级网表进行的。

?PT比DC内部的静态时序分析机制快得多。它也提供了更强的分析能力，包括文本的和图形界面的。

与Synopsy其它工具不同，它是基于Tcl语言的，

因此具有更加强大的分析和调试设计的能力。

相关工具（3）：测试编译器（Test Compiler） TC是Synopsy测试插入工具，用来在设计中插入DFT(Design For Test)电路，如扫描链插入和边界扫

描。

TC和DC工具相结合使用。

所有TC命令都是直接在dc_shell中执行。

内容

1、逻辑综合基本概念

a)Synopsys工具

b)逻辑综合环境

c)对象、变量和属性

d)查找设计对象

e)Synopsys格式

f)数据组织格式

g)设计输入

2、逻辑综合入门

a)使用图形界面和菜单方式

b)书写脚本（scripts)方式

3、逻辑综合例子

b)逻辑综合环境

(1)启动文件（startup files）

DC : .synopsys_dc.setup

定义工艺库的路径和其他用于逻辑综合的参数。

在启动软件的时候，DC按下列顺序读入启动文件的。

1)Synopsys安装目录下的启动文件：

$synopsys/admin/setup

2) 用户根目录下的启动文件；

3)项目工作目录下的启动文件；

.synopsys_dc.setup启动文件

company=“Fudan University”;

designer=“Your name”;

technology=“0.6 micro csmc”;

search_path =search_path+{“.”~/csmc06/lib”}; target_library={csmc06core.db};

link_library={*, csmc06core.db, csmc06pad.db}; symbol_library={csmc06core.sdb, csmc06pad.sdb};

(2)系统库变量

search_path定义库文件所在的搜索路径

目标库（targe_library）：是DC在mapping时将设计映射到特定工艺所使用的库，就是使用目标库中的元件综合成设计的门级网表

连接库（link_library）：是提供门级网表实例化的基本单元，也就是门级网表实例化的元件或单元都来自该库。连接库定义为标准单元的db格式的库文件加上pad db格式的库文件，加上ROM，RAM等宏单元库文件

符号库（symbol_library)：是工艺库元件的图形符号表示，用来图形化显示生成的门级网表。

内容

1、逻辑综合基本概念

a)Synopsys工具

b)逻辑综合环境

c)对象、变量和属性

d)查找设计对象

e)Synopsys格式

f)数据组织格式

g)设计输入

2、逻辑综合入门

a)使用图形界面和菜单方式

b)书写脚本（scripts)方式

3、逻辑综合例子

c)对象、变量和属性

?为了使得逻辑综合过程更加方便，Synopsys支持许多的对象、变量和属性。

?使用这些参数，设计人员可以写出强大的dc_shell脚本文件来自动进行逻辑综合。

?设计（Design) ?单元（Cell）?参考（Reference)?端口（Port）?管脚（Pin）?线网（Net）?时钟（Clock）?库（Library）

(2)变量

?变量是DC用于存储信息的符号。

9信息是与生成最后网表的指令相关的，或者它包含使用者用于自动逻辑综合所定义的值。

9有些变量是DC预先定义的，可以被设计人员用来获得存储在变量中的当前值。

9所有的DC变量列表可以通过使用dc_shell命令获得：list –variables all

Ex：bus_naming _style “%s[%d]”

company “Fudan University”

?变量也可以从DC中去除掉：remove_variable variable name

(3)属性

?属性在本质上和变量相似，都为了存储信息。然而，属性存储特定设计对象的信息，如线网、单元和时钟。

?属性可以通过以下命令进行设置和读出：

list>

set_attribute

get_attribute