常见电子类硬件笔试面试试题整理+答案
硬件笔试题
模拟电路
1、基尔霍夫定理的内容是什么？
基尔霍夫定律包括电流定律和电压定律
电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。
电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
2、描述反馈电路的概念，列举他们的应用。
反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负反馈的特点：电路的输出电流趋向于维持恒定。
3、有源滤波器和无源滤波器的区别
无源滤波器：这种电路主要有无源组件R、L和C组成
有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
数字电路
1、同步电路和异步电路的区别是什么？
同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。
2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
将两个门电路的输出端并联以实现与逻辑的功能成为线与。
在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。由于不用OC门可能使灌电流过大，而烧坏逻辑门。
3、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2003.11.06上海笔试试题）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
5、名词：SRAM、SSRAM、SDRAM
SRAM：静态RAM
DRAM：动态RAM
SSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步
SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。
SDRAM：Synchronous DRAM同步动态随机存储器
6、FPGA和ASIC的概念，他们的区别。（未知）
答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、什么叫做OTP片、掩膜片，两者的区别何在？
OTP means one time program，一次性编程
MTP means multi time program，多次性编程
OTP（One Time Program）是MCU的一种存储器类型
MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。
MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；
FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。
8、单片机上电后没有运转，首先要检查什么？
首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。
然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。
另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。
7、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应在时钟上升沿（如上升沿有效）的T时间之前到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）
常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V
的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。cmos的高低电平分别为:Vih>=0.7VDD,Vil<=0.3VDD;Voh>=0.9VDD,Vol<=0.1VD
TTL为:Vih>=2.0v,Vil<=0.8v;Voh>=2.4v,Vol<=0.4v.用cmos可直接驱动TTL;加上拉后, TTL可驱动cmos.
11、如何解决亚稳态。（飞利浦－大唐笔试）
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
解决方法：
1 降低系统时钟
2 用反应更快的FF
3 引入同步机制，防止亚稳态传播
4 改善时钟质量，用边沿变化快速的时钟信号
关键是器件使用比较好的工艺和时钟周期的裕量要大。
12、IC设计中同步复位与异步复位的区别。（南山之桥）
同步复位在时钟沿采集复位信号，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。
13、MOORE 与 MEELEY状态机的特征。（南山之桥）
Moo re 状态机的输出仅与当前状态值有关, 且只在时钟边沿到来时才会有状态变化. Mealy 状态机的输出不仅与当前状态值有关, 而且与当前输入值有关, 这
15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。（飞利浦－大唐笔试）
Delay < period - setup – hold
16、时钟周期为T,触发器D1的寄存器到输出时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为）
T3setup>T+T2max,T3hold>T1min+T2min
17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）
T+Tclkdealy>Tsetup+Tco+Tdelay;
Thold>Tclkdelay+Tco+Tdelay;
18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）
静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。
动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题；
19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA2003.11.06 上海笔试试题）
关键：将第二级信号放到最后输出一级输出，同时注意修改片选信号，保证其优先级未被修改。
20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）
21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）
22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）
23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
卡诺图化简：一般是四输入，记住00 01 11 10顺序，
0 1 3 2
4 5 7 6
12 13 15 14
8 9 11 10
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain theoperation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题circuit design-beijing-03.11.09）
25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?
26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）
和载流子有关，P管是空穴导电，N管电子导电，电子的迁移率大于空穴，同样的电场下，N管的电流大于P管，因此要增大P管的宽长比，使之对称，这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电放电的时间相等
27、用mos管搭出一个二输入与非门。（扬智电子笔试）
28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09）
29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。（Infineon笔试）
30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题）
31、用一个二选一mux和一个inv实现异或。（飞利浦－大唐笔试）
input a,b;
output c;
assign c=a?(~b):(b);
32、画出Y=A*B+C的cmos电路图。（科广试题）
33、用逻辑们和cmos电路实现ab+cd。（飞利浦－大唐笔试）
34、画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。（仕兰微电子）
以上均为画COMS电路图，实现一给定的逻辑表达式，。
35、利用4选1实现F(x,y,z)=xz+yz'。（未知）
x,y作为4选1的数据选择输入，四个数据输入端分别是z或者z的反相，0，1
36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现
（实际上就是化化成最小项之和的形式后根据~(~(A*B)*(~（C*D）))=AB+CD
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（Infineon笔试）
思路：得出逻辑表达式，然后根据输入计算输出
38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）
39、用与非门等设计全加法器。（华为）
40、给出两个门电路让你分析异同。（华为）
41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）
写逻辑表达式，然后化简
42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0
多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）写逻辑表达式，然后化简
43、用波形表示D触发器的功能。（扬智电子笔试）
easy
44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）
45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）
46、画出DFF的结构图,用verilog实现之。（威盛）
47、画出一种CMOS的D锁存器的电路图和版图。（未知）
48、D触发器和D锁存器的区别。（新太硬件面试）
49、简述latch和filp-flop的异同。（未知）
50、LATCH和DFF的概念和区别。（未知）
51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）
latch是电平触发，register是边沿触发，register在同一时钟边沿触发下动作，符合同步电路的设计思想，而latch则属于异步电路设计，往往会导致时序分析困难，不适当的应用latch则会大量浪费芯片资源。
52、用D触发器做个二分频的电路.又问什么是状态图。（华为）
53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）
54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）
直接D触发器Q反相输出接到数据输入
55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？
4
56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout 和next-stage.
57、用D触发器做个4进制的计数。（华为）
58、实现N位Johnson Counter,N=5。（南山之桥）
59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）
60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）
61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）
非阻塞赋值：块内的赋值语句同时赋值，一般用在时序电路描述中
阻塞赋值：完成该赋值语句后才能做下一句的操作，一般用在组合逻辑描述中
62、写异步D触发器的verilog module。（扬智电子笔试）
module dff8(clk , reset, d, q);
input clk;
input reset;
input [7:0] d;
output [7:0] q;
reg [7:0] q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
63、用D触发器实现2倍分频的Verilog描述？（汉王笔试）
module divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
if ( reset)
out <= 0;
else
out <= in;
assign in = ~out;
assign clk_o = out;
endmodule
64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器
件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。（汉王笔试）
PAL，GAL，PLD，CPLD，FPGA。
module dff8(clk , reset, d, q);
input clk;
input reset;
input[7:0] d;
output[7:0] q;
reg[7:0] q;
always @ (posedge clk or posedge reset)//异步复位，高电平有效
if(reset)
q <= 0;
else
q <= d;
endmodule
65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）
66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）
67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）
68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解
的）。（威盛VIA 2003.11.06 上海笔试试题）
69、描述一个交通信号灯的设计。（仕兰微电子）
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）
71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱
数。（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（未知）
72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm （有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知）
73、画出可以检测10010串的状态图,并verilog实现之。（威盛）
74、用FSM实现101101的序列检测模块。（南山之桥）
a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。
例如a： 0001100110110100100110
b： 0000000000100100000000
请画出state machine；请用RTL描述其state machine。（未知）
75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦－大唐笔试）
76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利浦－大唐笔试）
reg[N-1:0] memory[0:M－1]; 定义FIFO为N位字长容量M八个always模块实现，两个用于读写FIFO，两个用于产生头地址head和尾地址tail，一个产生counter计数，剩下三个根据counter的值产生空，满，半满信号产生空，满，半满信号
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微电子）
78、sram，flash memory，及dram的区别？（新太硬件面试）
sram：静态随机存储器，存取速度快，但容量小，掉电后数据会丢失，不像DRAM 需要不停的REFRESH，制造成本较高，通常用来作为快取(CACHE) 记忆体使用
flash：闪存，存取速度慢，容量大，掉电后数据不会丢失
dram：动态随机存储器，必须不断的重新的加强(REFRESHED) 电位差量，否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比sram便宜，但访问速度较慢，耗电量较大，常用作计算机的内存使用。
79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9
－14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（Infineon笔试）
80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （威盛笔试题circuit design-beijing-03.11.09）81、名词:sram,ssram,sdram
名词IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic Input Output System
USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR: Single Data Rate
压控振荡器的英文缩写(VCO)。
动态随机存储器的英文缩写(DRAM)。
名词解释，比如PCI、ECC、DDR、interrupt、pipeline、
IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散
傅立叶变换)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡
PCI：Peripheral Component Interconnect（PCI），
DDR：DoubleDataRate
ECC：Error Checking and Correcting
广州万宝集团冰箱有限公司
4、电子工程师：本科及以上学历，电子类相关专业，工作地点：广州从化；
5、电气工程师：大专及以上学历，电气类相关专业，工作地点：河南民权
珠海全星科技有限公司招聘信息硬件工程师（10人）
大学本科学历，学士学位，电子、通信相关专业，CET4级以上，英文读写流利，学习成绩优秀。
熟练掌握CPU、单片机、模拟电路、数字电路等硬件基础知识；
面向高校招募多名优秀的2012届本科、硕士毕业生。提供极具竞争力的酬薪待遇，本科商务及文职岗位起薪3000元、硬件电子工程师起薪3500元、软件工程师起薪4000元，提供全面的福利保障：基本工资+季度奖金+项目奖金+节日补助+年底双薪+高额的年终奖+五险
广州天绎智能科技有限公司
广州丰江实业有限公司招聘信息1.电子技术员
要求：男性，本科学历，电子自动化相关专业，熟悉各种电路图原理，懂PLC编程，懂数字电路技术，模拟电路基础，汇编语言
待遇：试用期1-3个月，薪酬2500-3500元/月，转正后视个人能力进行考核调整
深圳市特尔佳科技股份有限公司招聘信息岗位名称需求人数岗位（专业）要求
电子工程师 2
本科以上学历（电子或自动化专业），专业成绩优秀，有良好的沟通表达能力。熟悉数字电路和模拟电路设计；会用PCB绘图工具；熟悉单片机硬件和软件设计。
佛山分析仪有限公司招聘信息电气工程师 5人
1.本科以上学历，电气、电子、机电一体化专业；
2.熟悉C语言，能够熟练使用单片机，对ARM有一定了解；
3.具备较强的动手能力，能使用焊接工具（电烙铁等）和示波器等测试工具；
深圳敬航电子制品有限公司招聘信息招聘职位一、安规工程师：男/女不限，本科以上学历，医药/化工类专业；英文四级以上，有意向往安规方面发展；
招聘职位二、电子工程师：男，本科以上学历，电子类专业；英文四级以上，有意向往电子工程方面发展；
硬件工程师面试题集(含答案-很全)
硬件工程师面试题集 （DSP，嵌入式系统，电子线路，通讯，微电子，半导体） 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是Setup和Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D 触发器实现2 倍分频的逻辑电路 答：把D 触发器的输出端加非门接到D 端即可，如下图所示： (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 (7) 你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL 与CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL 电路需要下一级的输入阻抗作为负载才能正常工作。 (6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、锁存器/缓冲器)
公司常见面试试题及答案精修订
公司常见面试试题及答 案 标准化管理部编码-[99968T-6889628-J68568-1689N]
1、请你自我介绍一下你自己， 回答提示：一般人回答这个问题过于平常，只说姓名、年龄、爱好、工作经验，这些在简历上都有，其实，企业最希望知道的是求职者能否胜任工作，包括：最强的技能、最深入研究的知识领域、个性中最积极的部分、做过的最成功的事，主要的成就等，这些都可以和学习无关，也可以和学习有关，但要突出积极的个性和做事的能力，说得合情合理企业才会相信。企业很重视一个人的礼貌，求职者要尊重考官，在回答每个问题之后都说一句“谢谢”。企业喜欢有礼貌的求职者。 2、你觉得你个性上最大的优点是什么？ 回答提示：沉着冷静、条理清楚、立场坚定、顽强向上。 乐于助人和关心他人、适应能力和幽默感、乐观和友爱。我在北大青鸟经过一到两年的培训及项目实战，加上实习工作，使我适合这份工作。我相信我能成功。 3、说说你最大的缺点？ 回答提示：这个问题企业问的概率很大，通常不希望听到直接回答的缺点是什么等，如果求职者说自己小心眼、爱忌妒人、非常懒、脾气大、工作效率低，企业肯定不会录用你。绝对不要自作聪明地回答“我最大的缺点是过于追求完美”，有的人以为这样回答会显得自己比较出色，但事实上，他已经岌芨可危了。企业喜欢求职者从自己的优点说起，中间加一些小缺点，最后再把问题转回到优点上，突出优点的部分。企业喜欢聪明的求职者。 4、你对加班的看法？ 回答提示：实际上好多公司问这个问题，并不证明一定要加班。只是想测试你是否愿意为公司奉献。 回答样本：如果是工作需要我会义不容辞加班。我现在单身，没有任何家庭负担，可以全身心的投入工作。但同时，我也会提高工作效率，减少不必要的加班 5、你对薪资的要求？ 回答提示：如果你对薪酬的要求太低，那显然贬低自己的能力；如果你对薪酬的要求太高，那又会显得你分量过重，公司受用不起。一些雇主通常都事先对求聘的职
最新一个常见的软件测试面试题
一个常见的软件测试面试题 一个常见的软件测试面试题 考官从办公室（面试现场）随意选取一个简单物品，假定是一个喝水的带广告图案的花纸杯，让应聘人对它设计出尽可能多的测试用例。 测试项目：杯子 需求测试:查看杯子使用说明书 界面测试:查看杯子外观 功能度：用水杯装水看漏不漏；水能不能被喝到 安全性：杯子有没有毒或细菌 可*性：杯子从不同高度落下的损坏程度 可移植性：杯子再不同的地方、温度等环境下是否都可以正常使用 兼容性：杯子是否能够容纳果汁、白水、酒精、汽油等 易用性：杯子是否烫手、是否有防滑措施、是否方便饮用 用户文档：使用手册是否对杯子的用法、限制、使用条件等有详细描述 疲劳测试：将杯子盛上水（案例一）放24小时检查泄漏时间和情况；盛上汽油（案例二）放24小时检查泄漏时间和情况等 压力测试：用根针并在针上面不断加重量，看压强多大时会穿透 跌落测试:？？杯子加包装(有填充物)，在多高的情况摔下不破损 震动测试: 杯子加包装(有填充物)，六面震动，检查产品是否能应对恶劣的铁路\公路\航空运输 测试数据： 测试数据具体编写此处略（最讨厌写测试数据了）。其中应用到：场景法、等价类划分法、因果图法、错误推测法、边界值法等方法 期望输出：
该期望输出需查阅国标、行标以及使用用户的需求 说明书测试: 检查说明书书写准确性 给大家提三个产品:1.手机 2.电饭锅 3.电梯 有兴趣的同学可以把答案写出来 一个常见的软件测试面试题 问题集 1.软件测试分哪两种方法?分别适合什么情况? 2.一套完整的测试应该由哪些阶段组成?分别阐述一下各个阶段。 3.软件测试的类型有那些?分别比较这些不同的测试类型的区别与联系。 4.测试用例通常包括那些内容?着重阐述编制测试用例的具体做法 5.在分别测试winform的C/S结构与测试WEB结构的软件是，应该采取什么样的方法分别测试?他们存在什么样的区别与联系? 6.在测试winform的C/S结构软件时，发现这个软件的运行速度很慢，您会认为是什么原因?您会采取哪些方法去检查这个原因? 7.描述使用bugzilla缺陷管理工具对软件缺陷(BUG)跟踪的管理的流程8.如果您是测试组长，您会采取什么样的方式管理团队?在测试人员同开发人员的沟通过程中，如何提高沟通的效率和改善沟通的效果?维持测试人员同开发团队中其他成员良好的人际关系的关键是什么? 问题解答： 1.软件测试分哪两种方法?分别适合什么情况? 软件测试方法一般分为两种：白盒测试与黑盒测试。白盒测试又称为结构测试、逻辑驱动测试或基于程序本身的测试，它着重于程序的内部结构及算法，通常不关心功能与性能指标;黑盒测试又被称为功能测试、数据驱动测试或基于规格说明的测试，它实际上是站在最终用户的立场，检验输入输出信息及系统性能指标是否符合规格说明书中有关功能需求及性能需求的规定。 2.一套完整的测试应该由哪些阶段组成?分别阐述一下各个阶段。 计划阶段、设计阶段、白盒单元、白盒集成、黑盒单元、黑盒集成、系统测试、回归测
电子面试题目
各大公司电子类招聘题目精选 [日期：2005-11-3] 来源：人才聘任作者：javie [字体：大中小] 模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R 上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 常见面试试题及答案 1、请你自我介绍一下你自己， 回答提示：一般人回答这个问题过于平常，只说姓名、年龄、爱好、工作经验，这些在简历上都有，其实，企业最希望知道的是求职者能否胜任工作，包括：最强的技能、最深入研究的知识领域、个性中最积极的部分、做过的最成功的事，主要的成就等，这些都可以和学习无关，也可以和学习有关，但要突出积极的个性和做事的能力，说得合情合理企业才会相信。企业很重视一个人的礼貌，求职者要尊重考官，在回答每个问题之后都说一句“谢谢”。企业喜欢有礼貌的求职者。 2、你觉得你个性上最大的优点是什么 回答提示：沉着冷静、条理清楚、立场坚定、顽强向上。 乐于助人和关心他人、适应能力和幽默感、乐观和友爱。我在北大青鸟经过一到两年的培训及项目实战，加上实习工作，使我适合这份工作。我相信我能成功。 3、说说你最大的缺点 回答提示：这个问题企业问的概率很大，通常不希望听到直接回答的缺点是什么等，如果求职者说自己小心眼、爱忌妒人、非常懒、脾气大、工作效率低，企业肯定不会录用你。绝对不要自作聪明地回答“我最大的缺点是过于追求完美”，有的人以为这样回答会显得自己比较出色，但事实上，他已经岌芨可危了。企业喜欢求职者从自己的优点说起，中间加一些小缺点，最后再把问题转回到优点上，突出优点的部分。企业喜欢聪明的求职者。 4、你对加班的看法 回答提示：实际上好多公司问这个问题，并不证明一定要加班。只是想测试你是否愿意为公司奉献。 回答样本：如果是工作需要我会义不容辞加班。我现在单身，没有任何家庭负担，可以全身心的投入工作。但同时，我也会提高工作效率，减少不必要的加班 5、你对薪资的要求 01. 为什么要在一个团队中开展软件测试工作？ 因为没有经过测试的软件很难在发布之前知道该软件的质量，就好比ISO质量认证一样，测试同样也需要质量的保证，这个时候就需要在团队中开展软件测试的工作。在测试的过程发现软件中存在的问题，及时让开发人员得知并修改问题，在即将发布时，从测试报告中得出软件的质量情况。 02. 您在以往的测试工作中都曾经具体从事过哪些工作？其中最擅长哪部分工作？ 我曾经做过web测试，后台测试，客户端软件，其中包括功能测试，性能测试，用户体验测试。最擅长的是功能测试 03. 您所熟悉的软件测试类型都有哪些？请试着分别比较这些不同04. 的测试类型的区别与联系（如功能测试、性能测试……） 测试类型有：功能测试，性能测试，界面测试。 功能测试在测试工作中占的比例最大，功能测试也叫黑盒测试。是把测试对象看作一个黑盒子。利用黑盒测试法进行动态测试时，需要测试软件产品的功能，不需测试软件产品的内部结构和处理过程。采用黑盒技术设计测试用例的方法有：等价类划分、边界值分析、错误推测、因果图和综合策略。 性能测试是通过自动化的测试工具模拟多种正常、峰值以及异常负载条件来对系统的各项性能指标进行测试。负载测试和压力测试都属于性能测试，两者可以结合进行。通过负载测试，确定在各种工作负载下系统的性能，目标是测试当负载逐渐增加时，系统各项性能指标的变化情况。压力测试是通过确定一个系统的瓶颈或者不能接收的性能点，来获得系统能提供的最大服务级别的测试。 界面测试，界面是软件与用户交互的最直接的层，界面的好坏决定用户对软件的第一印象。而且设计良好的界面能够引导用户自己完成相应的操作，起到向导的作用。同时界面如同人的面孔，具有吸引用户的直接优势。设计合理的界面能给用户带来轻松愉悦的感受和成功的感觉，相反由于界面设计的失败，让用户有挫败感，再实用强大的功能都可能在用户的畏惧与放弃中付诸东流。 区别在于，功能测试关注产品的所有功能上，要考虑到每个细节功能，每个可能存在的功能问题。性能测试主要关注于产品整体的多用户并发下的稳定性和健壮性。界面测试更关注于用户体验上，用户使用该产品的时候是否易用，是否易懂，是否规范（快捷键之类的），是否美观（能否吸引用户的注意力），是否安全（尽量在前台避免用户无意输入无效的数据，当然考虑到体验性，不能太粗鲁的弹出警告）？做某个性能测试的时候，首先它可能是个功能点，首先要保证它的功能是没问题的，然后再考虑该功能点的性能测试 04．您认为做好测试用例设计工作的关键是什么？ 白盒测试用例设计的关键是以较少的用例覆盖尽可能多的内部程序逻辑结果 黑盒法用例设计的关键同样也是以较少的用例覆盖模块输出和输入接口。不可能做到完全测试，以最少的用例在合理的时间内发现最多的问题 05. 请试着比较一下黑盒测试、白盒测试、单元测试、集成测试、系统测试、验收测试的区别与联系。 黑盒测试：已知产品的功能设计规格，可以进行测试证明每个实现了的功能是否符合要求。 白盒测试：已知产品的内部工作过程，可以通过测试证明每种内部操作是否符合设计规格要求，所有内部成分是否以经过检查。 软件的黑盒测试意味着测试要在软件的接口处进行。这种方法是把测试对象看做一个黑盒子，测试人员完全不考虑程序内部的逻辑结构和内部特性，只依据程序的需求规格说明书， 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。 电压负反馈的特点：电路的输出电压趋向于维持恒定。 电流负反馈的特点：电路的输出电流趋向于维持恒定。 3、有源滤波器和无源滤波器的区别 无源滤波器：这种电路主要有无源组件R、L和C组成 有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。 数字电路 1、同步电路和异步电路的区别是什么？ 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。 2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。由于不用OC门可能使灌电流过大，而烧坏逻辑门。 3、解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA2003.11.06上海笔试试题）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。 4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。 产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。 解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 5、名词：SRAM、SSRAM、SDRAM SRAM：静态RAM DRAM：动态RAM SSRAM：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步 硬件经典面试100 题（附参考答案） 1、请列举您知道的电阻、电容、电感品牌（最好包括国内、国外品牌）。 电阻： 美国：AVX、VISHAY 威世 日本：KOA 兴亚、Kyocera 京瓷、muRata 村田、Panasonic 松下、ROHM 罗姆、susumu、TDK 台湾： LIZ 丽智、PHYCOM 飞元、RALEC 旺诠、ROYALOHM 厚生、SUPEROHM 美隆、TA-I 大毅、TMTEC 泰铭、TOKEN 德键、TYOHM 幸亚、UniOhm 厚声、VITROHM、VIKING 光颉、WALSIN 华新科、YAGEO 国巨 新加坡：ASJ 中国：FH 风华、捷比信 电容： 美国：AVX、KEMET 基美、Skywell 泽天、VISHAY 威世 英国：NOVER 诺华德国：EPCOS、WIMA 威马丹麦：JENSEN 战神 日本：ELNA 伊娜、FUJITSU 富士通、HITACHI 日立、KOA 兴亚、Kyocera 京瓷、Matsushita 松下、muRata 村田、NEC、 nichicon（蓝宝石）尼吉康、Nippon Chemi-Con（黑金刚、嘉美工）日本化工、Panasonic 松下、Raycon 威康、Rubycon（红 宝石）、SANYO 三洋、TAIYO YUDEN 太诱、TDK、TK 东信 韩国： SAMSUNG 三星、SAMWHA 三和、SAMYOUNG 三莹 台湾：CAPSUN、CAPXON（丰宾）凯普松、Chocon、Choyo、ELITE 金山、EVERCON、EYANG 宇阳、GEMCON 至美、 GSC 杰商、G-Luxon 世昕、HEC 禾伸堂、HERMEI 合美电机、JACKCON 融欣、JPCON 正邦、LELON 立隆、LTEC 辉城、 OST 奥斯特、SACON 士康、SUSCON 冠佐、TAICON 台康、TEAPO 智宝、WALSIN 华新科、YAGEO 国巨 香港：FUJICON 富之光、SAMXON 万裕中国：AiSHi 艾华科技、Chang 常州华威电子、FCON 深圳金富康、FH 广东 风华、HEC 东阳光、JIANGHAI 南通江海、JICON 吉光电子、LM 佛山利明、R.M 佛山三水日明电子、Rukycon 海丰三力、 Sancon 海门三鑫、SEACON 深圳鑫龙茂电子、SHENGDA 扬州升达、TAI-TECH 台庆、TF 南通同飞、TEAMYOUNG 天 扬、QIFA 奇发电子 电感： 美国：AEM、AVX、Coilcraft 线艺、Pulse 普思、VISHAY 威世 德国：EPCOS、WE 日本：KOA 兴亚、muRata 村田、Panasonic 松下、sumida 胜美达、TAIYO YUDEN 太诱、TDK、TOKO、TOREX 特瑞仕 台湾：CHILISIN 奇力新、https://www.360docs.net/doc/086123878.html,yers 美磊、TAI-TECH 台庆、TOKEN 德键、VIKING 光颉、WALSIN 华新科、YAGEO 国 巨 中国：Gausstek 丰晶、GLE 格莱尔、FH 风华、CODACA 科达嘉、Sunlord 顺络、紫泰荆、肇庆英达 广告公司面试试题及 答案 设计人员试题 一、个人素质方面的问题 1、你是如何理解设计工作的？ 答：设计玩我，我玩设计，大家一起玩完 2、设计与绘画艺术有什么最本质的区别？ 答：以自我为中心与以商业为中心的区别。 3、为什么常有人说“纯艺术做的好的人大多不能同样在商业美术有很高的成就”呢？ 答：太过自我的人在商业社会有所成就不易，难被接受。 4、商业设计的服务对象是什么？ 答：市场 5、商业设计的设计水平是学校里学习来的吗？为什么？ 答：不是，学校只是个骗取学费的地方，要靠自己才能学的来 6、你在学校学习的时候学过什么样的相关课程？ 答：没什么就随便了解哈。 7、设计有没有最好的概念？ 答：没有最好，只有最适合。 8、设计作品好坏的标准在哪里？ 答：较高的审美下的创造性，服务于商业。 9、平面设计工作是如何进行？有哪些一般可行的过程？ 答：每人的工作方式不同，但是有经验的人会有好的方法，视情形看。 10、目前国内外最时尚的平面设计理念是什么？ 答：现在流行简约风（这也是为什么常听人说美指做的很简洁之类） 11、在你所见的平面设计作品中你认为哪些国家或地区的作品令你印象深一些？为什么？ 答：视自已的情况而定，主要是要讲出你认为深的理由，由此看出一个人的欣赏水平层次。 12、国内你最欣赏的平面设计师有哪些？ 答：视自己的情况而定，但最好能有大家都熟悉的作品。 13、国内的平面设计作品对你印象最深的是哪些？ 答：视自己的情况而定，但最好是都熟悉的作品。 14、你认为最成功的平面设计作品是什么，举一二例子说明一下？ 答：同上。 15、国外的发达国家的平面设计状况是怎样的？ 答：谈你对于世界设计状况的认识，主要看你有没有为自己准备理论知识，有没有关注设计。 16、中国的平面设计与国外的同行比较有什么样的优势与不足？ 答：优势在于起步虽晚但机会多，不足在于观念与创新能力。 17、国内做平面设计最发达的地区有哪些？这什么？ 答：深圳、上海、广州、北京等地，与经济发展密切相关。 18、国内做平面设计工作的一般是有什么教育背景的人员？ 答：大部分为接受过绘画、设计教育的人员，少数例外。 19、国内发达地区平面设计的一般收入状况是怎样的呢？ 答：谈自已以往公司的做设计一行的收入状况即可，考查该同志有没有在这些地区工作过。 20、你曾经服务的企业你认为最得意的作品是什么？ 答：谈谈你得意的地方，如果没有即可知没有做过啥事。 21、你与他人合作完成的作品中最成功的案例是什么？ 如何回答常见的软件测试面试问答 一说起软件测试面试问答，就自然而然想起可亲可敬的面试官，就少不了要回答面试官各种或正常或奇葩的提问。特别是对于很多平时对着电脑多过于对人的软件测试程序员来说，面对面试官接二连三的问题，有的时候也会手忙脚乱。那么，以下就让千锋软件测试的就业老师好好讲解一些常见的软件测试面试题！希望对即将面试的软件测试员们有所帮助！ 软件测试面试问答1.开发与测试的关系 开发和测试是一个整体，也可以说测试驱动着开发，开发配合着测试，相辅相成的，在一个完整的项目组中缺一不可。 软件测试面试问答2.测试总结报告包括哪些项 测试用例的通过数，测试用例的未通过数，以及测试用例的通过率，未通过的功能都集中在哪几个功能模块，根据测试经验以及测试结果进行一个缺陷的分析和建议。 软件测试面试问答3.测试用例包括哪些项 产品名称、功能模块、用例的编号、编写人、被测功能的简述，测试的预置条件，测试步骤，预期结果，实际结果。 软件测试面试问答4.缺陷处理流程 首先，将缺陷的详细信息录入缺陷管理系统，并分配给对应的开发人员。其次，如果遇到一些难以发现的缺陷，在开发人员修正过程中配合开发人员进行Bug的再现。更重要的是，开发人员修正Bug后，会在缺陷管理系统中将修正后的Bug状态更改，通常为Fixed状态。 Finally，新版本发布后，测试人员会将bug状态更改为Fixed的Bug进行回归测试。如果测试通过，则将该Bug关闭，如果是未通过，则将该Bug从Fixed更改为Reopen状态，继续让开发人员来修正，并等待下一个新版本发布后的二次回归测试。 软件测试面试问答5.缺陷报告包括哪些项 包括：编写人、被测系统的版本号、测试环境、预期结果、实际结果、对于实际结果如有必要附上截图、测试用例数、测试用例通过数，测试用例的通过率、对缺陷的一个分析汇总。 自动化、电气自动化专业笔试面试最常见的问题（括号内均为提示答案供参考） 模电方面： 1，模电三极管3个脚要会认（e、c、b） 2，模电3种基本放大电路要会画！（共射、共集、共基） 3，OCT、OCL、BJT这3种功放电路要会画，还有3种电路的优缺点要知道（当时我面试就是画这，别的哥们不会，如果你会的话，我保证要你）OTL(Output Transformer Less)电路，称为无输出变压器功放电路。是一种输出级与扬声器之间采用电容耦合而无输出变压器的功放电路，它是高保真功率放大器的基本电路之一，但输出端的耦合电容对频响也有一定影响。OTL电路的主要特点有：采用单电源供电方式，输出端直流电位为电源电压的一半；输出端与负载之间采用大容量电容耦合，扬声器一端接地；具有恒压输出特性，允许扬声器阻抗在4Ω、8Ω、16Ω之中选择，最大输出电压的振幅为电源电压的一半，即1/2 V CC，额定输出功率约为/(8RL)。 OCL(Output Condensert Less)电路，称为无输出电容功放电路，是在OTL电路的基础上发展起来的。 OCL电路的主要特点有：采用双电源供电方式，输出端直流电位为零；由于没有输出电容，低频特性很好；扬声器一端接地，一端直接与放大器输出端连接，因此须设置保护电路；具有恒压输出特性；允许选择4Ω、8Ω或16Ω负载；最大输出电压振幅为正负电源值，额定输出功率约为/(2RL)。需要指出，若正负电源值取OTL电路单电源值的一半，则两种电路的额定输出功率相同，都是/(8RL)。 综上所述OCL是无输出耦合电容的功率放大器，输出级与扬声器之间直接耦合，克服OTL 功放的缺点，是OTL功率放大器的改进，其输出信号的低端频响得到了很大地改善。这种电路采用正负极性的电源，以便获得直流零电平，由于电路直接耦合，为减少零点漂移，输入电路采用差分电路。但这种功放在使用中要充分注意扬声器的保护问题，否则扬声器较容易烧毁，此外，它要求很高的电路稳定性，故元器件的性能指标必须要保证良好，此类功率放率放大器一般在对音质要求较高和场合下应用。 4，电容一般有哪两种？怎么区别？（有极电容和无极电容!前者标有正负极,后者无极性!）5，电路板里一般的小电阻功率大概有多少W?（0.8W左右） 6，Protel要会（eda电子设计电路） 7，什么叫开关电源？有什么特点？（开关电源是利用现代电力电子技术，控制开关管开通和关断的时间比率，维持稳定输出电压的一种电源体积小、重量轻：由于没有工频变压器，所以体积和重量只有线性电源的20～30%。 功耗小、效率高：功率晶体管工作在开关状态，所以晶体管上的功耗小，转化效率高，一般为60～70%，而线性电电源只有30～40%。） （开关电源是相对线性电源说的。他输入端直接将交流电整流变成直流电，再在高频震荡电路的作用下，用开关管控制电流的通断，形成高频脉冲电流。在电感（高频变压器）的帮助下，输出稳定的低压直流电。由于变压器的磁芯大小与他的工作频率的平方成反比，频率越高铁心越小。这样就可以大大减小变压器，使电源减轻重量和体积。而且由于它直接控制直流，使这种电源的效率比线性电源高很多。这样就节省了能源，因此它受到人们的青睐。但它也有缺点，就是电路复杂，维修困难，对电路的污染严重。电源噪声大，不适合用于某些低噪声电路。线性电源（Linear power supply）是先将交流电经过变压器降低电压幅值，再经过整流电路整流后，得到脉冲直流电，后经滤波得到带有微小波纹电压的直流电压。要达到高精度的直流电压，必须经过稳压电路进行稳压。） DSP、嵌入式、软件等 1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题目） 2、数字滤波器的分类和结构特点。（仕兰微面试题目） 3、IIR，FIR滤波器的异同。（新太硬件面题） 4、拉氏变换与Z变换公式等类似东西，随便翻翻书把如.h(n)=-a*h(n-1)+b*δ(n) a.求h(n)的z变换； b.问该系统是否为稳定系统； c.写出FIR数字滤波器的差分方程；（未知） 5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。（信威dsp软件面试题） 6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题） 7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题） 8、请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5.（信威dsp软件面试题） 9、DSP的结构（哈佛结构）；（未知） 10、嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了；（未知） 11、有一个LDO芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项目？ 12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系统（300M CPU，50M SDRAM）中是否还需要优化？（Intel） 13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目） 14、说出OSI七层网络协议中的四层（任意四层）。（仕兰微面试题目） 15、A）（仕兰微面试题目） ＃i nclude void testf(int*p) { *p+=1; } main() { int *n,m[2]; n=m; m[0]=1; m[1]=8; testf(n); printf("Data value is %d ",*n); } ------------------------------ B) ＃i nclude void testf(int**p) { 经典结构化面试试题及答案 2015-12-23:5 手机版 1、公司现在有了新设备，产品的类别增加产量大大提高，作为质检人员，你会怎么做? 【参考答案】 公司引进新设备提高生产效率，这对于我们每个员工来说都是好事。作为公司的质检人员，首先要明确我的职责就是保证产品的质量达到规定的要求，产品的类别符合生产的实际，使新设备生产的产品能够更好地满足广大消费者的需要。因此，在引进新设备的背景下，对于质量检查，我会遵循以下环节开展: 首先，我会对新设备进行系统学习，了解其性能、特点、产量等，为日后开展工作做好准备。遇到不懂的问题可多向同事、老员工请教，也可查阅相关的资料或查询网络，努力提高自己的专业水平。 其次，我会根据对新设备的了解掌握，根据其生产产品的种类制定相应的检测标准，力求做到分种类、分型号，逐一落实，细致明确，然后交予领导审核，为日后开展工作提供统一的标准。同时，我会把这一标准传达给相应的生产部门，让其他员工了解新标准，以保证能够按照规定保质保量生产。 再次，我会努力提高工作效率。公司新设备的引入大大增加了公司的产量，这对于我们工作效率也是巨大挑战。我会根据引入新设备后的日生产数量制定一个提高工作效率的方案，在工作方式、方法、时间上做必要的调整，争取保质、保量完成工作。如按我的合理计算，在提高效率后仍然不能完成工作，那我会如实向上级反映情况，及早配备人员以防影响公司的正常生产工作。 产品质量是一个公司赖以生存的根本，对广大消费者也是最大的保障，因此，在以后的工作中，我一定会积极学习，提高相关知识能力和水平，在保证质量的基础上，更好、更快地做好单位的质检工作。 2、现在城市交通设施不足，道路拥堵严重，谈谈你的意见和看法。 【参考答案】 城市交通拥堵已经成为城市化进程中的一大痼疾，它直接影响到城市人群的生活质量和城市长远的经济发展。 城市交通拥堵现象的产生是由多方面的因素造成的。第一，经济社会的迅猛发展拉动了交通需求的持续快速增长，人们的出行总量大幅度攀升，机动车量增长过猛、使用过频，与城市交通设施和交通资源产生了尖锐矛盾。第二，路网先天不足，完善结构难度较大，且道路建设速度远不及机动车增长速度的现状，也是造成城市交通拥堵的直接原因。 交通问题解决势在必行，但解决堵车问题不是可以一蹴而就的，需要全面规划，科学管理，循序渐进。 第一，确立适合各城市实际情况的发展战略，加快城市交通立法，发展公共基础设施，限制高能耗、高污染车辆的增长速度，在解决交通拥堵问题的同时也要响应国家低碳的号召。 第二，在推进城乡一体化进程中，坚持交通规划先行，积极疏解城市功能，着力减少不必要的交通发生源和吸引源。重视解决影响公交吸引力的相关问题，努力提高公共交通出行比例和效率。 第三，加强交通信息化智能化建设，建立公交信息综合服务平台，开展交通需求的前瞻性研究，在全社会倡导“绿色出行”。努力创造条件，积极引导小汽车出行向公共交通和自行车、步行等“绿色出行”方式转移。积极推动慢行交通建设，努力促进慢行交通出行比例的回升。 目录 01.为什么要在一个团队中开展软件测试工作？ (2) 02. 您在以往的测试工作中都曾经具体从事过哪些工作？其中最擅长哪部分工作？ (2) 03. 您所熟悉的软件测试类型都有哪些？请试着分别比较这些不同 (2) 04．您认为做好测试用例设计工作的关键是什么？ (3) 05. 请试着比较一下黑盒测试、白盒测试、单元测试、集成测试、系统测试、验收测试 的区别与联系。 (3) 06. 测试计划工作的目的是什么？测试计划工作的内容都包括什么？其中哪些是最重 要的？ (4) 07. 您认为做好测试计划工作的关键是什么？ (5) 08. 您所熟悉的测试用例设计方法都有哪些？请分别以具体的例子来说明这些方法在 测试用例设计工作中的应用。 (5) 09. 请以您以往的实际工作为例，详细的描述一次测试用例设计的完整的过程。 (6) 10. 您以往是否曾经从事过性能测试工作？如果有，请尽可能的详细描述您以往的性能 测试工作的完整过程。 (6) 11. 您在从事性能测试工作时，是否使用过一些测试工具？ (7) 12. 您认为性能测试工作的目的是什么？做好性能测试工作的关键是什么？ (7) 13. 在您以往的工作中，一条软件缺陷（或者叫Bug）记录都包含了哪些内容？如何提 交高质量的软件缺陷（Bug）记录？（bug的生命周期） (7) 14. 您以往所从事的软件测试工作中，是否使用了一些工具来进行软件缺陷（Bug）的管 理？如果有，请结合该工具描述软件缺陷（跟踪管理的流程）。 (8) 15.如何提高沟通的效率和改善沟通的效果？维持测试人员同开发团队中其他成员良好 的人际关系的关键是什么？ (8) 16. 在您以往的测试工作中，最让您感到不满意或者不堪回首的事情是什么？您是如何 来对待这些事情的？ (8) 17.你对测试最大的兴趣在哪里？为什么？ (8) 18. 你的测试职业发展是什么？ (9) 19. 你自认为测试的优势在哪里？ (9) 20. 你以前工作时的测试流程是什么？ (9) 21. 当开发人员说不是BUG时，你如何应付？ (9) 22.你为什么想离开目前的职务？ (10) 23.你对我们公司了解有多少？ (10) 24.为什么我们应该录取你？ (10) 25.单元测试、集成测试、系统测试的侧重点是什么？ (10) 26.设计用例的方法、依据有那些？ (10) 27.基于WEB信息管理系统测试时应考虑的因素有哪些？ (10) 28.一套完整的测试应该由哪些阶段组成？分别阐述一下各个阶段。 (13) 31. 面试官最后会问你有什么问题要问吗 (13) 企業面試問題及答案 问题一：你是否觉得有能力在自己职位上取得成功？如果感到不妥，你将如何弥补自己的缺点？ 正确回答：尽管我确信我还有很多东西要学，在每个新工作中都是这样，但我认为，你会发现我是一个学得很快的人，我相信自己的能力和天分可以满足你们的需要，我不认为前面的道路上会有什么克服不了的困难。 问题二：你能够在压力状态下工作得很好吗？ 正确回答：在从事有价值的工作时，任何人在工作时都会不时地遇到压力。我能够应付一定量的压力，甚至在有些情况下还可以承受极大地压力。对我来说，应对压力的关键是找到一种方法控制形势，从而减轻压力的剧烈程度，通过这种方式，压力就不会影响我的工作了。我知道任何工作都有压力，如果必要的话，我会在压力下工作的很好。 问题三：当你确信自己是正确的，但其他人却不赞同你时，你会怎么做？ 正确回答：首先，我会确保有足够的信息来支持自己，一旦我确信自己的观点是正确的，我就会密切关注反对者的反对理由，我将从他们的角度看待问题，并以此说服他们，由于互相尊重，我相信我们会最终达成协议的。 问题四：如果你在销售一种产品时，遇到了一位客户一直抱怨你的售后服务很糟糕时，这时你会怎么办？ 正确回答：我将向客户解释，我们的企业向来以产品的质量和优质服务为荣。然后我将向客户保证，我将会尽一切努力来改善这种状况，接下来我会听他（她）抱怨，并查找问题的根源，做出必要的改进来满足客户。 问题五：你是怎样准备这次面试的？ 正确回答：首先，我研究了你们的年度报告，然后，在网上了解到了贵公司的文化背景，接着我联系了一个我认识的人，询问他对贵公司的印象，我把了解到的情况都记下来了，而且还在来之前复习了这些笔记。 问题六：你认为怎样才能成为一名专业人士？ 正确回答：对我来说，做一名专业人士，意味着在做任何工作时都要尽一切努力来完成预期结果，同时，也意味着要对自己的表现负责。作为一名专业人士，最重要的是要自己监督自己，也可以叫做自我质量控制。 问题七：你期望从工作中获得最重要的回报是什么？ 正确回答：对我来说，最重要的是自己所做的工作是否适合我，我的意思是说，这份工作应该能让我发挥专长，这会给我带来一种满足感，我还希望所作的工作能够对我目前的技能水平形成挑战，从而能促使我提升自己。 问题八：在高薪、表彰和晋升之间，你认为哪种形式最有价值？ 正确回答：这些都是紧密联系，不可分离的。尽管我对金钱并不着迷，但我认为，随着成功、晋升以及表彰的出现，它们一定也会给我带来更多的金钱回报。 面试题 1、您认为做好测试用例设计工作的关键是什么？ 参考答案：测试用例应百分百覆盖需求。 白盒测试用例设计的关键是以较少的用例覆盖尽可能多的内部程序逻辑结果。黑盒法用例设计的关键同样也是以较少的用例覆盖模块输出和输入接口。不可能做到完全测试，以最少的用例在合理的时间内发现最多的问题。 2、您所熟悉的测试用例设计方法都有哪些？请分别以具体的例子来说明这些方法在测试用例设计工作中的应用。 参考答案：1．等价类划分 划分等价类: 等价类是指某个输入域的子集合.在该子集合中,各个输入数据对于揭露程序中的错误都是等效的.并合理地假定:测试某等价类的代表值就等于对这一类其它值的测试.因此,可以把全部输入数据合理划分为若干等价类,在每一个等价类中取一个数据作为测试的输入条件,就可以用少量代表性的测试数据.取得较好的测试结果.等价类划分可有两种不同的情况:有效等价类和无效等价类. 2．边界值分析法 边界值分析方法是对等价类划分方法的补充。测试工作经验告诉我,大量的错误是发生在输入或输出范围的边界上,而不是发生在输入输出范围的内部.因此针对各种边界情况设计测试用例,可以查出更多的错误. 使用边界值分析方法设计测试用例,首先应确定边界情况.通常输入和输出等价类的边界,就是应着重测试的边界情况.应当选取正好等于,刚刚大于或刚刚小于边界的值作为测试数据,而不是选取等价类中的典型值或任意值作为测试数据. 参考答案：3．错误推测法 基于经验和直觉推测程序中所有可能存在的各种错误, 从而有针对性的设计测试用例的方法. 错误推测方法的基本思想: 列举出程序中所有可能有的错误和容易发生错误的特殊情况,根据他们选择测试用例. 例如, 在单元测试时曾列出的许多在模块中常见的错误. 以前产品测试中曾经发现的错误等, 这些就是经验的总结. 还有, 输入数据和输出数据为0的情况. 输入表格为空格或输入表格只有一行. 这些都是容易发生错误的情况. 可选择这些情况下的例子作为测试用例. 4．因果图方法 前面介绍的等价类划分方法和边界值分析方法,都是着重考虑输入条件,但未考虑输入条件之间的联系, 相互组合等. 考虑输入条件之间的相互组合,可能会产生一些新的情况. 但要检查输入条件的组合不是一件容易的事情, 即使把所有输入条件划分成等价类,他们之间的组合情况也相当多. 因此必须考虑采用一种适合于描述对于多种条件的组合,相应产生多个动作的形式来考虑设计测试用例. 这就需要利用因果图（逻辑模型）. 因果图方法最终生成的就是判定表. 它适合于检查程序输入条件的各种组合情况. 4、什么是并发？在lordrunner中，如何进行并发的测试？集合点失败了会怎么样？ 参考答案： 在同一时间点，支持多个不同的操作。公司常见面试试题及答案
软件测试面试题[找工作必读]
常见电子类硬件笔试面试试题整理+答案
硬件工程师经典面试100 题
广告公司面试试题及答案word版本
如何回答常见的软件测试面试问答
自动化和电气自动化面试常见题及答案!
华为硬件工程师面试题
经典结构化面试试题及答案
测试工程师面试常见问题整理
企业面试问题及答案
软件测试面试题