完美的EMC电路设计攻略

第一讲：完美的EMC电路设计攻略之：遵循三大规律、三个要素

【导读】产品上市周期短，EMC测试迟迟不通过，令很多工程师“一夜愁白了头发”。本期大讲台，我们为大家分享EMC三个规律和EMC问题三要素，会使得EMC问题变的有规可循，坚持EMC的规律使得解决EMC问题省时省力，事半功倍。

在进行电子设计方案过程中需要工程师在设计之初就进行严格把关!在产品结构方案设计阶段，主要针对产品需要满足EMC法规标准，对产品采用什么屏蔽设计方案、选择什么屏蔽材料，以及材料的厚度提出设计方案，另外对屏蔽体之间的搭接设计，缝隙设计考虑，同时重点考虑接口连接器与结构件的配合。

一、EMC设计的三大规律

规律一、EMC费效比关系规律： EMC问题越早考虑、越早解决，费用越小、效果越好。

在新产品研发阶段就进行EMC设计，比等到产品EMC测试不合格才进行改进，费用可以大大节省，效率可以大大提高;反之，效率就会大大降低，费用就会大大增加。

经验告诉我们，在功能设计的同时进行EMC设计，到样板、样机完成则通过EMC测试，是最省时间和最有经济效益的。相反，产品研发阶段不考虑EMC，投产以后发现EMC不合格才进行改进，非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费，甚至由于涉及到结构设计、PCB设计的缺陷，无法实施改进措施，导致产品不能上市。

规律二、高频电流环路面积S越大, EMI辐射越严重。

高频信号电流流经电感最小路径。当频率较高时，一般走线电抗大于电阻，连线对高频信号就是电感，串联电感引起辐射。电磁辐射大多是EUT被测设备上的高频电流环路产生的，最恶劣的情况就是开路之天线形式。对应处理方法就是减少、减短连线，减小高频电流回路面积，尽量消除任何非正常工作需要的天线，如不连续的布线或有天线效应之元器件过长的插脚。

减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一，就是想方设法减小高频电流环路面积S。规律三、环路电流频率f越高，引起的EMI辐射越严重，电磁辐射场强随电流频率f的平方成正比增大。

减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二，就是想方设法减小骚扰源高频电流频率f，即减小骚扰电磁波的频率f。

二、EMC问题三要素

开关电源及数字设备由于脉冲电流和电压具有很丰富的高频谐波，因此会产生很强的辐射。电磁干扰包括辐射型(高频) EMI、传导型(低频)EMI，即产生EMC问题主要通过两个途径:一个是空间电磁波干扰的形式;另一个是通过传导的形式，换句话说，产生EMC问题的三个要素是：电磁干扰源、耦合途径、敏感设备。辐射干扰主要通过壳体和连接线以电磁波形式污染空间电磁环境；传导干扰是通过电源线骚扰公共电网或通过其他端子（如：射频端子，输入端子）影响相连接的设备。

传导、辐射

骚扰源--------------------（途径）-------------------- 敏感受体

近场耦合

例如 IT、AV设备，可能的骚扰源有：

1） FM接收机、TV接收机本机振荡，基波及谐波由高频头、本机振荡电路产生；

2）开关电源的开关脉冲及高次谐波，同步信号方波及高频谐波，行扫描显像电路产生的行、场信号及高频谐波；

3）数字电路工作需要的各种时钟信号及高频谐波、以及它们的组合，各种时钟如CPU芯片工作时钟、MPEG 解码器工作时钟、视频同步时钟（27MHz，16.9344MHz ,40.5MHz）等；

4）数字信号方波及高频谐波，晶振产生的高次谐波，非线性电路现象（非线性失真、互调、饱和失真、截止失真）等引起的无用信号、杂散信号；

5）非正弦波波形，波形毛剌、过冲、振铃，电路设计存在的寄生频率点。

6）对于敏感受体通过耦合途径接受的外部骚扰包括浪涌、快速脉冲群、静电、电压跌落、电压变化和各种电磁场。

电磁骚扰的特性：

1. 单位脉冲的频谱最宽；

2. 频谱中低频含量取决于脉冲的面积，高频分量取决于脉冲前后沿的陡度；

3. 晶体振荡电平必须满足一定幅度, 数字电路才能按一定的时序工作，使晶振产生的骚扰呈现覆盖带宽、骚扰电平高的特点；

4. 收发天线极化、方向特性相同时，EMI辐射和接受最严重；收发天线面积越大, EMI危害逾大；

5. 骚扰途径：辐射，传导，耦合和辐射、传导、耦合的组合。

6. 电源线传导骚扰主要由共模电流产生；

7. 辐射骚扰主要由差模电流形成的环路产生。

第二讲：完美的EMC电路设计攻略之：元器件选型（上）

【导读】电磁兼容性元器件是解决电磁干扰发射和电磁敏感度问题的关键，正确选择和使用这些元器件是做好电磁兼容性设计的前提。因此，我们必须深入掌握这些元器件，这样才有可能设计出符合标准要求、性能价格比最优的电子、电气产品。而每一种电子元件都有它各自的特性，因此，要求在设计时仔细考虑。接下来我们将讨论一些常见的用来减少或抑制电磁兼容性的电子元件和电路设计技术。

目前有两种基本的电子元件组：有引脚的和无引脚的元件。有引脚线元件有寄生效果，尤其在高频时。该引脚形成了一个小电感，大约是1nH/mm/引脚。引脚的末端也能产生一个小电容性的效应，大约有4pF。因此，引脚的长度应尽可能的短。与有引脚的元件相比，无引脚且表面贴装的元件的寄生效果要小一些。其典型值为：0.5nH的寄生电感和约0.3pF的终端电容。

从电磁兼容性的观点看，表面贴装元件效果最好，其次是放射状引脚元件，最后是轴向平行引脚的元件。EMC元件之电容选型

在EMC设计中，电容是应用最广泛的元件之一，主要用于构成各种低通滤波器或用作去耦电容和旁路电容。大量实践表明：在EMC设计中，恰当选择与使用电容，不仅可解决许多EMI问题，而且能充分体现效果良好、价格低廉、使用方便的优点。若电容的选择或使用不当，则可能根本达不到预期的目的，甚至会加剧 EMI 程度。

从理论上讲，电容的容量越大，容抗就越小，滤波效果就越好。一些人也有这种习惯认识。但是，容量大的电容一般寄生电感也大，自谐振频率低(如典型的陶瓷电容，0.1μF的f0=5 MHz，0.01μF的f0=15 MHz，

0.001μF的f0=50 MHz)，对高频噪声的去耦效果差，甚至根本起不到去耦作用。分立元件的滤波器在频率超过10 MHz时，将开始失去性能。元件的物理尺寸越大，转折点频率越低。这些问题可以通过选择特殊结构的电容来解决。

贴片电容的寄生电感几乎为零，总的电感也可以减小到元件本身的电感，通常只是传统电容寄生电感的1/3~1/5，自谐振频率可达同样容量的带引线电容的2倍(也有资料说可达10倍)，是射频应用的理想选择。

传统上，射频应用一般选择瓷片电容。但在实践中，超小型聚脂或聚苯乙烯薄膜电容也是适用的，因为它们的尺寸与瓷片电容相当。

三端电容能将小瓷片电容频率范围从50 MHz以下拓展到200 MHz以上，这对抑制VHF频段的噪声是很有用的。要在VHF或更高的频段获得更好的滤波效果，特别是保护屏蔽体不被穿透，必须使用馈通电容。

EMC元件之电感选型

电感是一种可以将磁场和电场联系起来的元件，其固有的、可以与磁场互相作用的能力使其潜在地比其他元件更为敏感。和电容类似，聪明地使用电感也能解决许多 EMC问题。下面是两种基本类型的电感：开环和闭环。它们的不同在于内部的磁场环。在开环设计中，磁场通过空气闭合;而闭环设计中，磁场通过磁芯完成磁路。

电感中的磁场

电感比起电容一个优点是它没有寄生感抗，因此其表面贴装类型和引线类型没有什么差别。

开环电感的磁场穿过空气，这将引起辐射并带来电磁干扰(EMI)问题。在选择开环电感时，绕轴式比棒式或螺线管式更好，因为这样磁场将被控制在磁芯(即磁体内的局部磁场)。

开环电感

对闭环电感来说，磁场被完全控制在磁心，因此在电路设计中这种类型的电感更理想，当然它们也比较昂贵。螺旋环状的闭环电感的一个优点是：它不仅将磁环控制在磁心，还可以自行消除所有外来的附带场辐射。

电感的磁芯材料主要有两种类型：铁和铁氧体。铁磁芯电感用于低频场合(几十KHz)，而铁氧体磁芯电感用于高频场合(到MHz)。因此铁氧体磁芯电感更适合于EMC应用。

在EMC应用中特别使用了两种特殊的电感类型：铁氧体磁珠和铁氧体磁夹。铁和铁氧体可作电感磁芯骨架。铁芯电感常应用于低频场合(几十KHz)，而铁氧体芯电感常应用于高频场合(MHz)。所以铁氧芯感应体更适合于EMC应用。

EMC元件之磁珠选型

磁珠由氧磁体组成，电感由磁心和线圈组成，磁珠把交流信号转化为热能，电感把交流存储起来，再缓慢的释放。

磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上，磁珠和电感是原理相同的，只是频率特性不同罢了。

电感是储能元件，而磁珠是能量转换(消耗)器件。电感多用于电源滤波回路，侧重于抑止传导性干扰;磁珠多用于信号回路，主要用于EMI方面。磁珠用来吸收超高频信号，象

一些RF电路，PLL，振荡电路，含超高频存储器电路(DDR，SDRAM，RAMBUS等)都需要在电源输入部分加磁珠，而电感是一种储能元件，用在LC振荡电路、中低频的滤波电路等，其应用频率范围很少超过50MHz。

EMC元件之TVS二极管选型

二极管是最简单的半导体器件。由于其独特的特性，某些二极管有助于解决并防止与EMC相关的一些问题。

TVS二极管的选型步骤如下：

1. 确定待保护电路的直流电压或持续工作电压。如果是交流电，应计算出最大值，即用有效值*1.414。

2. TVS的反向变位电压即工作电压（VRWM）--选择TVS的VRWM等于或大于上述步骤1所规定的操作电压。这就保证了在正常工作条件下TVS吸收的电流可忽略不计,如果步骤1所规定的电压高于TVS的VRWM ,TVS 将吸收大量的漏电流而处于雪崩击穿状态，从而影响电路的工作。

3. 最大峰值脉冲功率：确定电路的干扰脉冲情况,根据干扰脉冲的波形、脉冲持续时间,确定能够有效抑制该干扰的TVS峰值脉冲功率。

4. 所选TVS的最大箝位电压（VC）应低于被保护电路所允许的最大承受电压。

5. 单极性还是双极性-常常会出现这样的误解即双向TVS用来抑制反向浪涌脉冲，其实并非如此。双向TVS 用于交流电或来自正负双向脉冲的场合。TVS有时也用于减少电容。如果电路只有正向电平信号，那麽单向TVS就足够了。TVS操作方式如下：正向浪涌时,TVS处于反向雪崩击穿状态；反向浪涌时，TVS类似正向偏置二极管一样导通并吸收浪涌能量。在低电容电路里情况就不是这样了。应选用双向TVS以保护电路中的低电容器件免受反向浪涌的损害。

6. 如果知道比较准确的浪涌电流IPP，那么可以利用VC来确定其功率，如果无法确定功率的概范围，一般来说，选择功率大一些比较好。

第三讲：完美的EMC电路设计攻略之：元器件选型（下）

【导读】EMC设计是一个很繁琐的问题，一个小细节没有注意到就可能全军覆没。如果在设计产品的时候考虑的越全面，就可以避免后期EMC测试不达标时的不知所措。本期大讲台，我们主要介绍滤波器该如何选型，同时还有一个很容易被工程师忽略的部分，就是电磁屏蔽材料的选用。

电磁干扰滤波器的选用

EMC设计中的滤波器通常指由L，C构成的低通滤波器。不同结构的滤波器的主要区别之一，是其中的电容与电感的联接方式不同。滤波器的有效性不仅与其结构有关，而且还与联结的网络的阻抗有关。如单个电容的滤波器在高阻抗电路中效果很好，而在低阻抗电路中效果很差。

实践表明，即使对一个经过很好设计并且具有正确的屏蔽和接地措施的产品，也仍然会有传导干扰发射或传导干扰进入产品。滤波是压缩干扰频谱的一种有效方法，当干扰频谱不同于有用信号的频带时，可以用电磁干扰滤波器将无用的干扰滤除。因此，恰当地选择和正确地使用滤波器对抑制传导干扰是十分重要的。从频率选择的角度出发，电磁干扰滤波器属于低通滤波器，分为信号线滤波器和电源线滤波器等。

1. 信号线滤波器

信号线滤波器是用在各种信号线上的低通滤波器，用来滤除高频干扰成分。可分为线路板滤波器、馈通滤波器和连接器滤波器等三种。线路板滤波器适合于安装在线路板上，具有成本低、安装方便等优点;馈通滤波器适合于安装在屏蔽壳体上，特别适用于单根导线或电缆穿过屏蔽体时使用;滤波器连接器适用于多根导线或电缆穿过屏蔽体时使用。滤波器连接器在外形上和尺寸上都和普通连接器相同，两者完全可以互换。但滤波器连接器的每个针或孔上都有一个低通滤波器，它的电路可以是单个电容的，也可以是L型或π型的。

选用信号线滤波器时，应根据使用的场合，选择滤波器的类型，根据滤波要求选择滤波器的电路和性能指标，为了保证信号频率顺利通过滤波器，滤波器的截止频率应高于信号频率的上限。此外，还应正确选择滤波器的工作电压、电流、温度范围等。在使用信号线滤波器时，最重要的是保证滤波器有良好的接地，接地线应尽量短。滤波器外壳应与屏蔽体有良好的电接触，可以使用焊接方式或采用射频电磁密封衬垫。

新研制的滤波器阵列板是将滤波器制成微形器件，并排列成阵列，能快速安装到电子产品的底板或隔断上，以实现密封或隔离。

2. 电源线滤波器

电源线是电磁干扰传入设备和传出设备的主要途径。为防止这两种情况的发生，必须在设备的电源接口安装电源线滤波器。它只允许电源频率通过，而高于电源频率的电磁干扰却受到很大的衰减。

电源线上的干扰以两种形式出现，在火线、零线回路中的干扰为差模干扰，在火线、零线与地线回路中的干扰为共模干扰。虽然电源线滤波器对差模干扰和共模干扰都有抑制作用，但效果不一样，应分别给出两者的插入损耗。除了特别说明允许不接地的滤波器外，所有电源滤波器都必须接地，因为滤波器中的共模旁路电容只有接地时才起作用。

使用电源滤波器时，应尽量靠近电源入口处安装，并使滤波器的输入/输出端之间屏蔽隔离，避免电磁干扰从输入端直接耦合到滤波器的输出端。此外，滤波器的接地点还应尽量靠近设备的接地点。电源线滤波器的技术指标包括：最大泄漏电流、耐压、额定工作频率、额定工作电压、额定工作电流和温度范围等。

电磁兼容性元器件是解决电磁干扰发射和电磁敏感度问题的关键，正确选择和使用这些元器件是做好电磁兼容性设计的前提。因此，我们必须深入掌握这些元器件，这样才有可能设计出符合标准要求、性能价格比最优的电子、电气产品。

模拟与逻辑有源器件的选用

电磁干扰发射和电磁敏感度的关键是模拟与逻辑有源器件的选用。必须注意有源器件固有的敏感特性和电磁发射特性。

有源器件可分为调谐器件和基本频带器件。调谐器件起带通元件作用，其频率特性包括：中心频率、带宽、选择性和带外乱真响应;基本领带器件起低通元件作用，其频率特性包括：截止频率、通带特性、带外抑制特性和乱真响应。此外还有输入阻抗特性和输入端的平衡不平衡特性等。

模拟器件的敏感度特性取决于灵敏度和带宽，而灵敏度以器件的固有噪声为基础。

逻辑器件的敏感度特性取决于直流噪声容限和噪声抗扰度。

有源器件有两种电磁发射源：传导干扰通过电源线、接地线和互连线进行传输，并随频率增加而增加;辐射干扰通过器件本身或通过互连线进行辐射，并随频率的平方而增加。瞬态地电流是传导干扰和辐射干扰的初始源，减少瞬态地电流必须减小接地阻抗和使用去耦电容。

逻辑器件的翻转时间越短，所占频谱越宽。为此，应当在保证实现功能的前提下，尽可能增加信号的上升/下降时间。

数字电路是一种最常见的宽带干扰源，其电磁发射可分为差模和共模两种形式。

为了减少发射，应尽可能降低频率和信号电平;为了控制差模辐射，必须将印制电路板上的信号线、电源线和它们的回线紧靠在一起，减小回路面积;为了控制共模辐射，可以使用栅网地线或接地平面，也可使用共模扼流圈。同时，选择“干净地”作为接地点也是十分重要的。

铁氧体电磁干扰抑制元件

铁氧体是一种立方晶格结构的亚铁磁性材料。它的制造工艺和机械性能与陶瓷相似，颜色为灰黑色。对于抑制电磁干扰用的铁氧体，最重要的性能参数为磁导率μ和饱和磁通密度Bs。磁导率μ可以表示为复数，实数部分构成电感，虚数部分代表损耗，随着频率的增加而增加。因此，它的等效电路为由电感L和电阻R组成的串联电路，L和R都是频率的函数。例如磁导率为850的铁氧体，在10MHz时阻抗小于10Ω，而超过l00MHz后阻抗大于100Ω，使高频干扰大大衰减。这样，就构成了一个低通滤波器。低频时R很小，L起主要作用，电磁干扰被反射而受到抑制;高频时R增大，电磁干扰被吸收并转换成热能。

铁氧体抑制元件广泛应用于印制电路板、电源线和数据线上。例如在印制板的电源线入口端加上铁氧体抑制元件，就可以滤除高频干扰。铁氧体磁环或磁珠专用于抑制信号线、电源线上的高频干扰和尖峰干扰，它也具有吸收静电放电脉冲干扰的能力。

不同的铁氧体抑制元件，有不同的最佳抑制频率范围。通常磁导率越高，抑制频率就越低。此外，铁氧体体积越大，抑制效果越好。在体积一定时，长而细的形状比短而粗的抑制效果好，内径越小抑制效果也越好。但在有直流或交流偏流的情况下，还存在铁氧体饱和的问题，抑制元件横截面越大，越不易饱和，可承受的偏流越大。

铁氧体抑制元件应当安装在靠近干扰源的地方。对于输入/输出电路，则应尽量靠近屏蔽壳的进、出口处。

安装时还应当注意，铁氧体元件易破碎，应采取可靠的固定措施。

电磁屏蔽材料的选用

具有较高导电、导磁特性的材料可以用作屏蔽材料。常用的有钢板、铝板、铝箔、铜板、铜箔等。也可以在塑料机箱上喷涂镍漆或铜漆的方法实现屏蔽。

屏蔽机箱的屏蔽效能除了与所选屏蔽材料的导电率、导磁率和厚度有关外，在很大程度上还依赖于机箱的结构，即其导电连续性。任何实用的屏蔽机箱上都有缝隙，这些缝隙是由于屏蔽板之间临时性搭接所造成的。由于缝隙的导电不连续性，在缝隙处会产生电磁泄漏。因此，对于永久性搭接，可以使用焊接的方法消除缝隙。如果使用铆接或螺钉连接，间距必须足够小。对于非永久性搭接，采用电磁密封衬垫等屏蔽材料则是十分有效的手段。

1.电磁密封衬垫

电磁密封衬垫是一种弹性好、导电性高的材料。将这种材料填充在缝隙处，能保持导电连续性，是解决缝隙电磁泄漏的好方法。在选用电磁密封衬垫时，需要熟悉以下特性参数：

转移阻抗设衬垫和两侧屏蔽板的接合面上流过电流I，而两侧屏蔽板之间的电压为V，则转移阻抗定义为Zr=V/I。转移阻抗越低，则两侧屏蔽板之间的电磁泄漏越小，加衬垫后该缝隙的屏蔽效能越高。

硬度衬垫的硬度应当适中，硬度太低，易造成接触不良，屏蔽效能较低;硬度太高，需要较大的压力，给结构设计造成困难。

压缩永久形变衬垫只有在外力作用下发生一定的形变时，才有屏蔽作用。当外力去掉后，衬垫不会完全恢复到原来的形状，即发生了永久形变。当然，衬垫的压缩永久形变越小越好。

衬垫厚度衬垫的厚度应能满足接触面不平整度的要求，利用其弹性，将缝隙填充满，达到导电连续性的目的。

常用的电磁密封衬垫有以下几种类型：

金属丝网衬垫用金属丝编织成的弹性网套，为纯金属接触，接触电阻低;但金属丝在高频时会呈现较大感抗，使屏蔽效能降低。所以只适用于l吉赫以下的频率范围。

橡胶芯编织网套将金属丝编织的网套套在发泡橡胶芯或硅橡胶芯上，具有很好的弹性和导电性。

导电橡胶衬垫在硅橡胶内填充金属颗粒或金属丝，构成导电的弹性物质。由于导电橡胶中的导电颗粒之间的容抗在高频时会降低，因此，填充金属颗粒在高频时屏蔽效能较高。如果填充方向一致的金属丝，还可以做到纯金属接触，但由于金属丝在高频时呈现较大感抗，使屏蔽效能降低，所以填充金属丝时只适用于低频。

铍铜指形簧片利用被铜良好的导电性和弹性，可制成各种指形簧片。由于纯金属接触，直流电阻低，感抗又小，所以低频和高频时都具有较高的屏蔽效能。

螺旋管衬垫用镀锡被铜或不锈钢做成的螺旋管，具有良好的弹性和导电性，是目前屏蔽效能最高的衬垫。

2.导电化合物

导电化合物包括各种导电胶和各种导电填充物等。环氧导电胶可用于金属之间，金属与非金属之间，各种硬性表面之间的导电粘接。可代替焊锡，完成微波器件引线连接;可修复印制板线路，可用于导电陶瓷粘接，天线元件粘接，玻璃除霜粘接，导电/导热粘接，微波波导部件粘接等。硅脂导电胶用于将弹性的导电橡胶粘接固定在金属表面上，可应用于航天、航空、军用等电子设备中。导电填充物是一种高导电浆糊状材料，用于无法加装屏蔽衬垫的缝隙处，固化后仍保持弹性。

3. 截止波导通风板

屏蔽机箱的通风口及其它开口都是主要的电磁辐射源。采用开小孔或加金属丝网的方法都难以达到满意的屏蔽效能。理论证明，当金属管截面尺寸满足一定条件时，可以传输一定频率范围的电磁波，称为波导管。而波导管存在一个截止频率，当频率低于截止频率时，电磁波被截止而不能传输。根据这个原理可以设计成截止波导管。截止波导通风板由许多截止波导管依次排列组成，为了提高通风效率，每个截止波导管的截面都设计为六角形，故又称蜂窝状通风板。当屏蔽效能要求很高时，可用两块截止波导通风板构成双层通风板。而通风板材料的导电率是屏蔽效能的重要因素，采用高导电率材料或镀层的通风板可以得到高屏蔽效能。

4.导电玻璃和导电膜片

显示屏或显示窗口既要满足视觉要求，又要满足防电磁辐射的要求，为此，可选用导电玻璃实现屏蔽。导电玻璃可用两块光学玻璃中间夹金属丝网构成，金属丝网密度越大，屏蔽效能就越高，但透光性变得越差。导电玻璃也可由光学玻璃或有机玻璃表面镀的金属薄膜构成。此外，还可在透明聚脂膜片上镀以金属薄膜，制成柔性透明导电膜片。这种膜片的透光性可达70%(80%，而且膜片很薄，仅0.13mm，可以直接贴覆在常规玻璃或有机玻璃表面，特别适用于要求高透明度和中等屏蔽效能的仪表表盘、液晶显示器、面板指示灯孔、彩色显示器等部位。

第四讲：完美的EMC电路设计攻略之：PCB设计要点

【导读】除了元器件的选择和电路设计之外，良好的印制电路板（PCB）设计在电磁兼容性中也是一个非常重要的因素。PCB EMC设计的关键，是尽可能减小回流面积，让回流路径按照设计的方向流动。最常见返回电流问题来自于参考平面的裂缝、变换参考平面层、以及流经连接器的信号。本讲将从PCB的分层策略、布局技巧和布线规则三个方面，介绍EMC的PCB设计技术。

PCB分层策略

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨著电源层或接地层。对於电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层”策略。下面我们将具体谈谈优良的PCB分层策略。

1．布线层的投影平面应该在其回流平面层区域内。布线层如果不在其回流平面层地投影区域内，在布线时将会有信号线在投影区域外，导致“边缘辐射”问题，并且还会导致信号回路面积地增大，导致差模辐射增大。

2．尽量避免布线层相邻的设置。因为相邻布线层上的平行信号走线会导致信号串扰，所以如果无法避免布线层相邻，应该适当拉大两布线层之间的层间距，缩小布线层与其信号回路之间的层间距。

3．相邻平面层应避免其投影平面重叠。因为投影重叠时，层与层之间耦合电容会导致各层之间噪声互相耦合。

多层板设计

时钟频率超过5MHz，或信号上升时间小于5ns时，为了使信号回路面积能够得到很好的控制，一般需要使用多层板设计。在设计多层板时应注意如下几点原则：

1．关键布线层（时钟线、总线、接口信号线、射频线、复位信号线、片选信号线以及各种控制信号线等所在层）应与完整地平面相邻，优选两地平面之间，如图1所示。关键信号线一般都是强辐射或极其敏感的信号线，靠近地平面布线能够使其信号回路面积减小，减小其辐射强度或提高抗干扰能力。

图1：关键布线层在两地平面之间

2．电源平面应相对于其相邻地平面内缩（建议值5H～20H）。电源平面相对于其回流地平面内缩可以有效抑制“边缘辐射”问题，如图2所示。

图2：电源平面应相对于其相邻地平面内缩

此外，单板主工作电源平面（使用最广泛的电源平面）应与其地平面紧邻，以有效地减小电源电流的回路面积，如图3所示。

图3 ：电源平面应与其地平面紧邻

3．单板TOP、BOTTOM层是否无≥50MHz的信号线。如有，最好将高频信号走在两个平面层之间，以抑制其对空间的辐射。

单层板和双层板设计

对于单层板和双层板的设计，主要应注意关键信号线和电源线的设计。电源走线附近必须有地线与其紧邻、平行走线，以减小电源电流回路面积。

单层板的关键信号线两侧应该布“Guide Ground Line”，如图4所示。双层板的关键信号线地投影平面上应有大面积铺地，或者同单层板地处理办法，设计“Guide Ground Line”，如图5所示。关键信号线两侧地“保卫地线”一方面可以减小信号回路面积，另外，还可以防止信号线与其他信号线之间地串扰。

图4：单层板的关键信号线两侧布“Guide Ground Line”

图5 ：双层板的关键信号线地投影平面上大面积铺地

图6：PCB板的分层可以依据下表来设计

PCB布局技巧

PCB布局设计时，应充分遵守沿信号流向直线放置的设计原则，尽量避免来回环绕，如图6所示。这样可以避免信号直接耦合，影响信号质量。此外，为了防止电路之间、电子元器件之间的互相干扰和耦合，电路的放置和元器件的布局应遵从如下原则：

图 7：电路模块沿信号流向直线放置

1．单板上如果设计了接口“干净地”，则滤波、隔离器件应放置在“干净地”和工作地之间的隔离带上。这样可以避免滤波或隔离器件通过平面层互相耦合，削弱效果。此外，“干净地”上，除了滤波和防护器件之外，不能放置任何其他器件。

2．多种模块电路在同一PCB上放置时，数字电路与模拟电路、高速与低速电路应分开布局，以避免数字电路、模拟电路、高速电路以及低速电路之间的互相干扰。另外，当线路板上同时存在高、中、低速电路时，为了避免高频电路噪声通过接口向外辐射，应该遵从图7中的布局原则。

图8：高、中、低速电路布局原则

3．线路板电源输入口的滤波电路应应靠近接口放置，避免已经经过了滤波的线路被再次耦合。

图9：电源输入口的滤波电路应应靠近接口放置

4．接口电路的滤波、防护以及隔离器件靠近接口放置，如图9所示，可以有效的实现防护、滤波和隔离的效果。如果接口处既有滤波又有防护电路，应该遵从先防护后滤波的原则。因为防护电路是用来进行外来过压和过流抑制的，如果将防护电路放置在滤波电路之后，滤波电路会被过压和过流损坏。此外，由于电路的输入输出走线相互耦合时会削弱滤波、隔离或防护效果，布局时要保证滤波电路（滤波器）、隔离以及防护电路的输入输出线不要相互耦合。

图10：接口电路的滤波、防护以及隔离器件靠近接口放置

5．敏感电路或器件（如复位电路等）远离单板各边缘特别是单板接口侧边缘至少1000mil。

6．存在较大电流变化的单元电路或器件（如电源模块的输入输出端、风扇及继电器）附近应放置储能和高频滤波电容，以减小大电流回路的回路面积。

7．滤波器件需并排放置，以防止滤波后的电路被再次干扰。

8．晶体、晶振、继电器、开关电源等强辐射器件远离单板接口连接器至少1000mil。这样可将干扰直接向外辐射或在外出电缆上耦合出电流来向外辐射。

PCB布线规则

除了元器件的选择和电路设计之外，良好的印制电路板（PCB）布线在电磁兼容性中也是一个非常重要的因素。既然PCB是系统的固有成分，在PCB布线中增强电磁兼容性不会给产品的最终完成带来附加费用。任何人都应记住一个拙劣的PCB布线能导致更多的电磁兼容问题，而不是消除这些问题，在很多例子中，就算加上滤波器和元器件也不能解决这些问题。到最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB布线习惯是最省钱的办法。下面将对PCB布线的一些普遍规则和电源线、地线及信号线的设计策略进行介绍，最后，根据这些规则，对空气调节器的典型印制电路板电路提出改进措施。

1. 布线分离

布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。3W规范表明所有的信号（时钟，视频，音频，复位等等）都必须象图10所示那样，在线与线，边沿到边沿间予以隔离。为了进一步的减小磁耦合，将基准地布放在关键信号附近以隔离其他信号线上产生的耦合噪声。

图11：线迹隔离

2．保护与分流线路

设置分流和保护线路是对关键信号，比如对在一个充满噪声的环境中的系统时钟信号进行隔离和保护的非常有效的方法。在图12中，PCB内的并联或者保护线路是沿着关键信号的线路布放。保护线路不仅隔离了由其他信号线上产生的耦合磁通，而且也将关键信号从与其他信号线的耦合中隔离开来。分流线路和保护线路之间的不同之处在于分流线路不必被端接（与地连接），但是保护线路的两端都必须连接到地。为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上到地的通路。

图12：分流和保护线路

3．电源线设计

根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。在单面板或双面板中，如果电源线走线很长，应每隔3000mil 对地加去耦合电容，电容取值为10uF＋1000pF。

4．地线设计

地线设计的原则是：

(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽

量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。

(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。

(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。

5．信号线设计

对于关键信号线，如果单板有内部信号走线层，则时钟等关键信号线布在内层，优先考虑优选布线层。另外，关键信号线一定不能跨分割区走线，包括过孔、焊盘导致的参考平面间隙，否则会导致信号回路面积的增大。而且关键信号线应距参考平面边沿≥3H（H为线距离参考平面的高度），以抑制边缘辐射效应。

对于时钟线、总线、射频线等强辐射信号线和复位信号线、片选信号线、系统控制信号等敏感信号线，应远离接口外出信号线。从而避免强辐射信号线上的干扰耦合到外出信号线上，向外辐射；也避免接口外出信号线带进来的外来干扰耦合到敏感信号线上，导致系统误操作。

对于差分信号线应同层、等长、并行走线，保持阻抗一致，差分线间无其它走线。因为保证差分线对的共模阻抗相等，可以提高其抗干扰能力。

根据以上布线规则，对空气调节器的典型印制电路板电路进行改进优化，如图12所示。

图13：改进空气调节器的典型印制电路板电路

总体来说，PCB设计对EMC的改善是：在布线之前，先研究好回流路径的设计方案，就有最好的成功机会，可以达成降低EMI辐射的目标。而且在还没有动手实际布线之前，变更布线层等都不必花费任何钱，是改善EMC最便宜的做法。

第五讲：完美的EMC电路设计攻略之：EMC工程师必备技能

【导读】产品EMC的认证关系到产品的出货，对于一个产品来说是相当重要的。EMC工程师需要具备那些技能?从产品需要进行设计、整改认证的整个过程，EMC工程师都必须时刻关注，掌握好必备技能，才能“兵来将挡，水来土掩”。

从产品需要进行设计、整改认证的整个过程看EMC工程师必须掌握以下技能：

1、EMC的基本测试项目以及测试过程掌握，具体点就是要对FCC，CE这些标准熟，对于认证结构的流程熟；

2、产品对应EMC的标准掌握，不论国标，还是国际标准都要熟；

3、产品的EMC整改定位思路掌握，要熟悉一些分析方法和手段，要对常见的PCB layout软件进行必要的操作；

4、产品的各种认证流程掌握，要有一些认证的资源，比如到那里进行认证；

5、产品的硬件知识，对电路(主控、接口)了解，对容易产生EMI的信号的处理措施；

6、EMC设计整改元器件(电容、磁珠、滤波器、电感、瞬态抑制器件等)使用掌握，比如什么时候需要用到ESR,ESL小的电容等等；

7、产品结构屏蔽设计技能掌握，熟悉一些屏蔽材料。

EMC电路设计要点

在考虑EMI控制时，设计工程师及PCB板级设计工程师首先应该考虑IC芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的：工艺技术(例如CMoS、ECI、刀1)等都对电磁干扰有很大的影响。

1. 集成电路EMl来源

PCB中集成电路EMI的来源主要有：数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号频率导致的EMl

2 信号电压和信号电流电场和磁场芯片自身的电容和电感等。集成电路芯片输出端产生的方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI 发射带宽，它是信号上升时间(而不是信号频率)的函数。

计算EMI发射带宽的公式为： f=0.35/Tr

式中，厂是频率，单位是GHz;7r是信号上升时间或者下降时间，单位为ns。

从上述公式中可以看出，如果电路的开关频率为50MHz，而采用的集成电路芯片的上升时间是1ns，那么该电路的最高EMI发射频率将达到350MHz，远远大于该电路的开关频率。而如果汇的—上升时间为5肋Fs，那么该电路的最高EMI发射频率将高达700MHz。

电路中的每一个电压值都对应一定的电流，同样每一个电流都存在对应的电压。当IC的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产生电场和磁场，而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐射的百分比，不仅是信号上升时间的函数，同时也取决于对信号源到负载点之间信号通道上电容和电感的控制的好坏，因此，信号源位于PCB板的汇内部，而负载位于其他的IC内部，这些IC可能在PCB上，也可能不在该PCB上。为了有效地控制EMI，不仅需要关注汇;芭片自身的电容和电感，同样需要重视PCB上存在的电容和电感。

当信号电压与信号回路之间的锅合不紧密时，电路的电容就会减小，因而对电场的抑制作用就会减弱，从而使EMI增大;电路中的电流也存在同样的情况，如果电流同返回路径之间锅合不;佳，势必加大回路上的电感，从而增强了磁场，最终导致EMI增加。这充分说明，对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制IC封装中电磁场的措施大体相似。如同PCB设计的情况，IC 封装设计将极大影响EMI。

电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的。当汇的输出级发：跳变并驱动相连的PCB 线为逻辑“高”时，汇芯片将从电源中吸纳电流，提供输出级月需的能量。对于IC不断转换所产生的超高频电流而言，电源总线姑子PCB上的去辊网络止于汇的输出级。如果输出级的信号上升时间为1.0ns，那么IC要在1.0ns这么短的时P内从电源上吸纳足够的电流来驱动PCB上的传输线。电源总线上电压的瞬变取决于电源j线路径上的申。感、吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义：

式中，L是电流传输路径上电感的值;dj表示信号上升时间间隔内电流的变化;dz表示d流的传输时间(信号的上升时间)的变化。

由于IC管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上于时间也在一定程度上取决于汇的工艺技术，因此选择合适的汇就可以在很大程度上控伟上述公式中提到的三个要素。

封装特征在电磁干扰控制中的作用

IC封装通常包括硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片安装在小型64PCB上，通过绑定线实现硅基芯片与焊盘之间的连接，在某些封装中也可以实现直接连接小型PCB实现硅基芯片上的信号和电源与汇封装上的对应管脚之间的连接，这样就实到了硅基芯片上信号和电源节点的对外延伸。因此，该汇的电源和信号的传输路径包括馅基芯片、与小型PCB之间的连线、PCB走线以及汇封装的输入和输出管脚。对电容和宅感(对应于电场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏，某些设计特征将直接影响整个IC芯片封装的电容和电感。

先看硅基芯片与内部小电路板之间的连接方式。许多的汇芯片都采用绑定线来实颈硅基芯片与内部小电路板之间的连接，这是一种在硅基芯片与内部小电路板之间的极细6t电线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CU)相近‘芯片本身是一种硅基器件，其热胀系数与典型的PCB材料(如环氧树脂)的热胀系数有相大的差别。如：果硅基芯片的电气连接点直接安装在内部小PCB上的话，那么在一段相对较短的时间之后，IC封装内部温度的变化导致热胀冷缩，这种方式的连接就会因为断裂而失效。绑定线是一种适应这种特殊环境的引线方式，它可以承受较大负荷的弯曲变形而不容易断裂。

采用绑定线的问题在于，每一个信号或者电源线的电流环路面积的增加将导致电感值升高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接，也就是说硅基芯片的连接点直接联结在PCB 的焊盘上。这就要求选择使用一种特殊的PCB板基材料，这种材料应该具有极低的热膨胀系数。而选择这种材料将导致汇芯片整体成本的增加，因而采用这种工艺技术的芯片并不常见，但是只要这种将硅基芯片与载体PCB直接连接的IC存在：并且在设计方案中可行，那么采用这样的IC器件就是较好的选择。

一般来说，在汇封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之间电容是选择集成电路芯片过程的首要考虑因素。举例来说，小间距的表面贴装与大间距的表面贴装：工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的汇芯片，而这两种类型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的汇芯片同任何常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看，小型的封装和更细的间距通常总是代表性能的提高。

引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或者是电源与返回路径之间的接近程度，因此要考虑足够多的返回路径。

电源管脚和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻分布，而且在这种引线结构中应该分配多个电源管脚和地管脚对。这两方面的特征都将极大地降低电源和地之间的环路电感，有助于减少电源总线上的电压瞬变，从而降低EAdI。由于习惯上的原因，现在市场上的许多芯片并没有完全遵循上述设计规则，但IC设计和生产厂商都深刻理解这种设计方法的优点，因而在新的IC芯片设计和发布时厂商更关注电源的连接。

理想情况下，需要为每一个信号管脚都分配一个相邻的信号返回管脚(如地管脚)。实际情况并非如此，众多的IC厂商是采用其他折中方法。在BGA封装中，一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信号的返回管脚，在这种管脚排列方式下，每一个信号与信号返回路径之间仅相差一个管脚的距离。而对于四方扁平封装(QFP)或者其他鸥翼(gullw切g)型封装形式的IC来说，在信号组的中心放置一个信号的返回路径是不现实的，即便这样也必须保证每隔4到6个管脚就放置一个信号返回管脚。需要注意

的是，不同的汇工艺技术可能采用不同的信号返回电压。有的IC使用地管脚(如TIL器件)作为信号的返回路径，而有的IC则使用电源管脚(如绝大多数的ECI‘器件)作为信号的返回路径，也有的IC同时使用电源管脚和地管脚(比如大多数的CMoS器件)作为信号的返回路径。因此设计工程师必须熟悉设计中使用的IC芯片逻辑系列，了解它们的相关工作情况。

IC芯片中电源和地管脚的合理分布不仅能够降低EMI，而且可以极大地改善地弹反射(ground boltnce)效果。当驱动传输线的器件试图将传输线下拉到逻辑低时，地弹反射却仍然维持该传输线在逻辑低闭值电平之上，地弹反射可能导致电路的失效或者出现故障。

IC封装中另一个需要关注的重要问题是芯片内部的PCB设计，内部PCB通常也是IC封装中最大的组成部分，在内部PCB设计时如果能够实现电容和电感的严格控制，将极大地改善系统的整体EMI性能。如果这是一个两层的PCB板，至少要求PCB板的一面为连续的地平面层，PCB板的另一面是电源和信号的布线层。更理想的情况是四层的PCB板，中间的两层分别是电源和地平面层，外面的两层作为信号的布线层。由于汇封装内部的PCB通常都非常薄，四层板结构的设计将引出两个高电容、低电感的布线层，它特别适合于电源分配以及需要严格控制的进出该封装的输入输出信号。低阻抗的平面层可以极大地降低电源总线亡的电压瞬变，从而极大地改善EMI性能。