电子技术相关 数电作业_01
数字电路与逻辑设计
第1章作业题
1.1 数字信号及其特点
1.1.2 一周期性数字波形如图题1.1.2所示，试计算：
(1) 周期(2) 频率(3) 占空比
11
1
2
0 12 (ms)
图题 1.1.2
1.1.3 设周期性矩形脉冲幅值为5V，脉宽t w=225ns，周期T=500ns，上升时间t r=10ns，下降时间t f=20ns。试画出该矩形脉冲信号，并求每周期中高、低电平持续时间t h和t l以及占空比。（假定矩形脉冲的上升沿和下降沿是随时间线性变化的）。
1.2 数制
1.2.1 将下列二进制数转换为十进制数。
(2) (10111100) B(4) (1001.01101) B (5) (0.11011) B
1.2.3 将下列十进制数转换为二进制数和十六进制数。
(2) (127)D（4）(2313)D
1.2.5 将下列十六进制数转换为十进制数：
(2) (103.2)H(4) (A45D.0BC)H
1.3 码制
1.3.1 将下列十进制数转换为8421BCD码：
(2) 127 (4) 3.14
1.3.3 将下列数码分别作为自然二进制数和8421BCD码时，分别求出相应的十进制数。
(2) 100010010011(4) 10000100.10010001
1.3 二进制的算术运算
1.3.1 写出下列二进制数的原码、反码和补码：
(2) (+10110)B(4) ( 10110)B
1.3.2 写出下列有符号二进制补码所表示的十进制数：
(3) 11101000(4) 11011001
1.3.3 试用8位二进制补码表示下列十进制数：
1
(2) +68 (4) -90
1.3.4 试用8位二进制补码计算下列各式，并用十进制数表示结果：
(3) -29-25 (4) -120+30
2
数字电子技术练习题及答案
数 字电子技术练习题及答案 一、填空题 1、(238)10＝( 11101110 )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ）、（ D 触发器 ）、（ JK 触发器 ）、（ T 触发器 ）和（ T ’触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在JK ＝00时，具有（ 保持 ）功能，JK ＝11时；具有（ 翻转 ）功能；JK ＝01时，具有（ 置0 ）功能；JK ＝10时，具有（ 置1 ）功能。 29、JK 触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS 触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T ’触发器具有（ 翻转 ）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是
数电作业
姓名：尹金坤学号：1609131093 班级：16通信（2）班 电子技术发展的现状与未来 从高中时代开始，我便对电学有着浓厚的兴趣。当时便觉得电有许多不可思议之处，区别于力学对应的机械结构，电子元件似乎有着某些神奇的魔力。几年后，我来到了哈工大，学的专业是航天学院的自动化，如愿的向着成为一名工程师的梦想更近了一步，并且专业的主修课程也是电相关的。我也有高中同学来到工大学的专业是机械和能源动力等机械相关的，而我是学电的，其实我为此觉得挺骄傲的，因为我觉得学电的更能对这个世界有巨大的影响，想想如今世界上的科技及工程领域中那些最炙手可热的产品，智能手机，平板电脑，可穿戴设备，全息眼镜，无人机，智能汽车等等，这些最为酷炫的，代表着人类科技与智慧最高成果的产品，多数不都是电子产品吗？或者至少他们的核心部分是通过电力电子技术来实现的。我不知道自己这么想是不是有一些偏激，或者是因为并不了解其他领域，但在现在这却是真实的想法，我为自己的未来将会主要投身于电学而感到自豪，而激动不已，我期待自己能在这个领域中有所作为，来改变世界。在这篇小论文中，我通过搜集资料，以及一些自身的理解，梳理了电子技术现状并展望了它的未来。 人类目前超大规模集成电路的设计已经达到了相当高的水平。现在世界上最小的芯片的宽度仅有一个人手指相邻两条指纹的大小，然而其集成度却达到了令人难以想象的水平。虽然根据摩尔定律的预言，电路的集成度终将到达一个极限。然而随着纳米电子学和光电子学的不断发展和渐渐成熟，未来的电子科学与技术终将实现巨大的进步。我
们目前所用的光纤通信就跟光电子学息息相关，这种通信方式相对于我们平常使用的无线电通信有着很多优点，例如它的通信容量大，传输距离远，无辐射，难于窃听，抗电磁干扰，通信质量佳等等都是无线电通信难以比拟的。纳米电子技术与光电子技术终将给世界带来巨大的产业革命，将使得未来人类的生活更加方便快捷。未来的电子系统和装备都将运行在量子力学原理之上。对这些微观世界里面物质运动规律的研究必将给人类科技带来巨大的变革。我们的网速会更快，我们所用的电子设备会更小，然而质量、精度却会更高，我们的计算机的运算速度会更快，电脑电视的图像显示会更加清晰……而这些，同时又会带动航天产业、服务业、国防、通信以及医学等等相关产业的巨大前进，并最终带动整个人类社会的巨大进步。说完大的趋势，我想回到我国的层面上。曾经看到过这样一段话来对比了国外与我国的机械与电子技术的现状。国外在六十年代甚至更早以前,相当人体四肢的各种动力机械,如蒸汽机、柴油机、电动机等已相继发明,延长和扩充了人体四肢的功能,实现了体力劳动的机械化。六十年代起到七十年代作为人类大脑延长和扩充的电子计算机业已基本成熟,实现了脑力劳劝的机械化,并日益逼近着人脑的全部功能。与此相反,作为感官的延长和扩充的传感器,却显得十分落后。为此,国外许多国家把传感器作为八十年代重要的关键技术来发展,甚至国外把八十年代叫做传感器时代。我国的机械产品本身是先进的,但因为传感器和计算机落后,形成了所谓“四肢”发达、“大脑”简单、“感觉”迟钝的畸形局面。许多外商把我国生产的机床配上电脑;把我国的照像机配上电子快门或把国产缝纫机配上程序控制都可以以高价畅销于国际市场。这说明我国的机械产品、仪器仪表的智能化太差,机械产品与微型计算机配套率太低。因此,在如今机电一体化的趋势下，把微机技术引入非电专业的教学计划,改变我国机械产品的落后状态是当务之急。仔细想一想觉得真的很有道理，计算机以及传感器技术真的是代表了一个产品或设备的大脑和感官器官啊，单单的四肢发达是远远不够的，如今
电子技术基础数字部分
电子技术基础数字部分： 《电子技术基础数字部分(第5版)习题全解》是为配合华中科技大学电子技术课程组编、康华光任主编、邹寿彬和秦臻任副主编的《电子技术基础数字部分》（第五版）教材而编的习题全解。 内容包括《电子技术基础数字部分》（第五版）各章习题解答。 《电子技术基础数字部分(第5版)习题全解》使用对象主要是电气信息类（包括原电子、电气、自控等类）教师，希望它的出版有助于电子技术基础授课教师进行教学、开展教学研究及提高教学质量目录： 1 数字逻辑概论 1.1 数字电路与数字信号 1.2 数制 1.3 二进制数的算术运算 1.4 二进制代码 1.5 逻辑函数及其表示方法 2 逻辑代数与硬件描述语言基础 2.1 逻辑代数 2.2 逻辑函数的卡诺图化简法 3 逻辑门电路 3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.3 射极耦合逻辑门电路
3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 4 组合逻辑电路 4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路中的竞争冒险 4.4 若干典型的组合逻辑集成电路 4.5 组合可编程逻辑器件 5 锁存器和触发器 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能 6 时序逻辑电路 6.1 时序逻辑电路的基本概念 6.2 同步时序逻辑电路的分析 6.3 同步时序逻辑电路的设计 6.4 异步时序逻辑电路的分析 6.5 若干典型的时序逻辑集成电路 6.6 时序可编程逻辑器件 7 存储器、复杂可编程器件和现场可编程门阵列7.1 只读存储器
数字电子技术练习题及答案
数字电子技术练习题及答案 一、填空题 1、(238)10＝( )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ）、（ D 触发器 ）、（ JK 触发器 ）、（ T 触发器 ）和（ T ’触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在JK ＝00时，具有（ 保持 ）功能，JK ＝11时；具有（ 翻转 ）功能；JK ＝01时，具有（ 置0 ）功能；JK ＝10时，具有（ 置1 ）功能。 29、JK 触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS 触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T ’触发器具有（ 翻转 ）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是（ n n n Q K Q J Q +=+1 ）；D 触发器的特性方程是（ D Q n =+1 ）；T 触发器的特性方程是（ n n n Q T Q T Q +=+1 ）； T ’触发器的特性方程是（ n n Q Q =+1 ）。
电子技术基础数字部分第五版康光华主编第1~6章章节详细习题答案
第一章习题答案 1.1.4 一周期性信号的波形如图题1.1.4所示，试计算：（1）周期；（2）频率；（3）占空比 012 （ms） 图题1.1.4 解： 周期T=10ms 频率f=1/T=100Hz 占空比q=t w /T ×100%=1ms/10ms ×100%=10% 1.2.2 将下列十进制数转换为二进制数、八进制数和十六进制数，要求误差不大于2-4： （1）43 （2）127 （3）254.25 （4）2.718 解： 1. 转换为二进制数： （1）将十进制数43转换为二进制数，采用“短除法”，其过程如下： 2 4 3 ………………………余1……b 02 21 ………………………余1……b 12 1 ………………………余1……b 5 2 2 ………………………余0……b 42 5 ………………………余1……b 32 10 ………………………余0……b 20 高位 低位 从高位到低位写出二进制数，可得（43）D =（101011）B （2）将十进制数127转换为二进制数，除可用“短除法”外，还可用“拆分比较法”较为简单： 因为27=128，因此（127）D =128-1=27-1=（1000 0000）B -1=（111 1111）B （3）将十进制数254.25转换为二进制数， 整数部分（254）D =256-2=28-2=（1 0000 0000）B -2=（1111 1110）B 小数部分（0.25）D =（0.01）B （254.25）D =（1111 1110.01）B （4）将十进制数2.718转换为二进制数 整数部分（2）D =（10）B 小数部分（0.718）D =（0.1011）B 演算过程如下：
《数字电子技术基础》课后习题答案
《数字电路与逻辑设计》作业 教材：《数字电子技术基础》 （高等教育出版社，第2版，2012年第7次印刷）第一章： 自测题： 一、 1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路 5、各位权系数之和，179 9、01100101，01100101，01100110； 11100101，10011010，10011011 二、 1、× 8、√ 10、× 三、 1、A 4、B 练习题： 1.3、解： (1) 十六进制转二进制： 4 5 C 0100 0101 1100 二进制转八进制：010 001 011 100 2 1 3 4 十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10 所以：(45C)16=(10001011100)2=(2134)8=(1116)10 (2) 十六进制转二进制： 6 D E . C 8 0110 1101 1110 . 1100 1000 二进制转八进制：011 011 011 110 . 110 010 000 3 3 3 6 . 6 2 十六进制转十进制：(6DE.C8)16=6*162+13*161+14*160+13*16-1+8*16-2=(1758.78125)10 所以：(6DE.C8)16=(011011011110. 11001000)2=(3336.62)8=(1758.78125)10
(3) 十六进制转二进制：8 F E . F D 1000 1111 1110. 1111 1101二进制转八进制：100 011 111 110 . 111 111 010 4 3 7 6 . 7 7 2 十六进制转十进制： (8FE.FD)16=8*162+15*161+14*160+15*16-1+13*16-2=(2302.98828125)10 所以：(8FE.FD)16=(100011111110.11111101)2=(437 6.772)8=(2302.98828125)10 (4) 十六进制转二进制：7 9 E . F D 0111 1001 1110 . 1111 1101二进制转八进制：011 110 011 110 . 111 111 010 3 6 3 6 . 7 7 2 十六进制转十进制： (79E.FD)16=7*162+9*161+14*160+15*16-1+13*16-2=(1950. 98828125)10 所以：(8FE.FD)16=(011110011110.11111101)2=(3636.772)8=(1950.98828125)10 1.5、解： (74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD (45.36)10 =(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD (136.45)10 =(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10 =(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD 1.8、解 （1）(+35)=(0 100011)原= (0 100011)补 （2）(+56 )=(0 111000)原= (0 111000)补 （3）(-26)=(1 11010)原= (1 11101)补 （4）(-67)=(1 1000011)原= (1 1000110)补
哈工大数电大作业-作业1-计数器
哈工大数电大作业-作业1-计数器 数电大作业 1 计数器 一、实验目的 1.学习使用Verilog HDL语言，并学会使用进行Quartus H软件编 程和仿真； 2.掌握数字电路的设计方法，熟悉设计过程及其步骤； 3.培养学生的动手能力，能学以致用，为今后从事电子线路设计 打下良好基础； 4.巩固加深对数电知识的理解，在仿真调试过程中，能结合原理 来分析实验现象； 二、实验内容 1.设计内容及要求 1)利用 Verilog HDL 设计一个以自己学号后三位为模的计数器； 2)编写源程序；
3)给出仿真电路图和仿真波形图； 2.需求分析： 由于本人的学号为 7112130501，后 3 位为 501，为便于观察，选取中间三位为进制来编写加法计数器，以保证与他人的区别性，即编一个以 213 为模的加法计数器。若采用同步清零的方法，则计数为 0~212，化为二进制数即为 0 0000 0000计到 0 1101 0100。
3. 编写源代码: module count_213(out, data, load, reset, elk); output [8:0] out; i 叩ut [8:0] data; input load ，reset, elk; reg [8:0] out; always ?(posedge elk) begin 辻(！reset)out=9, hOOO; else if (load)out=data; else if (out>=212)out=9, hOOO; else out=out+1; end endmodule 程序说明: 该计数器为一个9位计数器，计数范围0~212,具有同步同 步置数和同步清零功能。时钟的上升沿有效，当elk 信号的上升 沿到来时，如果清零信号为0,则清零；若不为0,计数器进行计 数，计至212处同步清零。 4. 画出仿真电路图： 图1为同步置数、同步清零加法计数器的仿真电路图 //elk 上升沿触发 〃同步清零，低电平有效 //同步预置 〃计数最大值为212,超过清零 〃计数
数电期末练习题
第一章数制与码制 一、单项选择题： 1. 十进制数32转换为二进制数为（C）A、1000 B、10000 C、100000 D、1000000 2. 二进制数转换为十六进制数为（D ）A、FE1H B、FC2H C、7D1H D、7E1H 3. 十进制数36转换为8421BCD码为（C）A、00100100 B、00110100 C、00110110 D、 4. 一位十六进制数可以用（C ）位二进制数来表示。A、１B、２C、４D、16 5. 十进制数25用8421BCD码表示为（B ）。A、10 101 B、0010 0101 C、100101 D、10101 6．十进制数35转换为8421BCD码为（B ）A、00100100 B、00110101 C、00100011 D、00110110 7．三位二进制数码可以表示的状态是（ D ）。A、2 B、4 C、6 D、8 8．十进制数25转换为二进制数为（ D ）。A、110001 B、10111 C、10011 D、11001 9．BCD代码为（）表示的数为(594)10，则该BCD代码为（）。 A、8421BCD码 B、余3 BCD码 C、5421BCD码 D、2421BCD码（C） 10．与二进制数00100011相应的十进制数是( B )。A、35 B、19 C、23 D、67 11. 是8421BCD码的是（ B ）。A、1010B、0101 C、1100 D、1101 12. 二进制数1101转换为十进制数为（D ）A、10 B、11 C、12D、13 13. 比较数的大小，最大数为（ C ）A、(1 B、(51)10C、(34)16 =(52) 10 D、(43)8 14．把二进制数转换成十进制数为（A ）A、150 B、96 C、82 D、159 15. 将十六进制数4FB转换为二进制数等于( C ) A、0B B、0B C、0 D、 16. 将数转换为十六进制数为（ A ）A、 B 、C、 D 2 17. 将十进制数130转换为对应的八进制数：( ) A、202 B、82 C、120 D、230 18. 二进制整数最低位的权是（c ）A、0 B、2 C、02D、4 19. n位二进制整数，最高位的权是（）A、n2B、1n2-C、1n2+D、2n2+ 20. 下列四个数中最大的数是( ) A、(AF)16 B、(0010)8421BCD C、()2 D、(198)10 21. 将代码()8421BCD转换成二进制数为（b） A、(01000011)2 B、(01010011)2 C、()2 D、(0001)2 22. 十进制数4用8421BCD码表示为：（）A、100 B、0100 C、0011 D、11 23. 下列不同进位制中最大的是（） A、（76）8 B、（1100101）2 C、（76）10 D、（76）16 24. 用8421码表示的十进制数45，可以写成（） A、45 B、[101101]BCD C、[01000101]BCD D、[101101]2 25. 下列属于8421BCD码的是（）A、1011B、1111C、0111D、1100 26. 下列不属于8421BCD码的是（）A、0101B、1000C、0111D、1100 27. 下列四个数中最大的数是( )
电子技术基础数字部分期末试卷
电子技术基础数字部分期末试卷 姓名 学号 成绩 一、填空题（每空1分，共15分） 1、组合电路没有 记忆 功能，因此，它是由 门电路 组成。 2、将BCD 码翻译成十个对应输出信号的电路称为二十进制译码器，它有 4 个 输入端， 10 输出端。 3、 下图所示电路中，()C B A Y 1⊕=；B A Y 2+=；=+=? +?=B A B A AB A AB B Y 3。 4、二进制数A=1011010；B=10111，则A-B=n Q R S +（1000011）20RS =。 5、判断图1.5电路, b 是组合电路的框图, a 是时序电路的框图。从中可以看 出，时序电路与组合电路相比，在电路结构上的特点是 时序电路有记忆元件，由存储电路构成，组合电路无记忆元件，由门电路构成。 6、一个逻辑函数除了用函数式、真值表和逻辑图之外，还有二种表示方法，它们是 卡诺 图， 波形图。 二、选择题（每题3分，共15分） A 1 B Y 2 A B C Y 1 A B Y 3
1、以下式子中不正确的是（ C ） a ．1?A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝1 2、下列说法不正确的是（ C ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 3、电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ B ） a ．“110” b ．“100” c ．“010” d ．“000” 4、以下错误的是（ B ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 5、下列描述不正确的是（ B ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 三、证明或化简下列函数（每小题5分，共15分） 1、证明 C AC C AB C B A =++ 证明：
数字电子技术练习题及答案
数字电子技术练习题及 答案 TPMK standardization office【 TPMK5AB- TPMK08- TPMK2C- TPMK18】
数 字电子技术练习题及答案 一、填空题 1、(238)10＝( 11101110 )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。
数字电子技术练习题
数字电子技术习题 一、 选择题 1．余3码01111001对应的8421BCD 码为：（ A ） A.（01000110）BCD B. (00111001)BCD C.(01100110)BCD D.(10011100)BCD 2．用8421BCD 码表示的十进制数45，可以写成：（ C ） A ．75 B. [1011101]BCD C. [01000101]BCD D. [1010111]2 3．函数)15,13,9,8,7,5,4,3,2(),,,(m D C B A F ∑=的最简与或式为：（ D ） A ．C B A CD A C B A BD C B A F ++++=； B ．C B A D C A C B A BCD C B A F ++++=； C ．BD CD A D C A C B A C B A C B A F +++++=； D ．BD C B A C B A C B A F +++=． 4．函数F WX WY XY WZ XZ =++++，可以写成：（ A ） A ．F WX Y Z =++ B ．))((Z X W Y X W F ++++= C ．F W X Y Z =+++ D ．Z X Y W WX F ++= 5．在下列各种电路中，属于组合电路的有：（ A ） A ．译码器 B. 触发器 C. 寄存器 D. 计数器 6．在下列各种电路中，不属于组合电路的有：（ D ） A ．译码器 B. 编码器 C. 加法器 D. 计数器 7．试判断图示组合电路，在C =1时的逻辑功能为：( C ) A ．同或门 B ．与非门 C ．或非门 D ．与或非门 8．试判断图示组合电路，在C =0时的逻辑功能为：( C ) A ．同或门 B ．与非门 C ．与门 D ．与或非门
《电子技术基础数字部分》总复习
《电子技术基础-数字部分》 一、基础知识 1、代数逻辑 进制与码 1)二进制(B)八进制(O) 十进制(D) 十六进制(H) 2) BCD码 公式定理 反演规则(必考) 1)与、或互换 2)0、1互换
3) 原变量、反变量互换 不属于单个变量上的非号要保留不变 对偶规则(必考) a. 与、或互换 b. 0、1互换 代数化简(大题) 并项法：A+ā=1 吸收法：A+AB=A 消去法：A+AB=A+B 卡诺图化简(大题) 写出最小项表达式 填卡诺图 合并最小项 将包围圈相加 2、逻辑门 1） OC 门－－－TTL （集电极开路门） 指TTL 门电路输出级BJT 管的集电极是开路的 OC 门必须外接负载电阻和电源才能正常工作 OD 门（漏极开路门）：指CMOS 门输出电路只有NMOS 管，并且漏极是开路的 与OD 门相比可以承受较高的电压和较大的电流 2） 三态门－－－TSL 输出除了输出高、低电平外，还具有高输出阻抗的第三状态， 称为高阻态，又称为禁止态 3） CMOS 传输门 ①既可以传输数字信号，又可以传输模拟信号 ②传输门的输入和输出可以互换 OC 门 三态门 传输门
扇入数=输入端的个数，3输入，则Ni=3 2）扇出 扇出No ——驱动同类门的个数（有两种情况）： ①拉电流 ②灌电流 如果N OL ≠N OH ,则No取二者中的最小值 二、组合电路 1、分析(大题) ①由给定的逻辑图写出逻辑关系表达式 ②对表达式进行化简 ③列出真值表 ④由真值表总结出逻辑功能 2、设计(大题) ①电路功能描述 ②真值表(关于A、B、Y等要有文字说明) ③逻辑表达式或卡诺图 ④最简与或表达式 ⑤逻辑变换(例如，变换为用与非门实现) ⑥逻辑电路图 3、集成模块运用(大题) 1)编码器(CD4532) 编码:把二进制码按一定规律编排，为每组代码赋予特定的含义 CD4532:8线-3线优先编码器 功能表：
五邑大学数电第4次课前作业答案
第2章逻辑门电路习题 2-3-1 如图所示，试说明怎样将与非门、或非门、异或门当做反相器使用？各输入端应如何连接？ 如下图所示 2-3-3 已知图中的门电路为74系列TTL门电路，试指出各门电路的输出是什么状态（高电平、低电平、高阻态）? Y1为低电平；Y2为高电平；Y3为高电平；Y4为低电平；Y5为低电平；Y6为高阻态；Y7为高电平；Y8为低电平；
2-2-4在图题所示的TTL 门电路中，要求实现下列规定的逻辑功能时，其连接有无错误？如有错误请改正。 Y=AB 答案解： （a ）有错误。普通门电路不允许输出端直接相连，应将图中的逻辑门改为O C 门。 （b ）正确。图中第二个门是同或门，同或表达式： 。当同或门一端接 V CC 时，相当于输入1，这时输出信号与另一输入信号是相等的。由下图可见，它可以实现 。 （c ）有错误。正确的连接请见图解。 （d ）有错误。正确的连接请见图解。 2-3-5 图所示，已知OC 门G 1~G 3输出高电平时集电极开路三极管的漏电流最大值为I OH （max ） =0.25mA ；低电平最大输出电流I OL （max ）=16mA 。门电路G 4~G 6的高电平输入电流最大值为I IH （max ）=40μA ，低电平输入电流最大值I OL （max ）=-1.6mA 。要求OC 门输出的高、低电平满足V OH ≥3.6V 、V OL ≤0.2V 。试计算当V CC =5V 时外接电阻R P 的取值范围。 A Y B A Y B
参考答案： Ω>>Ω4294.1P R K 2-3-6电路如图题所示，试用表格方式列出各门电路的名称，输出逻辑表达式以及当ABCD=1001时，各输出函数的值。 答案解答见表解。
《数字电路》作业参考答案
《数字电路》作业参考答案 一．填空题 １．53.375D 35.6H 65.5H ２．饱和、截止 ３．与 或 非 ４．辑表达式 真值表 逻辑图 ５．0 1 高阻 ６．集电极开路门—OC 门，三态门—TSL 门 ７．MOS ，NMOS 10．1112．接地，接电源VDD 正极 13．代表某种信息的电平信号，二进制代码，二进制代码，控制信号 14．8，28＝256 15．反馈清零法，反馈置数法 16．2n ≥ N ，M ＝ 2n 17．1，6 18．8421BCD 计数器，5421BCD 计数器 19．2，3，2n (n=0,1,…) 20．保持、量化和编码，时间上连续变化，时间上离散的，max 2f f s ≥ 21．并联，串联 22．同一时刻的输入端的状态，同一时刻的输入端的状态，电路原来的状态 23．随时间连续变化的模拟电压，随时间离散变化的数字 24．EPROM ，E2PROM ， FLASH MEMORY 25．SRAM , DRAM 二．综合题 1．B A Y +=1 2Y ＝A ⊕B
2．将L1的接地输入端设为＋Vcc，将Y2的＋Vcc改为接地 3． J n +K Q n得 4. 由Q n+1=D 和Q n+1=Q n J n +K Q D=Q 2
数字电路 第 3 页 共 10 页 5． 6． 7． 1F A B =+， 2F A B = 8．1111n n n Q S RQ A BQ +=+=+, 22222 n n n n n Q JQ KQ AQ BQ =+=+ 9．对D 触发器有 1 n Q D +=，对RS 触发器有 111n n Q S RQ +=+ 令 n D S RQ =+，化为与非表达式 n D S RQ =，由表达式得D 触发器到RS 触发器得转换电路，如下图所示。
数字电子技术作业题
一、填空题 1、(75)D =（1001011）B， (57.5)D = ( 111001.1)B，(10110111)2 = (267)8 （101101）原 = （110011）补（001101）原 = (001101)补 2、判别竞争冒险的方法有__卡诺图_判别法和_公式法_判别法,消除冒险的办法就在逻辑代数式中增加_冗余_项。 3、时序逻辑电路任何时刻电路的输出不但取决于该时刻电路的_输入__，还取决于电路过去的_输入_。 4、时序电路中触发器的时钟信号有_电平_触发和_边沿_触发两大类。平时用得最多的触发是_边沿__触发。 5、不管同步时序还是异步时序逻辑电路的设计，其设计步骤都可以归纳为以下几步： ①根据逻辑要求，作出_状态转换_图和_状态转换_表；②状态__化简_；③状态__编码_；④求出激励方程和__状态方程和输出方程__表达式；⑤画出__逻辑电路__图。6、可编程可擦写的只读存储器的英文写法是__EPROM__；PROM只读存储器能写入_1_次；而现在日常生活用得最多的是__快速闪存_存储器；存储器的存储容量为1024×16位，表示这个存储器有__10_个地址输入端，_16_个数据输出端。 7、3-8线译码器表示这个译码器有_3_个2进制输入变量，_8_个十进制输出端. 8、已知F=A+BC，则其包含_5_个最小项；当A=1，B=0时，可使F=1的是_异或_（与门或异或门或同或门中选其一填入）。 9、按逻辑功能分，触发器用得较多的有SR_ 触发器、JK触发器、D触发器、_T触发器4种。 二、判断题: 1、（√）对于小数点的处理方法，对于而言，浮点数的表示范围及运算精度都比定点数高。 2、（√）减去一个数等于加上这个数的补数，这就是补码的意义。 3、（√）时序电路的Moore型电路就是一个输出函数中不包含输入变量的时序逻辑电路。 4、（Χ）时序电路中的现态就是原来的状态，就是时钟信号到来之后的电路的状态。 5、（√）三极管作为开关器件使用，截止时输出高电平，饱和时输出低电平。 6、（Χ）最利于制成集成度较高的芯片的组成器件是NMOS器件，而在数字集成电路中，TTL 电路和CMOS电路应用最普遍。 三、作图题： 1、画出同步时序逻辑电路结构模型
数电习题作业
第一章 数字信号的特点是什么数字信号在电路传送中是以什么形式存在的 为什么在计算机中通常采用二进制数 说明二进制、十进制和十六进制各自的适用场合。 将下列十进制数分别用二进制数、十六进制数和8421BCD码来表示： [38]10 []10 [256]10 将下列二进制数转换成十进制数、十六进制数。 （1）[]2（2）[]2 （3）[]2（4）[1101100]2 将下列十六进制数转换成二进制数、十进制数。 （1）2FBC （2）8DF （3）FFF 计算机内数据存储的形式如何 逻辑代数有几种基本运算写出它们各自的表达式和逻辑符号。 一个电路有三个输入端A、B、C，当其中两个输入端为1信号输入时，输出Y为1信号，其余输入组合对应输出为0信号，试列出真值表，写出函数式，画出逻辑图，并根据图所示输入波形画出对应的输出波形。 电路如图所示，设开关闭合为1，断开为0，灯亮为1，灯灭为0。列出反映逻辑L和A、B、C关系的真值表，并写出逻辑函数L的表达式。 图图 答案： ．（略） .（略） ．通常习惯采用十进制数进行计数和表示一些物理量的大小，而微型计算机或其他数字电路内部只有二进制数。在程序设计、指令书写、数据地址分配中十六进制用得非常广泛。．（1）[100110]2 [26]16 [00111000]8421BCD （2）[]2 []16 [] 8421BCD （3）[0]2 [100]16 [0010] 8421BCD ．（1）[ 11 9 32 ]10 []16 （2）[147]10 [93]16 （3）[ 11 15 16 ]10 []16 （4）[108]10 [6C]16 .（1）[000]2 [12220]10（2）[]2 [2271]10（3）[]2 [4095]10．（略） .（略） ．
数电练习题
参考练习题 一、 单项选择题 1、在 情况下，“或非”运算的结果是逻辑“1”。 A.全部输入为1 B.仅一个输入为1 C.仅一个输入为0 D.全部输入为0 2、下列逻辑式中，不正确的是 。 A ．=⊕ B A A ⊙B B. A+BC=(A+B)(A+C) C. C A ABC B = D. C B A C B A =++ 3、八选一数据选择器，其中地址输入端有 个。 A. 2 B.3 C.4 D.8 4、在下列逻辑部件中，不属于组合逻辑部件的是 。 A ．译码器 B.编码器 C.全加器 D.触发器 5、通常时序电路中一定都包含有 。 A ．触发器 B.组合逻辑电路 C.移位寄存器 D.译码器 6、下列触发器中对输入没有约束条件的是 。 A ．基本RS 触发器 B.主从RS 触发器 C. 同步RS 触发器 D.边沿JK 触发器 7 A ．没有触发器 C. 没有稳定的状态 D.输出只与状态有关而与输入无关 8、PROM 可写入信息的次数为 。 A. 0次 B.一次 C. 多次 D.任意次 9、要用可编程逻辑器件PLD 设计实现预期的逻辑功能， 。 A. 只需要计算机 B.只需要开发软件 C. 计算机和开发软件都需要 D. 计算机和开发软件都不需要 10、 FPGA 器件是指 。 A.随机存取存储器 B. 可编程逻辑阵列器件 C.通用阵列逻辑器件 D. 现场可编程门阵列器件 二、 填空题 1、在负逻辑体制中，逻辑电路的输入、输出高电平赋值为 0 ，低电平赋值为 1 。 2、三态门在其 使能 端的信号无效时，输出呈现高阻状态。 3、能在输入为n 个变量的情况下，产生2n 个最小项输出的逻辑部件为 二进制译码器 。 4、具有16位地址码（A 0～A 15）、可同时存取8位数据的RAM 集成片，其存储容量为 216 *8 。 5、在数字系统中，要把并行数据转换成串行数据，或把串行数据转换成并行数据，应选用的数字部件为 寄存器 。