LNA现状

低噪声放大器的应用与发展状况及趋势

1 低噪声放大器的应用

低噪声放大器是现代无线通信、雷达、电子对抗系统等应用中一个非常重要的部分，常用于接收系统的前端，在放大信号的同时抑制噪声干扰，提高系统灵敏度。

如果在接收系统的前端连接高性能的低噪声放大器，在低噪声放大器增益足够大的情况下，就能抑制后级电路的噪声，则整个接收机系统的噪声系数将主要取决于放大器的噪声。如果低噪声放大器的噪声系数降低，接收机系统的噪声系数也会变小，信噪比得到改善，灵敏度大大提高。由此可见低噪声放大器的性能制约了整个接收系统的性能，对于整个接收系统技术水平的提高，也起了决定性的作用。

低噪声放大器是雷达、电子对抗及遥测遥控接受系统等的关键部件。L、S波段低噪声放大器一般用于遥测、遥控系统。在电子对抗、雷达侦察中，由于要接收的信号的频率范围未知，其实频率范围也是要侦察的内容之一，所以要求接收系机的频率足够宽，那么放大器的频率也要求足够宽。而且，雷达侦察接收的是雷达发射的折射波，是单程接收；而雷达接收的是目标回波，从而使侦察机远在雷达作用距离之外就能提早发现雷达目标。灵敏度高的接收机侦察距离就远，如高灵敏度的超外差式接收机可以实现超远程侦察，用以监视敌远程导弹的发射，所以，要增高侦察距离，就要提高接收机灵敏度，就要求高性能的低噪声放大器。

在国际卫星通信应用中, 低噪声放大器的主要发展要求是改进性能和

降低成本。由于国际通信量年复一年地迅速增加, 所以必须通过改进低噪声放大器的性能来满足不断增加的通信要求。因此, 要不懈地不断努力去展宽带低噪声放大器的带宽和降低其噪声温度。从经济观点出

发, 卫星通信整个系统的成本必须减少到能与海底电缆系统相竞争。降低低噪声放大器的噪声温度是降低卫星通信系统成本的一种最有效的

方法, 因为地面站天线的直径可以通过改善噪声温度性能而减小。

另一方面, 在国内卫星通信应用中, 重点放在低噪声放大器的不用维

修特性以及低噪声和宽带性能, 因为在这些系统中越来越广泛地采用

无人管理的工作方式, 特别在电视接收地面站中更是如此。

卫星通信用的低噪声放大器可以分为两种类型——低噪声参量放大器

和场效应晶体管低噪声放大器。这些低噪声放大器用在几个频段内, 包

括4GHz, 12GHz和毫米波频段。宽带低噪声放大器的实现又有很多种类型。SiGe工艺具有优异的射频性能，更由于其较高的性价比，被广泛应用于移动通信、卫星定位和RFID等市场；SiGe工艺还可以与常规的数字模拟电路相集成，制造出功能完整的SoC芯片。目前采用SiGe材料制作射频集成电路已成为国际上的研究热点。实现前端的低噪声放大器是最近兴起的超宽带射频通信系统中的挑战之一。业界一直在追求完全集成的超宽带通信系统SOC，与其他工艺相比，CMOS工艺更易于系统集成,所以人们设计出了许多的CMOS工艺的超宽带低噪声放大器。

4GHz频段是目前卫星通信最通用的频段, 它用于国际卫星通信

和国内卫星通信, 包括电视接收地面站。在这些领域内, 已经研制出了各种各样的低噪声放大器并已得到了应用。低噪声参量放大器和场效应晶体管低噪声放大器根据其冷却系统可以分为三种类型, 即深致冷型式, 热电致冷型式和非致冷型式。深致冷低噪声参量放大器在卫星通信的初期得到广泛的使用。而今天, 除了一些特殊应用以外, 这种型式的参放几乎不象以前那样广泛地使用, 这是因为有维修困难等几方面的

原因。热电致冷和非致冷低噪声参量放大器主要用在国际卫星通信地面站中, 有时也用在国内卫星通信的关键地面站。由于变容管的改进和泵频的提高, 这些低噪声放大器几乎具有深致冷参放那样的低噪声温度。场效应晶体管低噪声放大器主要用在国内卫星通信地面站中, 特别是

用在电视接收地面站中。在这些场合,几乎普遍采用热电致冷和非致冷型式。深致冷型式仅仅用在特殊的场合。

2发展状况及趋势

能够放大微波射频信号的元件有很多，速调管和行波管专门用于高功率场合下放大微波射频信号，而且噪声很高；参量放大器可用于低噪声放大，但是带宽较窄；利用半导体材料的雪崩效应工作的雪崩二极管，因为其噪声较大多数用作负载功率放大器；另外，还有隧道二极管、体效应二极管等微波固体器件，但前者承受信号功率小，易于烧毁而应用很少，而后者工作电压低、调频噪声小而多用于振荡器。量子放大器的噪声系数最好，但是它庞大而且昂贵。

到上世纪四十年代微波晶体管的问世，由于其体积小、重量轻使得其成为微波固体器件的一个重要分支。到了六十年代中期，由于平面外延工艺的发展，双极晶体管能够应用于微波射频波段。而且，随着半导体材料和工艺的迅速发展，场效应晶体管紧接着也应用于微波射频频

段。微波晶体管放大器具有宽频带、稳定性好、噪声性能好、动态范围大等优点。

射频低噪声放大器的设计过程是一个多个性能指标参数折中的过程，它的性能参数包括工作频率、功率增益、噪声系数、输入输出匹配、线性度和直流功耗以及稳定性等。随着CMOS工艺水平的不断提高，设计方法的不断进步，CMOS射频低噪声放大器的性能越来越高。当然，现代无线通信系统对LNA的要求也越来越高，这必然也推动着人们不断去研究探索出新的性能更完善的LNA。在低噪声放大器的设计过程中，我们通常都有好几个目标，比如要使噪声尽可能地小，提供足够增益的同时要有足够的线性度，以及要能提供一个稳定的50Ω输入阻抗，当然在便携设备中还有一个要求就是功耗要尽可能地低。当低噪声放大器前面有一个预选滤波器时，有一个性能好的输入匹配是非常重要的，因为这种滤波器对终端阻抗的质量是非常敏感的。在设计者头脑中有一个这样的概念后，我们首先考虑的就是能够提供一个稳定的输入阻抗，因此出现了各种输入结构，归纳起来可以分为四种，如图1.1所示。这里的每一种结构或者以单端形式出现，或者以差分形式出现。

图1.1 几种常见的LNA结构

图1.1(a)所示电路，在栅极并联一个匹配电阻(在窄带应用中，为实现调谐还可以在MOSFET栅极并联一个到地的电感)，虽然可以实现共轭匹配，但是对放大器的噪声系数影响很大，不适合于要求低噪声系数的场合。图1.1(b)所示共栅极电路，它可以在低电压下工作，其输入电阻就

是其跨导的倒数，我们可以选择合适的器件尺寸和改变其偏置实现阻抗匹配，它不必外接元件也能够达到50Ω的输入电阻，但是它的噪声性能不好，其理论最小噪声系数为2.2dB，不适合用在对噪声系数要求高的场合。图1.1(c)所示电路，它是一个跨阻放大器，在宽带放大器中用的比较多。图1.1(d)所示是源极电感负反馈电路，是目前低噪声放大器当中用的最为广泛的一种结构，它通过源极电感来产生输入阻抗的实部，由于它产生的这个实部不是实电阻，因而这种结构的噪声系数比较小。在过去的二十几年，低噪声技术有了长远的发展。在80年代早期，低噪声放大器的噪声性能已经相当出色了，然而其体积重量都比较大，功耗也比较大。卫星地面终端对低噪声、重量轻、低功耗以及高可靠性同时提出了要求，当时的低噪声放大器还很难同时达到上述要求。随着分子束外延(MBE)和金属有机化合物化学汽相淀积(MOCVD)等晶体生长技术、“能带工程”原理在器件设计中的成功应用，以及电路匹配技术，器件工艺技术的发展，人们开发了许多新型的半导体器件。除砷化钾场效应晶体管(GaAs FET)外，其佼佼者有高电子迁移率晶体管(HEMT)和异质结双极晶体管(HBT)。1981年法国Thomson－CSF公司研制成功第一个低噪声HEMT，在10GHz下，NF为2.3dB，Ga为10.3dB。在之后的五年里，HEMT 已取得了显著的进展，成为公认的最适于毫米波应用的低噪声器件之一。在60GHz下，用GaAs基的HEMT器件能够达到NF＝1.7dB，Ga＝7.6dB。InP-HEMT在1987年问世之后的几年里，噪声性能已提高到令人惊奇的程度，是目前毫米波高端应用最好的低噪声器件。在60GHz下，InP-HEMT 能够达到NF＝0.9dB，Ga＝8.6dB。目前，用HEMT制作的多级低噪声放大器已广泛用于卫星接收系统、电子系统及雷达系统。

微波电路是以微波混合集成电路(MIC)的形式出现的，它是把微波无源元件制作在塑料、陶瓷、蓝宝石等介质基片上．再把微波半导体器件装配(焊接)在基片上。1989年，由混合微波集成电路技术制成的三阶InP基放大器在60-65GHz频段内，已达到噪声系数3.0dB，其相关增益为22dB。三年以后，使用0.1μm InP基HEMT制成的三阶放大器在60GHz下已达到1.6dB的噪声系数，其相关增益16dB。

高电子迁移率晶体管及异质结双极晶体管的出现和GaAs工艺的成熟，给微波单片集成电路(MMIC)的发展奠定了基础。在MMIC中，通常由各种器件、集总参数元件和分布参数元件按照一定的电路拓扑排列而构成。从电路的结构上来看，这和混合微波集成电路有着很多相似的方面，两者既有联系又有区别。在MMIC中的元件包括有源元件和无源元件两类。主要是利用MESFET或HEMT作为有源元件。无源元件除了各种形状的

传输线构成的分布参数元件外，一些集总元件也经常使用。

进入90年代，随着晶体材料技术和微细加工技术的发展，毫米波MMIC进入实用化阶段。MMIC开始主要应用于军用系统，90年代以来，MMIC 在商用产品中开拓了广阔的市场。这主要是商用无线通信市场，如低轨道卫星移动通信、环球定位卫星系统等。长期以来，射频集成电路实现工艺是以GaAs、SiGe衬底的BiCMOS/Bipolar工艺处于主导地位，主要是由于他们的高截止频率、高增益以及相对较低的噪声。但是，由于通信电路的基带处理、数字信号处理通常都采用集成度更高的CMOS工艺，因此工艺的不兼容性长期以来成为了射频集成电路发展的一个瓶颈。近年来人们对硅基深亚微米CMOS工艺技术发展作了不懈努力，MOS晶体管的性能得到了显著的提高，例如，MOSFET的截止频率已经达到了150GHz，这使得采用CMOS工艺实现射频集成电路成为可能。而且，与传统的射频工艺相比，CMOS工艺有着先天的优势——高集成度(与基带、数字信号处理模块工艺兼容)、低成本。所以CMOS射频集成电路成为当前的研究热点。

近年来，随着高新技术的迅猛发展，人类逐渐摆脱有线设备的束缚，无线通信已经广泛的用于人们的生活中：移动通信、蓝牙(Bluetooth)、防撞雷达、医疗检测、生物分子学、物联网、全球卫星定位系统和宽带高速无线通信等⑴。无线通信最早用于航海领域，换句话说，也就是大部分都是低频通信，功耗大、设备体积笨重，使用起来十分麻烦。而后，随着通信技术的不断发展，高集成度、小型化和低功耗的多媒体终端设备应运而生，特别是近十年來，随着新一代个人通信高频数字信号处理技术的发展和基带信号处理芯片大量出现，以超大规模集成电路(VLSI)为基础的射频无线接收系统，即片上系统(System on Chip,SOC)成为研究焦点。无线通信收发机核心器件是射频电路(Radio Frequency, RF)和基带电路(BaseBand, BB),早期的射频集成电路大多是以砷化镓(GaAs)、碎锗(SiGe)化合物衬底的双极性(Bipolar)工艺为主，这是山于它们具有较高的迁移率、低场饱和速率、较高的截止频率/r，低噪声系数等特性。但是这种工艺成本较高，更重要的是它与采用互补金属氧化(Complementary-Metal-Oxide-Semiconductor, CMOS)工艺实现的基带电路部分不兼容，无法实现射频模拟电路和数字信号处理电路单片集成屯路。又由于基带部分CMOS工艺已经比较成熟，改变此部分的工艺相对较为困难，那么人们就幵始想办法改变射频电路的工艺。在砷化镓之后，曾经还使用过氮化镓(GaN)、憐化铟(InP)工艺来实现单片集成电路(Microwave andmilimeter integrated circuits),而后，随着半导体工艺技术以摩尔定律飞速进步，金属氧化层半导体场效应晶体管(Metal-Oxide-Semiconductor, MOSFET)的尺寸从1960 年的 25um 降到后來的 0.35um、0.25um、直到现在的 90nm、45nm、25nm,其截止频率ft提高到300GHz以上射频前端用CMOS工艺来实现成为可能。相比砷化镓或者娃锗工艺，CMOS工艺的好处在于：1.硅材料廉价丰富，易于生长成大尺寸高精度的晶体由于存在自然界来源丰富，相对于其它材料其价格更加低廉。2.降低系统性能，CMOS电路功耗低，为设计低电压低功耗的射频前段提供了可能性。3.易于高度集成。如来用CMOS工艺实现射频模拟部分，就可以和数字电路部分组成完整的单芯片系统，做到了单片集成电路。且随着金属层数的增加和RFCOMS高精度的器件模型的提出，特别是片上无源螺旋电感[3]，这些优势为高性能的射频集成电路提供了有力保证。所以，目前遍认为RFCMOS工艺将成为新世纪里制造收发机的主流制造工艺。

在无线局域网射频前端系统中，如图1.1.1,低噪声放大器(Low NoiseAmplifier, LNA)是一个关键的组成部分，它直接影响着整个系统的性能。它的主要功能就是将从天线接收到的微弱信号进行放大，同时将信号输出给后级的混频器，在这个过程中引入的噪声必须很低，如果信号在这级引入较大的噪声或者没有将信号放大，那么其后的射频模块将无法对有用信号进行处理。所以作为接收系统第一级的LNA，它的噪声性能直接影响整个系统的噪声性能，其噪声性能必须满足最优；其次，作为放大器的LNA承担着放大天线接收到微弱信号的重要任务，在应用中要求必须提供足够的增益以抑制后续级模块的噪声；接养它必须提供良好的线性度，使其在较大的信号动态范围内保证系统工作的正常运行最后，为了实现最大功率传输，LNA的输入要与天线匹配，输出也要做到良好的阻抗1/1^丨紀。因此，是否能用CMOS工艺來完成这些指标，设计出符合要求的低噪声放人器决定了整个接收系统用CMOS工艺实现的

可行性。

1.2国内外研究现状

国外从20世纪80年代幵始，重点投入RFIC的工艺制造和设计技术研究。在90年代有了重大突破，主要标志是实现了芯片的商品化，更制造出高品质因数电感与小尺寸电容。随着工艺的不断进步，CMOS尺寸进一步缩小，集成电路产品将用于人们生活的方方面面。

可是，想要设计出兼具高增益、低噪声及低功耗的CMOS LNA是非常困难的，一般只能选择“trade-off’折衷。一直到上个世纪九十年代中期，CMOS射频LNA噪声系数都在4-5dB左右直到Thomas H. Lee[6]U 电流热噪声与栅噪声两方面入手，分析了电感源级负反馈低噪声放大器的噪声性能，得出这种结构能同时实现噪声匹配与输入功率匹配的结论，然后为了降低直流功耗，Thomas H.Lee等人又提出在功率约束下噪

声优化方法，在满足噪声最优的情况下，功耗又得到了降低。在此基础上，文献在第一级晶体管的栅极和源极之间加上并联电容，解除了不加这个电容LNA功耗与噪声性能之间的牵制关系，电路性能能到进一步提高。

表1.1，给出了国外近几年来低噪声放大器的设计指标，我们可以看出，随着工艺的发展，低噪声放大器的噪声系数大大降低，放大器的增益也得到了提高。随着对LNA增益和频率的要求越来越高，人们开始关注多级级联放大器电路,Masud等人用两级放大來提高增益，首次设计实现了 90nm工艺下的40GHzLNA。Doan等人利用三级共源共栅级，采用0.13um标准CMOS工艺制作了第一块60GHzCMOS LNA,增益达到了 12dB，噪声系数为8.8dB。级数的增加使放大器的增益得到了改善，但同时也增加了整个电路的功耗，研究低功耗、低电压LNA成为了近几年研究的热点。通常意义上的低电压指的是低于1V的工作电压，但是偏置电压的降低会导致系统射频性能的降低，因为低噪声放大器的噪声系数和NMOS 的特征频率成反比管子的特征频率和偏置电压之间成正比，器件的线性度和增益和偏置电压也近似呈现正比关系那么偏置电迅减小理论上将导致噪声系数升高，增益减小，线性度变差。由此分析可得，想要降低系统得功耗，单纯降低偏置电压是不可行的，一般来讲主要从改变电路的结构或者降低系统电路本身的阈值电压来实现。文献[16][17]采用了电流复用技术来使功耗得到降低，两个共源管的偏置电流由同一偏置电流提供，其能使电路功耗降低一半。文献[18]用跨导增强技术提出了一种低功耗的共栅放大器，该结构利用此技术获得了很低功耗，后又采用单片变压器反馈技术，在很低的功耗下达到很好的功率匹配和噪声匹

配。文献[19]的折叠结构低噪声放大器，实际上就是多级放大电路的级联，通过改进两级放大器的输入、输出或者中间级匹配网络来获得良好的电路性能。文献[20]采用亚阈区技术，即降低偏置电压让MOS管工作在弱反型区，这种结构能达到很低的电路功耗，与强反型器件相比，亚阈区器件的非线性更为严重。文献[21][22]还提出了正向体偏置技术，其主要思想就是通过改变衬底和源极之间的电势差来改变阈值电压，通过提高衬底的电势使衬底和源级之间为正电压，即MOS管体端为正向偏置。甴于MOS管的阈值电压降低，其偏置电压也可以同时降低，而阈值电压的降低为低电压设计提供了条件。

国内对CMOS低噪声放大器的研究起步较晚，但是在国家大力扶持集成电路产业的政策下，2000年开始，中科院微电子研究所[23]研制的CMOS射频前端，主要针对开放的6-9GHZ，采用0.18un工艺，制造出超宽带低噪声放大器，增益大于18dB，反射系数均小于-lOdB。东南大学毫米波国家重点实验室已经研制成功频率在25GHz以上的低噪声放大器，杭州电子科技大学[24][25]近两年来将重点放在CMOS 工艺射频前端，对超宽带、低功耗mA和片上接收系统进行了研究和版图制作。随着新的理论，新的结构不断出现，对基于CMOS工的低噪声放大器的研究对我国在新一代无线通信技术方面掌握主动权具有重要意义。

[14] K.To, Y.Park, T.Rainer, et al. High frequency noise characteristics of MOSFETsin subthreshold region[J], IEEE RFIC 2003, 163-166.

[15] B.Liu, J.Zhou and J.Mao. Design of 0.5V CMOS cascade low noise amplifer formulti-gigahertz application [J], Journal of Semiconductors (final review).

[16] A BeVilacqua, A M.Niknejad. An ultra wideband CMOS low noise amplifier for3.1-10.6GHz wireless receivers[J].

Splid-State Circuits, 2004,39(12): 2259-2268

[17] Sullivan P J，Xavier B A. An integrated CMOS distributed utilizing packagingInductance[J].IEEE Trans. Microwave Theory Tech. 1997,45:1969-1975.

[18] Chen W, Copani T, Barnaby H T, et al. A 0.13um CMOS ultra-low powerfront-end receiver for wireless sensor networks[C]. IEEE Radio Frequency In:IEEE Radio Frequency Integrated Symposium. San Honolulu, 2007，105-108.

[19] Kihara T, Park H J, Takobe I，et al. A 0.5V effivient

transformer folede-cascodelow-noise amplifier in 90nm CMOS[C], Integrated Circuits Design and

Technology and Tutorial Conference. Austin，2008, 21-24.

[20] Do A V, Boon C C, Do M A. A subthreshold low-noise amplifier optimized forultra-low-power applications in the ISM band [J]. IEEE Transaction onMicrowave Theory and Techniques, 2008,56(2):286-292.

[21] F. Assaderaghi, D. Sinitsky. S.A. Parke, et al. Dynamic threshold voltageMOSFET(DTMOS) for ultra-low voltage VLSI, IEEE Trans. Elctron Devices,1997.44(3): 414-422.

[22] C. Wann, J. Harrington，R. Mih，et al. CMOS with active well bias forlow-power and RF/analog applications[C]. IEEE VLSI Sym, 2000: 158-159,

[23] Thomas H. Lee著，余志平，周润德等译.CMOS射频集成电路设计[M].电子]:业出版社,2004: 37-38.

[24]朱$芳.2.4GHz CMOS低功耗接收机前端芯片研究[D]，杭州电子科技大学，2011.

[25]林降乾,CMOS低噪声放大器的研究[D]，杭州电子科技大

学.2011.

随着无线通信技术的发展，高集成度、小型化和低功耗成为了无线通信的重要特征和需求，如手机，其已经从发明初期大砖头式的通话终端进展到现在的如卡片大小的多媒体终端。高集成度和小型化是希望将所有的集成电路高度集成到单个封装系统或单个芯片上从而减少外围

电路和元器件实现小型化。而硅衬底CMOS 工艺发展为高集成度和小型化提供了条件。相对于其它工艺，如 GaAs,InP等，硅衬底的 CMOS 工艺具有独特的优点[1]：1、硅材料廉价丰富，易于生长成大尺寸高精度的晶体。由于硅在自然界来源丰富，相对于其它材料其价格更加低廉。

2、易于高度集成。采用 CMOS 工艺时，绝大部分集成电路，包括数字电路，DRAM，接收机等，都可以在单个 CMOS 芯片上实现，形成完整的单芯片系统（System on Chip: SOC），这种单芯片系统可以极大的实现系统高集成度和小型化。另一方面，虽然硅工艺相对于 GaAs,InP 等工艺而言性价比高，但部分模块电路由于性能等原因，如功率放大器，开关等，不得不采用非硅衬底材料，这种情况下为了提高集成度和小型化通常需要封装系统来实现[2]，如微机电技术（MEMS）等三维技术。对于这些高度集成的封装系统，由于散热通路受限等因素影响，从电能转化来的热能将成为封装系统的难点和影响系统性能潜在风险，能耗问题成为了整个系统关键问题，因此，低功耗可以极大的降低封装系统热设计难题。对于位于封装系统中电器件而言，其功耗和其供电电压成平方关系，通常降低器件的工作电压是降低器件功耗的有效手段之一。同时，对于一些可植入式医疗器件、无线传感器网络、无线遥测网络等通常需要采用小的电池或环境的能量来供电，在这种情况下需要保证整个器件或无线系统能够在低电压下工作。另一方面，随着 CMOS 工艺的持续发展，为降低系统功耗，数字电路的工作电压持续降低，国际半导体技术路标委员会（International Technology Roadmap for Semiconductors: ITRS）预测数字电路的工作电压将会降低到 0.5 V 以下[3]，并且 0.5 V 将成为未来无线通信工作电压的技术节点。而采用混合信号解决方案的模拟和射频电路通常和数字电路集成到同一芯片上，此时采用和数字电路相同薄膜器件的模拟/射频器件需要和数字电路相同的供电电压。然而，尽管随着工艺进步，器件沟道长度已经减小到 22 纳米，但是为了降低数字电路的泄漏电流，器件的阈值电压保持在比较高的状态。这种情况下，对于射频电路而言，低电压电路设计，尤其是 0.5 V 工作电压将导致系统的性能变差甚至无法正常工作。如何在低工作电压的情况下保证电路性能成为集成电路设计具有挑战性

工作。

另一方面，个人无线通信技术的发展使人们对无线传输的速率和带宽提出了更高的要求，而传统的低频率段（吉赫兹以下）由于日益拥挤无法满足速率发展的要求，传输速率和带宽已经成为制约无线技术发展的关键问题。这种日益拥挤的低频段频率资源和人们对传输速率和带宽要求的矛盾促进了无线通信载波频率正在向更高频率发展。在 21 世纪之前，CMOS 射频前端电路通常只应用到几百兆赫兹，而对于吉赫兹级别的射频电路、微波和毫米波电路通常采用价格昂贵的GaAs 或 InP。这是由于传统 CMOS 工艺在这一工作频段存在明显缺陷－MOSFET 工作速度太低，同时存在损耗较大的缺点[4]。但是进入 21 世纪以后，随着 CMOS工艺的持续进步，CMOS 工艺 MOSFET 工作速度低的缺陷得到了很好克服，CMOS 工艺的MOS沟道宽度也从21世纪初的微米级别

(micron-meter scale)进入到现在的纳米级别（nanometer scale）,而 MOSFET 的特征频率也从世纪初的几百兆赫兹（MHz）发展到了现在的 200～300 GHz，如图 1.1 所示[3]，快速发展的 CMOS工艺技术为CMOS 射频集成电路的发展提供了必要条件。同时，一些研究学者对降低衬底损耗和噪声的方法进行了研究，如采用屏蔽结构[5],增加深 n 阱[6]，这些工作都提高了 CMOS 射频电路的性能，促使微波和毫米波段 CMOS 射频电路成为研究的热点领域[3,7-15]。

1.2.1. 低电压低噪声放大器的研究现状

低噪声放大器(low noise amplifier: LNA)处于射频前端的最前端，其性能决定了整个接收机的性能，如其噪声系数决定整个接收机的灵敏度和部分决定接收机的动态范围[16]，而接收机的灵敏度和动态范围是接收机的两个关键指标。通常对于低噪声放大器而言，噪声系数，增益，线性度和功耗是其主要指标。对于一般的低噪声放大器，需要具有低噪声系数，高的线性度，合适的增益和低的功耗。然而，噪声系数，线性度，增益和功耗是相互冲突的，如果没有采用特殊的方法和措施，低噪声放大器的噪声系数和 NMOS 的特征频率成正比[17,18]，而NMOS 的特征频率和其偏置电压之间成正比。由于偏置电压和特征频率成正比关系，因此偏置电压减小理论上将导致噪声系数升高。而器件的线性度和增益也近似和偏置电压呈现正比关系[19]，这种情况下，降低系统的功耗将导致系统射频性能的降低。

通常意义上的低电压指的是低于 1 V 的工作电压，而把低于 0.6 V 的电压称为超低电压(ultra-low voltage: ULV)，在这里我们统一将低于 1V 的工作电压称为低电压，但是由于 0.5～0.6 V 工作电压相对于传统低于 1 V 的低电压电路存在很大的差异，因此本论文的研究主

要集中在 0.5～0.6 V 电压范围，而对于高于 0.7 V 的工作电压则主要进行超高频率段，如 K 波段，分析研究。

对于 CMOS 而言，随着工艺的进步，其沟道长度已经进入纳米级别（nanometer scale），特征频率得到了迅速的提高，但是为了保持数字电路关断状态的低泄漏电流，MOSFET 的阈值电压依然需要维持在比较高的范围。对于射频前端的低噪声放大器而言，通常要求其保持足够的过驱动电压（overdrive voltage），以保证整个电路得到良好的射频性能。而阈值电压的缓慢降低，使低电压低噪声放大器的设计面临挑战。因此，各种低电压电路设计和研究主要从降低系统电路本身的阈值电压和改变电路的结构来实现。

A. 共源共栅低噪声放大器的低电压技术

共源共栅（cascode）低噪声放大器指的是由共源和共栅两级放大器形成的级联结构，如图 1.2 所示。共源共栅结构低噪声放大器在射频前端中得到广泛应用，这主要是由于共源共栅结构的共栅级能够消除共源级米勒电容反馈影响，从而使输入输出端能够得到良好的隔离，保证系统的稳定。从图 1.2 可以看出共源共栅结构的放大器的共源级MOSFET 和共栅极的 MOSFET 是一种堆积结构（stacking structure），这种结构对于高电压来说不存在问题，因为共源级的 MOSFET M1 的漏极有足够的电压空间保证系统处在稳定的状态，但是对于低电压而言，由于两个 MOSFET 的阈值电压相互叠加，将导致在低电压下无法保证两个 MOSFET 同时工作在饱和区，即无法保证电路能够处在良好的放大状态[19]。

为了使共源共栅放大器能够工作在低电压状况下，折叠式共源共栅结构（folded-cascode）可以避免传统的 cascode 结构中堆积结构对工作电压的限制[20,21]。折叠式 cascode 结构最早用于低电压模拟电路的放大器中，其结构如图1.3 所示。折叠式结构最大的优点是将原来的相对于直流的堆积式结构变换成并行结构，经过这种转换后，两个MOSFET 的工作电压限制就转换成单个管子的电压限制，从而实现能够在低电压下工作，但是这种结构放大器用于高频时会有自身的缺陷。两个管子分别采用 N 型的 MOS 管和 P 型的 MOS 管。由于 PMOS 的载流子为空穴，其速率远远低于 NMOS 载流子速率，其特征频率要远小于NMOS 的特征频率，这样其工作电压比较高，如[21]，或者需要采用更高级的工艺[20]。同时，由于 PMOS 载流子速率远远低于 NMOS 载流子速率，相同情况下，其尺寸将大于 NMOS，其射频性能将会因 PMOS 管大的栅源电容而受到影响[22]。

对于 cascode 低电压低噪声放大器另一个方法是采用 LC 耦合结构[23]，为便于理解这种 LC 耦合结构特点，我们首先分析这种结构的概念图，如图 1.4 所示为传统的 cascode 低噪声放大器和 LC 耦合cascode 低噪声放大器的示意图，其中图上的实线是直流流动的路径，虚线是交流流动的路径。在图(a)中直流信号

经过共栅放大器和共源放大器，而射频信号也经过共栅、共源放大器输出。而[23]介绍的 LC 耦合 cascode 低噪声放大器则在共源级和共栅级之间增加电感和电容的网络，此时经过共源放大器的电流直接通过 LC 网络从电源获得，而流过共栅放大器的电流则直接通过 LC 网络进入到地平面。当两个 LC 网络的阻抗足够大时，这两个 LC 网络和中间连接电容对射频性能的影响则可以忽略。这种方法将直流电流从原来的一路分成两路，故也可以称为直流分离技术。这种结构放大器的一个重要好处是两个 MOSFET 都采用 NMOS,可以避免 folded cascode 结构使用 PMOS 的问题，同时增加了匹配的灵活性。虽然这种方法能够降低系统的工作电压，但是这种采用 LC 网络的方法并没有降低整个放大器的功耗，这是由于传统的 cascode 结构的电流只有一路，当采用这种LC 耦合的结构时，虽然其电压相对于传统结构降为一半，但其工作电流上升为原来两倍，这样其总功耗并没有降低，仅仅实现了低电压工作的目的。

上面两种方法相对于传统的 cascode 结构都实现了低电压工作的目标，其相对于传统的 cascode 结构面积将增加，因为上面两种方法中都需要在共源和共栅之间增加电感来提供高阻抗以保证射频信号进入到共栅级而不是直接进入到地平面。但是这两种低电压方法增加面积的缺点相对双极型 CMOS（BiCMOS）和其它 III-V 工艺来说依然是一种好的选择，因为其具有合适的工作电压，功率消耗和良好的系统集成能

力等优点。

B. 多级低噪声放大器的低电压技术

对于低噪声放大器而言，通常低电压设计主要目的是降低系统的功耗，为了得到合适的增益，通常需要将多级放大器级联在一起形成级联放大器，以提供足够的增益。在这种情况下，为了实现低电压工作通常每级电路采用单个管子的形式，尽管 cascode 结构的放大器能够实现良好的方向隔离，减小系统设计的难度，但当其应用到多级低噪声放大器的设计中将增加额外的功耗，因此在多级低噪声放大器中，各个级通常采用共源级放大器结构。

对于级联的共源放大器，由于其阈值电压的影响，其工作电压和电路的工作频率密切相关，当工作频率较低时，其工作电压可以取较低值，这是由于共源放大器结构的等效跨导随着工作频率的增加而降低，在低频端如 1 GHz，采用的工作电压如 0.6～0.65 V 工作电压，其系统依然能够得到较好的增益和噪声系数，但当工作频率上升到 5 GHz 及之上时，此时 MOS 管的等效跨导将随着工作频率而降低，将导致系统的增益不够。此时，为获得合适的增益，通常需要增加电路的功耗。

为了达到合适的增益，H. Hsieh 等采用电流复用（current-reused）技术来实现多级放大器[24]。这种方法的宗旨依然是在后面两级采用PMOS 管的结构，如图 1.5 为参考文献[24]采用的电流复用的低噪声放大器结构。在这个低电压的放大器中，后面两级电路的工作电流都来自于第一级放大器的工作电流，采用这种电流复用技术的一个最大好处是各级放大器占用同一路电流，整个电路的工作电流较小，从而实现低功耗。同时，这种方法最大的特点是利用工作在中反型区的MOS 管漏极电压可以近似看作于偏置电压独立的特点，这样，各个 MOS 管的漏极电压可以为 0～VDD中间的某一个值而器件依然工作在线性区。

虽然这种方法可以实现这种 0.6 V 低电压工作，但是，这种方法存在自身的缺点：1，由于采用多达 3 级的结构，其电路的匹配将是一项大的难题。2，电路实现需要采用大量的电感，这些电感将占用较多的芯片面积，从而增加电路的成本。3，如同上节的 folded cascode 结构的缺点，这种放大器后面两级将导致电路的噪声系数和线性度较差，因此，这种方法更适合于对射频性能要求不高，而对功耗要求很严格的场合。

C. 正向体偏置技术实现低噪声放大器的低电压

如研究背景所述，尽管随着工艺技术的进步，用于射频集成电路的器件沟道长度缩短到了 45nm，但是其阈值电压的降低远远落后于工艺技术的进步，这种阈值电压的缓慢减小使电路的低电压设计面临困境，因为常规情况下为了保证电路合适的射频性能，通常要求电路工作在饱和区，即需要有合适的过驱动电压（overdrive voltage）。而阈值电压的存在导致电路的工作电压高于 0.6 V，这种情况下，很难将电路的功耗降低，为了降低电路的工作电压进而降低电路的功耗可以采用正向体偏置技术。

正向体偏置技术最先源于大规模集成电路[25，26]，其主要思想是通过改变衬底和源极之间的电势差来改变阈值电压。通过提高衬底的电势使衬底和源极之间为正压，即 MOS 管体端为正向偏置。由于 MOS 管的阈值电压降低，其偏置电压也可以同时降低，而阈值电压的降低为低电压设计提供了条件。

为了将正向体偏置技术应用到电路中，在电路设计中其 NMOS 管需

要采用Deep-N-Well 结构。Deep-N-Well 结构的 NMOS 相对于传统的

NMOS 在结构上差别在于其P-well的外围采用了一个深N-well环绕一周，该深N-well可以将P-well和 P 衬底分离开来实现 P-well 和衬底单独供电。同时，采用 Deep-N-Well 结构的好处是能够降低器件之间的噪声耦合，从而提高电路的射频性能[27]。

采用正向体偏置用来设计超低电压的多级放大器，[28]采用这种方法设计出可以工作在 0.4 V 电压的低噪声放大器，其主要采用两级共源结构，由于其偏置电压只有 0.4 V，小于正向体偏置的阈值电压值，实际上整个电路是一种亚阈值工作状态。[29]采用电流复用和正向体偏置技术实现 0.6 V 的两级共模低噪声放大器，这种结构和 B 中的三级结构类似，但由于采用的是 NMOS 管，可以避免采用 PMOS 的弊端，这点在高频的情况下是一个重要的因素。[30]采用 folded cascode 和正向体偏置技术实现在 0.6 V 的情况下低功耗的目的。

从已经发表的超低电压低噪声放大器工作可以看出，超低电压低噪声放大器都集中在采用 0.6 V 的偏置电压，其电压处于超低电压的上限。同时，最高频率为 5GHz。而更低电压，更高频率的低噪声放大器的研究将随着无线通信技术的发展而进一步研究。

电气与电子工程师协会（IEEE）已经批准IEEE802.16m 成为下一代WiMax 标准，该标准可支持超过300Mbps 的下行速率。IEEE802.16m 标准也被称作WiMax2，是第二代移动WiMax 国际标准。IEEE802.16m 标准采用了类似于802.11g 和802.11n 的MIMO 技术，这种技术使用多个发送、接收单元对数据进行同步传送，速度有很大提高。在较好的使用环境中，IEEE 802.16m 的下行数据传输速度可达到1Gbps，此外这项标准有“高移动”模式，其在高速移动状态下也可保持在100Mbps 左右。另外WiMax具有五大优势：1、传输距离更远；2、宽带接入更高速；3、提供优良的最后一公里网络接入服务；4、提供多媒体通信服务；5、WiMax 还需要经过大规模试验过程。

低噪声放大器作为接收系统的重要组件之一，它对整个接收系统的接收灵敏度和噪声性能起着决定性作用。低噪声放大器位于在系统前端，它在不造成接收机线性恶化的前提下提供一定的增益，抑制后续电路的噪声。所以它必须具有很低的噪声系数、合适的增益以及低的功耗。

目前，大部分已经商用的WiMax 低噪声放大器采用GaAs 工艺。比如Avago 公司MGA-231T6，利用GaAs 工艺的增益和噪声优势，在0.9 GHz ~3.5GHz 频段内，增益大于17.1dB，噪声系数达到1.06dB以下。RFMD 公司的RF386x 系列产品在380MHz~3.8GHz 的宽带频率范围，达到0.7dB 的低噪声系数和30dB 的增益。虽然采用GaAs 工艺在噪声与增益方面存在优势，但不利于与数字基带电路的一起大规模集成，同时成本也高，因此常用在高端领域。随着CMOS 工艺的不断进步，RF CMOS 工艺日趋成熟，CMOS 器件的噪声性能逐步接近于GaAs 器件，再加上CMOS 工艺具有价格低，集成度高，体积小，功耗小等优点。因此，用RF CMOS 工艺实现射频集成电路已成为现实。

WiMax 技术发展中面临的最大问题是频谱问题，目前看来各国分配给WiMax 的频段是不同的（美国：2.5 GHz ~2.7GHz；韩国：2.3 GHz ~2.4GHz）。在中国，目前可供考虑的频段包括2.3 GHz ~2.6GHz、3.3 GHz ~3.6GHz、5GHz 这些频段[1~3]。

1.2.2 CMOS低噪声放大器的研究现状

对于低噪声放大器而言，根据其工作频段的不同可以分为宽带LNA 和窄带LNA，所谓的窄带是指工作于某些频率点的单频或双频LNA结构，而宽带是指工作频段达到几个GHz的LNA结构。

低噪声放大器的主要性能指标包括噪声系数、增益、功耗、线性度、稳定性以及输入输出匹配等，这些性能指标之间是相互联系的，有时甚至是矛盾的。对集成电路而言，它们不仅取决于电路的结构，还取决于所采用的工艺技术。集成LNA的设计，就是在某一工艺条件下，结合实际应用的需要，在尽可能兼顾的情况下，对各项性能指标进行折中考虑。

CMOS低噪声放大器的设计是随着CMOS RF工艺的出现而兴起的，它的发展与CMOS工艺的进步密切相关。经过将近十几年的发展，研究者们在这一领域取得了丰硕的成果。

由表1.4可知，现今CMOS LNA的主流工艺为0.18 m和0.13 m两种；研究方向主要集中在高频率，超宽带，减小集成电路面积（不使用电感）等几个方面。

[9] T P Wang, A Low-Voltage Low-Power K-Band CMOS LNA Using DC-Current-Path SplitTechnology, MICROWAVE AND WIRELESS COMPONENTS LETTERS[J] ，2010,20(9):519-521.

[10] J Kim S Hoyos，S M Jose ，Wideband Common-Gate CMOS LNA Employing DualNegative Feedback With Simultaneous Noise, Gain, and Bandwidth Optimization ，TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES[J]，2010,58（9）：2340-2351.