3—组合逻辑电路

第三部分组合逻辑电路

图3-4 例3.3的逻辑图

Y2

Y1

Y

7 4 L S 1 4 8

D

A 0Y 1

Y 2

Y 3

Y 4

Y 5

Y 6Y 7ST ST ST A B C 0Y 1Y 2Y 3Y 4Y

BI/RBO

Y

16位串行数据输出

地址输入

由0000

至1111

1 S L 4 7

图3-25 例3.8的连线图