Xilinx FPGA PCIE Linux驱动程序

Xilinx FPGA PCIE Linux驱动程序
Xilinx FPGA PCIE Linux驱动程序

// (c) Copyright 2009 聳2009 Xilinx, Inc. All rights reserved.

//

// This file contains confidential and proprietary information

// of Xilinx, Inc. and is protected under U.S. and

// international copyright and other intellectual property

// laws.

//

// DISCLAIMER

// This disclaimer is not a license and does not grant any

// rights to the materials distributed herewith. Except as

// otherwise provided in a valid license issued to you by

// Xilinx, and to the maximum extent permitted by applicable

// law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND

// WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES

// AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING

// BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-

// INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and

// (2) Xilinx shall not be liable (whether in contract or tort,

// including negligence, or under any other theory of

// liability) for any loss or damage of any kind or nature

// related to, arising under or in connection with these

// materials, including for any direct, or any indirect,

// special, incidental, or consequential loss or damage

// (including loss of data, profits, goodwill, or any type of

// loss or damage suffered as a result of any action brought

// by a third party) even if such damage or loss was

// reasonably foreseeable or Xilinx had been advised of the

// possibility of the same.

//

// CRITICAL APPLICATIONS

// Xilinx products are not designed or intended to be fail-

// safe, or for use in any application requiring fail-safe

// performance, such as life-support or safety devices or

// systems, Class III medical devices, nuclear facilities,

// applications related to the deployment of airbags, or any

// other applications that could lead to death, personal

// injury, or severe property or environmental damage

// (individually and collectively, "Critical

// Applications"). Customer assumes the sole risk and

// liability of any use of Xilinx products in Critical

// Applications, subject only to applicable laws and

// regulations governing limitations on product liability.

//

// THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS

// PART OF THIS FILE AT ALL TIMES.

//-------------------------------------------------------------------------------- //-- Filename: xbmd.c

//--

//-- Description: XBMD device driver.

//--

//-- XBMD is an example Red Hat device driver which exercises XBMD design

//-- Device driver has been tested on Red Hat Fedora FC9 2.6.15.

//--------------------------------------------------------------------------------

#include

#include

#include

#include

#include

//#include

//#include

#include/* copy_to_user */

#include"xbmd.h"

// semaphores

enum {

SEM_READ,

SEM_WRITE,

SEM_WRITEREG,

SEM_READREG,

SEM_WAITFOR,

SEM_DMA,

NUM_SEMS

};

#define SUCCESS 0

#define CRIT_ERR -1

// Debug - define will output more info

#define Verbose 1

// Max DMA Buffer Size

#define BUF_SIZE (4096 * 1024) enum {

INITCARD, // 0

INITRST,

DISPREGS,

RDDCSR,

RDDDMACR,

RDWDMATLPA, // 5

RDWDMATLPS,

RDWDMATLPC,

RDWDMATLPP,

RDRDMATLPP,

RDRDMATLPA, // 10

RDRDMATLPS,

RDRDMATLPC,

RDWDMAPERF,

RDRDMAPERF,

RDRDMASTAT, // 15

RDNRDCOMP,

RDRCOMPDSIZE,

RDDLWSTAT,

RDDLTRSSTAT,

RDDMISCCONT, // 20

RDDMISCONT,

RDDLNKC,

DFCCTL,

DFCPINFO,

DFCNPINFO, // 25

DFCINFO,

RDCFGREG,

WRCFGREG,

RDBMDREG,

WRBMDREG, // 30

WRDDMACR,

WRWDMATLPS,

WRWDMATLPC,

WRWDMATLPP,

WRRDMATLPS,

WRRDMATLPC,

WRRDMATLPP,

WRDMISCCONT,

WRDDLNKC,

NUMCOMMANDS

};

//semaphores

struct semaphore gSem[NUM_SEMS];

MODULE_LICENSE("Dual BSD/GPL");

// Defines the Vendor ID. Must be changed if core generated did not set the Vendor ID to the same value

#define PCI_VENDOR_ID_XILINX 0x10ee

// Defines the Device ID. Must be changed if core generated did not set the Device ID to the same value

#define PCI_DEVICE_ID_XILINX_PCIE 0x0007

// Defining

#define XBMD_REGISTER_SIZE (4*8) // There are eight registers, and each is 4 bytes wide. #define HAVE_REGION 0x01 // I/O Memory region

#define HAVE_IRQ 0x02 // Interupt

//Status Flags:

// 1 = Resouce successfully acquired

// 0 = Resource not acquired.

#define HAVE_REGION 0x01 // I/O Memory region

#define HAVE_IRQ 0x02 // Interupt

#define HAVE_KREG 0x04 // Kernel registration

int gDrvrMajor = 241; // Major number not dynamic.

unsignedint gStatFlags = 0x00; // Status flags used for cleanup.

unsignedlong gBaseHdwr; // Base register address (Hardware address) unsignedlong gBaseLen; // Base register address Length

void *gBaseVirt = NULL; // Base register address (Virtual address, for I/O). char gDrvrName[]= "xbmd"; // Name of driver in proc.

struct pci_dev *gDev = NULL; // PCI device structure.

int gIrq; // IRQ assigned by PCI system.

char *gBufferUnaligned = NULL; // Pointer to Unaligned DMA buffer.

char *gReadBuffer = NULL; // Pointer to dword aligned DMA buffer.

char *gWriteBuffer = NULL; // Pointer to dword aligned DMA buffer.

dma_addr_t gReadHWAddr;

dma_addr_t gWriteHWAddr;

unsignedlong SA_SHIRQ = 0;

unsignedlong SA_SAMPLE_RANDOM = 0;

int pos;

// Struct Used for Writing CFG Register. Holds value and register to be written

typedefstruct cfgwrite {

int reg;

int value;

} cfgwr;

// Struct Used for Writing BMD Register. Holds value and register to be written

typedefstruct bmdwrite {

int reg;

int value;

} bmdwr;

//-----------------------------------------------------------------------------

// Prototypes

//-----------------------------------------------------------------------------

void XPCIe_IRQHandler (int irq, void *dev_id, struct pt_regs *regs);

u32 XPCIe_ReadReg (u32 dw_offset);

void XPCIe_WriteReg (u32 dw_offset, u32 val);

void XPCIe_InitCard (void);

void XPCIe_InitiatorReset (void);

u32 XPCIe_ReadCfgReg (u32 byte);

u32 XPCIe_WriteCfgReg (u32 byte, u32 value);

//---------------------------------------------------------------------------

// Name: XPCIe_Open

//

// Description: Book keeping routine invoked each time the device is opened.

//

// Arguments: inode :

// filp :

//

// Returns: 0 on success, error code on failure.

//

// Modification log:

// Date Who Description

//

//---------------------------------------------------------------------------

int XPCIe_Open(struct inode *inode, struct file *filp)

{

printk(KERN_INFO"%s: Open: module opened\n",gDrvrName);

return SUCCESS;

}

//---------------------------------------------------------------------------

// Name: XPCIe_Release

//

// Description: Book keeping routine invoked each time the device is closed. //

// Arguments: inode :

// filp :

//

// Returns: 0 on success, error code on failure.

//

// Modification log:

// Date Who Description

//

//---------------------------------------------------------------------------

int XPCIe_Release(struct inode *inode, struct file *filp)

{

printk(KERN_INFO"%s: Release: module released\n",gDrvrName);

return(SUCCESS);

}

//---------------------------------------------------------------------------

// Name: XPCIe_Write

//

// Description: This routine is invoked from user space to write data to

// the PCIe device.

//

// Arguments: filp : file pointer to opened device.

// buf : pointer to location in users space, where data is to

// be acquired.

// count : Amount of data in bytes user wishes to send.

//

// Returns: SUCCESS = Success

// CRIT_ERR = Critical failure

//

// Modification log:

// Date Who Description

//

//---------------------------------------------------------------------------

ssize_t XPCIe_Write(struct file *filp, constchar *buf, size_t count, loff_t *f_pos)

{

int ret = SUCCESS;

memcpy((char *)gWriteBuffer, buf, count);

printk(KERN_INFO"%s: XPCIe_Write: %d bytes have been written...\n", gDrvrName, count); memcpy((char *)gReadBuffer, buf, count);

printk(KERN_INFO"%s: XPCIe_Write: %d bytes have been written...\n", gDrvrName, count); return (ret);

}

//---------------------------------------------------------------------------

// Name: XPCIe_Read

//

// Description: This routine is invoked from user space to read data from

// the PCIe device. ***NOTE: This routine returns the entire

// buffer, (BUF_SIZE), count is ignored!. The user App must

// do any needed processing on the buffer.

//

// Arguments: filp : file pointer to opened device.

// buf : pointer to location in users space, where data is to

// be placed.

// count : Amount of data in bytes user wishes to read.

//

// Returns: SUCCESS = Success

// CRIT_ERR = Critical failure

//

// Modification log:

// Date Who Description

//----------------------------------------------------------------------------

ssize_t XPCIe_Read(struct file *filp, char *buf, size_t count, loff_t *f_pos)

{

memcpy(buf, (char *)gWriteBuffer, count);

printk(KERN_INFO"%s: XPCIe_Read: %d bytes have been read...\n", gDrvrName, count); return (0);

}

//---------------------------------------------------------------------------

// Name: XPCIe_Ioctl

//

// Description: This routine is invoked from user space to configure the

// running driver.

//

// Arguments: inode :

// filp : File pointer to opened device.

// cmd : Ioctl command to execute.

// arg : Argument to Ioctl command.

//

// Returns: 0 on success, error code on failure.

//

// Modification log:

// Date Who Description

//

//---------------------------------------------------------------------------

int XPCIe_Ioctl(struct inode *inode,

struct file *filp,

unsignedint cmd,

unsignedlong arg)

{

u32 regx;

int ret = SUCCESS;

/*寄存器相关说明在xapp1052.pdf的附录里*/

switch (cmd)

{

case INITCARD: // Initailizes XBMD application

XPCIe_InitCard();

break;

case INITRST: // Resets XBMD applications

XPCIe_InitiatorReset();

break;

case DISPREGS:

break;

case RDDCSR: // Read: Device Control Status Register regx = XPCIe_ReadReg(0);

*((u32 *)arg) = regx;

break;

case RDDDMACR: // Read: DMA Control Status Register

regx = XPCIe_ReadReg(1);

*((u32 *)arg) = regx;

break;

case RDWDMATLPA: // Read: Write DMA TLP Address Register regx = XPCIe_ReadReg(2);

*((u32 *)arg) = regx;

break;

case RDWDMATLPS: // Read: Write DMA TLP Size Register

regx = XPCIe_ReadReg(3);

*((u32 *)arg) = regx;

break;

case RDWDMATLPC: // Read: Write DMA TLP Count Register regx = XPCIe_ReadReg(4);

*((u32 *)arg) = regx;

break;

case RDWDMATLPP: // Read: Write DMA TLP Pattern Register regx = XPCIe_ReadReg(5);

*((u32 *)arg) = regx;

break;

case RDRDMATLPP: // Read: Read DMA TLP Pattern Register regx = XPCIe_ReadReg(6);

*((u32 *)arg) = regx;

break;

case RDRDMATLPA: // Read: Read DMA TLP Address Register regx = XPCIe_ReadReg(7);

*((u32 *)arg) = regx;

break;

case RDRDMATLPS: // Read: Read DMA TLP Size Register

regx = XPCIe_ReadReg(8);

*((u32 *)arg) = regx;

break;

case RDRDMATLPC: // Read: Read DMA TLP Count Register

regx = XPCIe_ReadReg(9);

*((u32 *)arg) = regx;

break;

case RDWDMAPERF: // Read: Write DMA Performance Register regx = XPCIe_ReadReg(10);

*((u32 *)arg) = regx;

break;

case RDRDMAPERF: // Read: Read DMA Performance Register regx = XPCIe_ReadReg(11);

*((u32 *)arg) = regx;

break;

case RDRDMASTAT: // Read: Read DMA Status Register

regx = XPCIe_ReadReg(12);

*((u32 *)arg) = regx;

break;

case RDNRDCOMP: // Read: Number of Read Completion w/ Data Register regx = XPCIe_ReadReg(13);

*((u32 *)arg) = regx;

break;

case RDRCOMPDSIZE: // Read: Read Completion Size Register

regx = XPCIe_ReadReg(14);

*((u32 *)arg) = regx;

break;

case RDDLWSTAT: // Read: Device Link Width Status Register

regx = XPCIe_ReadReg(15);

*((u32 *)arg) = regx;

break;

case RDDLTRSSTAT: // Read: Device Link Transaction Size Status Register regx = XPCIe_ReadReg(16);

*((u32 *)arg) = regx;

break;

case RDDMISCCONT: // Read: Device Miscellaneous Control Register

regx = XPCIe_ReadReg(17);

*((u32 *)arg) = regx;

break;

case RDDMISCONT: // Read: Device MSI Control

regx = XPCIe_ReadReg(18);

*((u32 *)arg) = regx;

break;

case RDDLNKC: // Read: Device Directed Link Change Register

regx = XPCIe_ReadReg(19);

*((u32 *)arg) = regx;

break;

case DFCCTL: // Read: Device FC Control Register

regx = XPCIe_ReadReg(20);

*((u32 *)arg) = regx;

break;

case DFCPINFO: // Read: Device FC Posted Information

regx = XPCIe_ReadReg(21);

*((u32 *)arg) = regx;

break;

case DFCNPINFO: // Read: Device FC Non Posted Information

regx = XPCIe_ReadReg(22);

*((u32 *)arg) = regx;

break;

case DFCINFO: // Read: Device FC Completion Information

regx = XPCIe_ReadReg(23);

*((u32 *)arg) = regx;

break;

case WRDDMACR: // Write: DMA Control Status Register

XPCIe_WriteReg(1, arg);

break;

case WRWDMATLPS: // Write: Write DMA TLP Size Register

XPCIe_WriteReg(3, arg);

break;

case WRWDMATLPC: // Write: Write DMA TLP Count Register

XPCIe_WriteReg(4, arg);

break;

case WRWDMATLPP: // Write: Write DMA TLP Pattern Register

XPCIe_WriteReg(5, arg);

break;

case WRRDMATLPS: // Write: Read DMA TLP Size Register

XPCIe_WriteReg(8, arg);

break;

case WRRDMATLPC: // Write: Read DMA TLP Count Register

XPCIe_WriteReg(9, arg);

break;

case WRRDMATLPP: // Write: Read DMA TLP Pattern Register

XPCIe_WriteReg(6, arg);

break;

case WRDMISCCONT: // Write: Device Miscellaneous Control Register

XPCIe_WriteReg(18, arg);

break;

case WRDDLNKC: // Write: Device Directed Link Change Register

XPCIe_WriteReg(19, arg);

break;

case RDBMDREG: // Read: Any XBMD Reg. Added generic functionality so all register can be read

regx = XPCIe_ReadReg(*(u32 *)arg);

*((u32 *)arg) = regx;

break;

case RDCFGREG: // Read: Any CFG Reg. Added generic functionality so all register can be read

regx = XPCIe_ReadCfgReg(*(u32 *)arg);

*((u32 *)arg) = regx;

break;

case WRBMDREG: // Write: Any BMD Reg. Added generic functionality so all register can be read

XPCIe_WriteReg((*(bmdwr *)arg).reg,(*(bmdwr *)arg).value);

printk(KERN_WARNING"%d: Write Register.\n", (*(bmdwr *)arg).reg);

printk(KERN_WARNING"%d: Write Value\n", (*(bmdwr *)arg).value);

break;

case WRCFGREG: // Write: Any CFG Reg. Added generic functionality so all register can be read

regx = XPCIe_WriteCfgReg((*(cfgwr *)arg).reg,(*(cfgwr *)arg).value);

printk(KERN_WARNING"%d: Write Register.\n", (*(cfgwr *)arg).reg);

printk(KERN_WARNING"%d: Write Value\n", (*(cfgwr *)arg).value);

break;

default:

break;

}

return ret;

}

// Aliasing write, read, ioctl, etc...

struct file_operations XPCIe_Intf = {

read: XPCIe_Read,

write: XPCIe_Write,

ioctl: XPCIe_Ioctl,

open: XPCIe_Open,

release: XPCIe_Release,

staticint XPCIe_init(void)

{

// Find the Xilinx EP device. The device is found by matching device and vendor ID's which is defined // at the top of this file. Be default, the driver will look for 10EE & 0007. If the core is generated // with other settings, the defines at the top must be changed or the driver will not load

gDev = pci_find_device (PCI_VENDOR_ID_XILINX, PCI_DEVICE_ID_XILINX_PCIE, gDev);

if (NULL == gDev)

{

// If a matching device or vendor ID is not found, return failure and update kernel log.

// NOTE: In fedora systems, the kernel log is located at: /var/log/messages

printk(KERN_WARNING"%s: Init: Hardware not found.\n", gDrvrName);

return (CRIT_ERR);

}

// Get Base Address of registers from pci structure. Should come from pci_dev

// structure, but that element seems to be missing on the development system.

gBaseHdwr = pci_resource_start (gDev, 0);

if (gBaseHdwr < 0)

{

printk(KERN_WARNING"%s: Init: Base Address not set.\n", gDrvrName);

return (CRIT_ERR);

}

// Print Base Address to kernel log

printk(KERN_INFO"%s: Init: Base hw val %X\n", gDrvrName, (unsignedint)gBaseHdwr);

// Get the Base Address Length

gBaseLen = pci_resource_len (gDev, 0);

// Print the Base Address Length to Kernel Log

printk(KERN_INFO"%s: Init: Base hw len %d\n", gDrvrName, (unsignedint)gBaseLen);

// Remap the I/O register block so that it can be safely accessed.

// I/O register block starts at gBaseHdwr and is 32 bytes long.

// It is cast to char because that is the way Linus does it.

// Reference "/usr/src/Linux-2.4/Documentation/IO-mapping.txt".

gBaseVirt = ioremap(gBaseHdwr, gBaseLen);

if (!gBaseVirt)

{

printk(KERN_WARNING"%s: Init: Could not remap memory.\n", gDrvrName);

return (CRIT_ERR);

}

// Print out the aquired virtual base addresss

printk(KERN_INFO"%s: Init: Virt HW address %X\n", gDrvrName, (unsignedint)gBaseVirt);

// Get IRQ from pci_dev structure. It may have been remapped by the kernel,

// and this value will be the correct one.

gIrq = gDev->irq;// 这个中断号是怎么来的,难道是pci_find_device函数分配的?

printk(KERN_INFO"%s: Init: Device IRQ: %X\n",gDrvrName, gIrq);

//---START: Initialize Hardware

// Check the memory region to see if it is in use

if (check_mem_region(gBaseHdwr, XBMD_REGISTER_SIZE) < 0)

{

printk(KERN_WARNING"%s: Init: Memory in use.\n", gDrvrName);

return (CRIT_ERR);

}

// Try to gain exclusive control of memory for demo hardware.

request_mem_region(gBaseHdwr, XBMD_REGISTER_SIZE, "3GIO_Demo_Drv");

// Update flags

gStatFlags = gStatFlags | HAVE_REGION;

printk(KERN_INFO"%s: Init: Initialize Hardware Done..\n",gDrvrName);

// Request IRQ from OS.

// In past architectures, the SHARED and SAMPLE_RANDOM flags were called: SA_SHIRQ and

SA_SAMPLE_RANDOM

// respectively. In older Fedora core installations, the request arguments may need to be reverted back.

// SA_SHIRQ | SA_SAMPLE_RANDOM

printk(KERN_INFO"%s: ISR Setup..\n", gDrvrName);

if (request_irq(gIrq, &XPCIe_IRQHandler, IRQF_SHARED | IRQF_SAMPLE_RANDOM, gDrvrName, gDev) < 0) {

printk(KERN_WARNING"%s: Init: Unable to allocate IRQ",gDrvrName);

return (CRIT_ERR);

}

// Update flags stating IRQ was successfully obtained

gStatFlags = gStatFlags | HAVE_IRQ;

// Bus Master Enable

if (pci_enable_device(gDev) < 0)

{

printk(KERN_WARNING"%s: Init: Device not enabled.\n", gDrvrName);

return (CRIT_ERR);

}

//--- END: Initialize Hardware

//--- START: Allocate Buffers

// Allocate the read buffer with size BUF_SIZE and return the starting address

gReadBuffer = pci_alloc_consistent(gDev, BUF_SIZE, &gReadHWAddr);

if (NULL == gReadBuffer)

{

printk(KERN_CRIT"%s: Init: Unable to allocate gBuffer.\n",gDrvrName);

return (CRIT_ERR);

}

// Print Read buffer size and address to kernel log

printk(KERN_INFO"%s: Read Buffer Allocation: %X->%X\n", gDrvrName, (unsignedint)gReadBuffer, (unsignedint)gReadHWAddr);

// Allocate the write buffer with size BUF_SIZE and return the starting address

gWriteBuffer = pci_alloc_consistent(gDev, BUF_SIZE, &gWriteHWAddr);

if (NULL == gWriteBuffer)

{

printk(KERN_CRIT"%s: Init: Unable to allocate gBuffer.\n",gDrvrName);

return (CRIT_ERR);

}

// Print Write buffer size and address to kernel log

printk(KERN_INFO"%s: Write Buffer Allocation: %X->%X\n", gDrvrName, (unsignedint)gWriteBuffer, (unsignedint)gWriteHWAddr);

//--- END: Allocate Buffers

//--- START: Register Driver

// Register with the kernel as a character device.

if (register_chrdev(gDrvrMajor, gDrvrName, &XPCIe_Intf) < 0)

{

printk(KERN_WARNING"%s: Init: will not register\n", gDrvrName);

return (CRIT_ERR);

}

printk(KERN_INFO"%s: Init: module registered\n", gDrvrName);

gStatFlags = gStatFlags | HAVE_KREG;

//--- END: Register Driver

// The driver is now successfully loaded. All HW is initialized, IRQ's assigned, and buffers allocated printk("%s driver is loaded\n", gDrvrName);

// Initializing card registers

XPCIe_InitCard();

return 0;

}

//--- XPCIe_InitiatorReset(): Resets the XBMD reference design

//--- Arguments: None

//--- Return Value: None

//--- Detailed Description: Writes a 1 to the DCSR register which resets the XBMD design

void XPCIe_InitiatorReset()

{

XPCIe_WriteReg(0, 1); // Write: DCSR (offset 0) with value of 1 (Reset Device) XPCIe_WriteReg(0, 0); // Write: DCSR (offset 0) with value of 0 (Make Active) }

//--- XPCIe_InitCard(): Initializes XBMD descriptor registers to default values

//--- Arguments: None

//--- Return Value: None

//--- Detailed Description: 1) Resets device

//--- 2) Writes specific values into the XBMD registers inside the EP void XPCIe_InitCard()

{

XPCIe_WriteReg(0, 1); // Write: DCSR (offset 0) with value of 1 (Reset Device)

XPCIe_WriteReg(0, 0); // Write: DCSR (offset 0) with value of 0 (Make Active)

XPCIe_WriteReg(2, gWriteHWAddr); // Write: Write DMA TLP Address register with starting address

XPCIe_WriteReg(3, 0x20); // Write: Write DMA TLP Size register with default value (32dwords)

XPCIe_WriteReg(4, 0x2000); // Write: Write DMA TLP Count register with default value (2000)

XPCIe_WriteReg(5, 0x00000000); // Write: Write DMA TLP Pattern register with default value (0x0)

XPCIe_WriteReg(6, 0xfeedbeef); // Write: Read DMA Expected Data Pattern with default value (feedbeef)

XPCIe_WriteReg(7, gReadHWAddr); // Write: Read DMA TLP Address register with starting address.

XPCIe_WriteReg(8, 0x20); // Write: Read DMA TLP Size register with default value (32dwords)

XPCIe_WriteReg(9, 0x2000); // Write: Read DMA TLP Count register with default value (2000)

}

//--- XPCIe_exit(): Performs any cleanup required before releasing the device

//--- Arguments: None

//--- Return Value: None

//--- Detailed Description: Performs all cleanup functions required before releasing device staticvoid XPCIe_exit(void)

{

// Check if we have a memory region and free it

if (gStatFlags & HAVE_REGION)

{

(void) release_mem_region(gBaseHdwr, XBMD_REGISTER_SIZE);

}

// Check if we have an IRQ and free it

if (gStatFlags & HAVE_IRQ)

{

(void) free_irq(gIrq, gDev);

}

// Free Write and Read buffers allocated to use

if (NULL != gReadBuffer)

{

(void) kfree(gReadBuffer);

}

if (NULL != gWriteBuffer)

{

(void) kfree(gWriteBuffer);

}

// Free memory allocated to our Endpoint

pci_free_consistent(gDev, BUF_SIZE, gReadBuffer, gReadHWAddr);

pci_free_consistent(gDev, BUF_SIZE, gWriteBuffer, gWriteHWAddr);

gReadBuffer = NULL;

gWriteBuffer = NULL;

// Free up memory pointed to by virtual address

if (gBaseVirt != NULL)

{

iounmap(gBaseVirt);

}

gBaseVirt = NULL;

// Unregister Device Driver

if (gStatFlags & HAVE_KREG)

{

unregister_chrdev(gDrvrMajor, gDrvrName);

}

gStatFlags = 0;

// Update Kernel log stating driver is unloaded

printk(KERN_ALERT"%s driver is unloaded\n", gDrvrName);

}

// Driver Entry Point

module_init(XPCIe_init);

// Driver Exit Point

module_exit(XPCIe_exit);

void XPCIe_IRQHandler(int irq, void *dev_id, struct pt_regs *regs)

{

u32 i, regx;

printk(KERN_WARNING"%s: Interrupt Handler Start ..",gDrvrName);

for (i = 0; i < 32; i++)

{

regx = XPCIe_ReadReg(i);

printk(KERN_WARNING"%s : REG<%d> : 0x%X\n", gDrvrName, i, regx); }

printk(KERN_WARNING"%s Interrupt Handler End ..\n", gDrvrName);

}

u32 XPCIe_ReadReg (u32 dw_offset)

{

u32 ret = 0;

//u32 reg_addr = (u32)(gBaseVirt + (4 * dw_offset));

//ret = readl(reg_addr);

ret = readl(gBaseVirt + (4 * dw_offset));

return ret;

}

void XPCIe_WriteReg (u32 dw_offset, u32 val)

{

//u32 reg_addr = (u32)(gBaseVirt + (4 * dw_offset));

writel(val, (gBaseVirt + (4 * dw_offset)));

}

ssize_t* XPCIe_ReadMem(char *buf, size_t count)

{

int ret = 0;

dma_addr_t dma_addr;

//make sure passed in buffer is large enough

if ( count < BUF_SIZE )

{

printk("%s: XPCIe_Read: passed in buffer too small.\n", gDrvrName);

ret = -1;

return ret;

//goto exit;

}

down(&gSem[SEM_DMA]);

// pci_map_single return the physical address corresponding to

// the virtual address passed to it as the 2nd parameter

// 获取DMA总线地址,底层调用的是pci_map_single

dma_addr = pci_map_single(gDev, gReadBuffer, BUF_SIZE, PCI_DMA_FROMDEVICE); if ( 0 == dma_addr )

{

printk("%s: XPCIe_Read: Map error.\n",gDrvrName);

ret = -1;

up(&gSem[SEM_DMA]);

return ret;

//goto exit; // return 之前要释放互斥量,不能直接return

}

// Now pass the physical address to the device hardware. This is now

// the destination physical address for the DMA and hence the to be

// put on Memory Transactions

// Do DMA transfer here....

// 直接调用read write 函数进行传输?

// 宋宝华第页流程图

printk("%s: XPCIe_Read: ReadBuf Virt Addr = %x Phy Addr = %x.\n",

gDrvrName, (unsignedint)gReadBuffer, (unsignedint)dma_addr);

// Unmap the DMA buffer so it is safe for normal access again.

pci_unmap_single(gDev, dma_addr, BUF_SIZE, PCI_DMA_FROMDEVICE);

up(&gSem[SEM_DMA]);

// Now it is safe to copy the data to user space.

if ( copy_to_user(buf, gReadBuffer, BUF_SIZE) )

{

ret = -1;

printk("%s: XPCIe_Read: Failed copy to user.\n",gDrvrName);

goto exit;

}

exit:

return ret;

}

ssize_t XPCIe_WriteMem(constchar *buf, size_t count)

{

int ret = 0;

dma_addr_t dma_addr;

if ( (count % 4) != 0 )

{

printk("%s: XPCIe_Write: Buffer length not dword aligned.\n",gDrvrName); ret = -1;

return ret;

//goto exit;

}

// Now it is safe to copy the data from user space.

if ( copy_from_user(gWriteBuffer, buf, count) )

{

ret = -1;

printk("%s: XPCIe_Write: Failed copy to user.\n",gDrvrName);

return ret;

//goto exit;

}

//set DMA semaphore if in loopback

down(&gSem[SEM_DMA]);

// pci_map_single return the physical address corresponding to

// the virtual address passed to it as the 2nd parameter

dma_addr = pci_map_single(gDev, gWriteBuffer, BUF_SIZE, PCI_DMA_FROMDEVICE); if ( 0 == dma_addr )

{

printk("%s: XPCIe_Write: Map error.\n",gDrvrName);

ret = -1;

up(&gSem[SEM_DMA]);

return ret;

//goto exit; // return 之前要释放互斥量,不能直接return

}

// Now pass the physical address to the device hardware. This is now

// the source physical address for the DMA and hence the to be

// put on Memory Transactions

// Do DMA transfer here....

// 直接调用read write 函数进行传输?

// 宋宝华第页流程图

printk("%s: XPCIe_Write: WriteBuf Virt Addr = %x Phy Addr = %x.\n",

gDrvrName, (unsignedint)gReadBuffer, (unsignedint)dma_addr);

// Unmap the DMA buffer so it is safe for normal access again.

pci_unmap_single(gDev, dma_addr, BUF_SIZE, PCI_DMA_FROMDEVICE);

up(&gSem[SEM_DMA]);

exit:

return (ret);

}

u32 XPCIe_ReadCfgReg (u32 byte)

{

u32 pciReg;

if (pci_read_config_dword(gDev, byte, &pciReg) < 0)

{

printk("%s: XPCIe_ReadCfgReg: Reading PCI interface failed.",gDrvrName);

return (-1);

}

return (pciReg);

}

u32 XPCIe_WriteCfgReg (u32 byte, u32 val)

{

if (pci_write_config_dword(gDev, byte, val) < 0)

{

printk("%s: XPCIe_Read Device Control: Reading PCI interface failed.",gDrvrName); return (-1);

}

return 1;

}

信息与通信工程专业论文选题

信息与通信工程专业毕业论文 选题 卷积编码和维特比译码的 FPGA 实现 CVSD 音频编译码算法研究与 FPGA 实现 DQPSK 调制解调技术研究及 FPGA 仿真实现 基于FPGA 的高斯白噪声发生器设计与实现 无线通信系统选择分集技术研究 MIMO 系统空时分组编码的性能研究 基于量子烟花算法的认知无线电频谱分配技术研究 基于量子混沌神经网络的鲁棒多用户检测器 论文写作叩叩舞衣衣期酒吧期玖叁 船载AIS 通信系统调制器的设计与实现 基于FPGA 的QAM 调制器设计与实现 基于多载波通信的信道化技术研究 简易无线通信信号分析与测量装置 DFDTD 时域有限差分matlab 仿真 超宽带多径信道下 Chirp-rate 调制性能研究 超宽带无线传感器网络中低复杂度测距算法研究 基于低轨道编队飞行皮卫星群的空间网络设计与仿真 Lin ux 环境下无线传感器网络分簇路由算法的仿真研究 高速无线局域网 MAC 协议仿真研究 无线紫外光多址通信关键技术研究 认知无线电网络的频谱分配算法1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. 21.

基于软件无线电的多制式通信信号产生器设计与实现 开关电源EMI 滤波器的设计 反激式电源传导噪声模态分离技术的研究 核电磁脉冲源辐射的数值仿真 基于MATLAB 的扩频通信系统及同步性能仿真 一种多频带缝隙天线的设计 MSK 调制解调器及同步性能的仿真分析 跳频频率合成器的设计 OFDM 系统子载波间干扰性能分析 复合序列扩频通信系统同步方法的研究 基于DDS+ PLL 的频率源设计 基于训练序列的 OFDM 系统同步技术的研究 正交频分复用通信系统设计及性能研究 MIMO_OFDM 技术研究及其性能比较 基于蓝牙的单片机无线通信研究 物联网智能温室控制系统中远程信息无线传输的研究 物联网智能温室控制系统中温湿度光照采集无线传输的研究 基于WiFi 的单片机无线通信研究 FSK 调制的无线数字传输系统编码技术设计与实现 直扩系统中窄带干扰抑制技术的研究 卷积码的编译码设计及单片机实现 频域均衡技术的研究及 MATLAB 仿真 22. 23. 24. 25. 26. 27. 28. 29. 30. 31. 32. 33. 34. 35. 36. 37. 38. 39. 40. 41. 42. 43.

信息与通信工程专业

信息与通信工程是现代高新技术的一个重要组成部分,信息与通信工程专业一直以来都是考研中比较热门的专业。但是,由于信息与通信工程专业不是国家规定的统考专业,故考生在复习的时候,有时候会找不到方向,如何才能对症下药,达到事半功倍的效果呢,我们经过悉心的研究,发现,信息与通信工程专业的考卷也是有一定的规律可循。 信息与通信工程专业由各高校自主命题,参考书参差不齐,统计分析发现:主要考的科目有通信原理和信号与系统,而主要的参考书为:通信原理以樊昌信的《通信原理》和周炯磐的《通信原理》为主,信号与系统主要以郑君里的《信号与系统》和吴大正的《信号与线性系统分析》为主。 下面,就分析一下通信原理和信号与系统的重难点: 一、通信原理: 1.希尔伯特变换、解析信号、频带信号与带通系统、随机信号的功率谱分析、窄带平稳高斯过程。 2.模拟调制:DSB-SC、AM、SSB、VSB、FM的基本原理、频谱分析、抗噪声性能分析。 3.数字基带传输:数字基带基带信号,PAM信号的功率谱密度分析;数字基带信号的接收,匹配滤波器,误码率分析;码间干扰的概念,奈奎斯特准则,升余弦滚降,最佳基带系统,眼图,均衡的基本原理,线路码型的作用和编码规则,部分响应系统,符号同步算法的基本原理 4.数字信号的频带传输:信号空间及最佳接收理论,各类数字调制(包括OOK、2FSK、PSK、2DPSK,QPSK、DQPSK、OQPSK、MASK、MPSK、MQAM)的基本原理、频谱分析、误码性能分析,载波同步的基本原理。 5.信源及信源编码:信息熵、互信息;哈夫曼编码;量化(量化的概念、量化信噪比、均匀量化),对数压扩,A率13折线编码、TDM; 6.信道及信道容量:信道容量(二元无记忆对称信道、AWGN信道)的分析计算,多径衰落方面的概念(平衰落和频率选择性衰落、时延扩展、相干带宽、多普勒扩展、相干时间) 7.信道编码:信道编码的基本概念,纠错检错、汉明距,线性分组码,循环码、CRC,卷积码的编码和Viterbi译码; 8.扩频通信及多址通信:沃尔什码及其性质,m序列的产生及其性质,m序列的自相关特性,扩频通信、DS-CDMA及多址技术、扰码 二、信号与系统: 1.绪论 信号与系统概念,信号的描述、分类和典型信号, 信号运算,奇异信号,信号的分解 系统的模型及其分类,线性时不变系统,系统分析方法。 2.连续时间系统的时域分析 微分方程式的建立、求解,起始点的跳变, 零输入响应和零状态响应, 系统冲激响应求法,利用卷积求系统的零状态响应, 卷积的图解法,卷积的性质。 3.傅里叶变换 周期信号的傅里叶级数,频谱结构和频带宽度, 傅里叶变换---频谱密度函数,

考研专业介绍:信息与通信工程(新)

随着我国信息化建设步伐的逐渐加快,国内众多高校和研究院所越来越重视有关信息、网络、通信方面的学科建设。信息与通信工程作为其中最主要的分支,被关注的程度越来越高。现在,全国招收信息与通信工程专业硕士研究生的院校有160多所,其中既有以信息与通信专业为主的专门院校,也有综合实力强劲、信息与通信专业实力也不俗的综合性大学,还有信息与通信工程专业实力不错但容易被考生忽视的院校。在名专业和名校的分岔路口,向左走还是向右走,是考生必须面对的问题。 向左走:专精研究造就传统强势 全国以信息与通信专业为主的专门院校有北京邮电大学、西安电子科技大学、电子科技大学、南京邮电大学、重庆邮电大学、杭州电子科技大学、西安邮电学院、桂林电子科技大学等。其中除了北京邮电大学、西安电子科技大学、电子科技大学外,其他院校的综合实力排名并不靠前,但不能因此低估这些院校在信息与通信工程方面的实力。毕竟这些院校在成立之初大多专攻电子信息与通信工程,悠久的历史成就了它们在专业领域的传统强势。 北京邮电大学 光纤通信、宽带通信、移动通信以及信号处理都是北邮的强势专业。学校拥有一个程控交换技术与通信网国家重点实验室,目前国内广泛应用的智能网就是其研究成果,这也是中国互联网研究能与国际先进水平接轨的成果之一。学校还与许多知名通信类企业如华为、中兴、思科(CISCO)、IBM、朗讯等有项目合作。 招生信息:北邮的院系划分较细,有几个院系和科研单位均招收信息与通信工程相关专业的研究生。2011年计划招生数为计算机学院391人,信息与通信工程学院724人,电子工程学院239人,信息光子学与光通信研究院188人,网络技术研究院346人,总计招生1800人左右。除去一些电子专业,估计信息与通信工程类专业招生人数不少于1000人。 报考指南:北邮每年招生人数较多,约有一半以上是外校学生。除了某些实力特别强的实验室或特别有名的导师录取分数较高外,分数线一般都在各院的院线左右。需要强调的是,北邮的初试专业课参考书《通信原理》是由本校教师编写的,不同于大部分学校选用的樊昌兴教授主编的《通信原理》。 西安电子科技大学

考研0810信息与通信工程一级学科简介

0810信息与通信工程一级学科简介 一级学科(中文)名称:信息与通信工程 (英文)名称:Information and Communication Engineering 一、学科概况 从1864年麦克斯韦在理论上预言了电磁波的存在,到1888年赫兹实验验证电磁场理论,再到1896年马可尼发明无线电报,人类进入了电信时代。从20世纪上半叶人类发明电子管、晶体管、雷达、广播、电视等,到20世纪中叶香农提出信息论、维纳提出控制论,再到20世纪后期以来的集成电路、移动通信、互联网、智能终端、社交网络等技术的大规模普及和应用,信息与通信工程学科得到了长足发展,并推动了世界信息科学技术的高速发展以及人类社会的巨大进步。 未来社会将是高度信息化的社会,信息与通信工程的发展前景广阔。进入21世纪以来,随着全球信息化进程的加速,信息与通信工程学科的各个研究分支呈现出相互渗透与融合的趋势,沿着多媒体化、普及化、多样化、个性化和全球化的方向发展,并逐步向网络化﹑融合化、智能化的方向拓展。另一方面,信息与通信科学技术正向生物、纳米、认知等其它传统及新兴学科和领域渗透,成为发展交叉学科的重要纽带,必将促进多个学科的交叉融合发展,孕育诸多重大科学问题的发现和原理性的突破,并且将引发新的信息科技革命。 二、学科内涵 信息与通信工程学科是一个涉及应用数学、物理学、计算机科学等学科的基础知识完整,关联工业、农业、生物、医疗、航空航天、军事、金融业、服务业等行业的应用领域广泛的学科,主要研究对象包括信息的获取、存储、传输、处理和应用,以及信息与通信设备及系统的研究、分析、设计、开发、维护、测试、集成和应用。 信息与通信工程学科一方面以信息传输和交换研究为主体,涉及国民经济和国防应用的电信、广播、电视、声纳、导航、遥感、遥测遥控、互联网等领域,研究各类信息与通信网络及系统的组成原理、体系构架、功能关联、应用协议、性能评估等内容;另一方面以信号与信息处理研究为核心,研究各类信息系统中的信息获取、变换、存储、传输、应用等环节中的信号与信息处理,包括各种形式信号与信息处理的算法与体制、物理实现、性能评估、系统应用等内容。 信息与通信工程学科的主要理论包括:电路与系统、信号处理、电磁场与电磁波、信息理论、控制与优化、通信理论、雷达理论、网络理论、导航定位理论、遥感遥测理论、信息对抗理论、智能信息处理理论、网络安全理论等。 本学科的研究方法包括理论研究与实验研究。理论研究主要是依据理论分析设计目标模型,再通过逻辑推理或实验验证相关的科学结论。实验研究主要通过探测和采集目标数据、以及构建目标物理模型或系统,获得相关实证数据并借助数学与统计方法进行数据分析,由此提出或验证科学结论。理论研究与实验研究过程中均可运用形象思维、逻辑思维等方法,以及系统论、信息论、控制论等蕴涵的基础科学方法。 三、学科范围 信息与通信工程主要包括“通信与信息系统”和“信号与信息处理”两个研究方向。 “通信与信息系统”方向的主要研究内容包括: l 信息理论 l 通信信号处理 l 信源、信道编码以及网络编码 l 通信网络与协议 l 通信与信息系统架构与体系 l 信息安全与通信对抗

信息与通信工程一级学科全国排名名单

(排名是按两个学科来排的,主要列出的是前20%) 081001 通信与信息系统 排名学校名称等级排名学校名称等级 1 北京邮电大学5★14 中国科学技术大学4★ 2 西安电子科技大学5★15 天津大学4★ 3 成都电子科技大学5★16 华中科技大学4★ 4 清华大学5★17 武汉大学4★ 5 东南大学5★18 南京邮电大学4★ 6 北京交通大学5★19 西北工业大学4★ 7 北京理工大学4★20 南京航空航天大学4★ 8 上海交通大学4★21 南京大学4★ 9 哈尔滨工业大学4★22 吉林大学4★ 10 华南理工大学4★23 华东师范大学4★ 11 北京航空航天大学4★24 西安交通大学4★ 12 北京大学4★25 中山大学4★ 13 浙江大学4★ 3★(37个): 宁波大学,上海大学,中国传媒大学,西南交通大学,重庆大学,福州大学,山东大学,哈尔滨工程大学,东北大学,厦门大学,南京理工大学,四川大学,大连海事大学,大连理工大学,中国矿业大学,北京科技大学,云南大学,郑州大学,武汉理工大学,长春理工大学,复旦大学,重庆邮电大学,南开大学,安徽大学,同济大学,北京工业大学,华中师范大学,湖南大学,兰州大学,中南大学,浙江工业大学,东华大学,合肥工业大学,燕山大学,中国民航大学,西安科技大学

081002 信号与信息处理 排名学校名称等级排名学校名称等级 1 成都电子科技大学5★16 浙江大学4★ 2 西安电子科技大学5★17 华中科技大学4★ 3 北京邮电大学5★18 西北工业大学4★ 4 清华大学5★19 南京航空航天大学4★ 5 北京交通大学5★20 西安交通大学4★ 6 北京理工大学5★21 武汉大学4★ 7 东南大学5★22 上海大学4★ 8 上海交通大学4★23 哈尔滨工程大学4★ 9 南京邮电大学4★24 天津大学4★ 10 北京大学4★25 大连理工大学4★ 11 哈尔滨工业大学4★26 西南交通大学4★ 12 南京大学4★27 武汉理工大学4★ 13 中国科学技术大学4★28 四川大学4★ 14 北京航空航天大学4★ 15 华南理工大学4★ 3★(43个): 山东大学,南京理工大学,合肥工业大学,苏州大学,中北大学,江南大学,深圳大学,兰州大学,重庆邮电大学,西北大学,同济大学,安徽大学,湖南大学,东华大学,重庆大学,南开大学,宁波大学,厦门大学,吉林大学,北京科技大学,北京师范大学,中国海洋大学,华东理工大学,杭州电子科技大学,大连海事大学,福州大学,东北大学,南京信息工程大学,桂林电子科技大学,暨南大学,江苏科技大学,河海大学,中国传媒大学,成都信息工程学院,浙江工业大学,北京工业大学,西安理工大学,中山大学,上海理工大学,哈尔滨理工大学,西安邮电学院,中国矿业大学,沈阳工业大学 注: 5★为重点优势学科的单位,排在最前面的5%的培养单位;4★为优势学科单位的单位,排在6%-20%的单位;3★为良好学科的单位,排在21%-50%的单位。 信息来源:《2011-2012年中国研究生教育及学科专业评价报告》邱均平

设有信息与通信工程学科博士点的高校名单.docx

设有信息与通信工程学科博士点的高校名单 信息与通信工程是一级学科(一级学科,081000),下设通信与信息系统(二级学科,081001)、信号与信息处理(二级学科,081002)两个二级学科。该专业是一个基础知识面宽、应用领域广阔的综合性专业,涉及无线通信、多媒体和图像处理、电磁场与微波、医用X线数字成像、阵列信号处理和相空间波传播与成像以及卫星移动视频等众多高技术领域。培养知识面非常广泛,不仅对数学、物理、电子技术、计算机、信息传输、信息采集和信息处理等基础知识有很高的要求,而且要求学生具备信号检测与估计、信号分析与处理、系统分析与设计等方面的专业知识和技能,使学生具有从事本学科领域科学研究的能力,十分重视教学与科研相结合,注重学生创新能力与实际工作能力的培养。 一级国家重点学科 北京交通大学2007新增 北京理工大学2007新增 北京邮电大学2007新增 成都电子科技大学 2007新增 东南大学 2007新增 国防科学技术大学 2007新增 清华大学 2007新增 西安电子科技大学 2007新增 拥有通信与信息系统国家二级重点学科的高校(不含已拥有信息与通信工程国家一级重点学科的高校): 北京大学 北京航空航天大学 天津大学 哈尔滨工业大学 上海交通大学 浙江大学 中国科学技术大学 华南理工大学 解放军信息工程大学 解放军理工大学 一级学科博士点(一级学位博士点指教育部批准,各单位可按一级学位或在一级学位下的任何二级学位授予博士和硕士学位。也就是说能同时在通信与信息系统﹑信号与信息处理专业招收博士和硕士,说明该校在通信和信号方面很有实力。) 北京大学 北京航空航天大学 北京交通大学 北京理工大学 北京邮电大学

设有信息与通信工程学科博士点的高校名单

设有信息与通信工程学科博士点的高校名单信息与通信工程是一级学科(一级学科,081000),下设通信与信息系统(二级学科,081001)、信号与信息处理(二级学科,081002)两个二级学科。该专业是一个基础知识面宽、应用领域广阔的综合性专业,涉及无线通信、多媒体和图像处理、电磁场与微波、医用X线数字成像、阵列信号处理和相空间波传播与成像以及卫星移动视频等众多高技术领域。培养知识面非常广泛,不仅对数学、物理、电子技术、计算机、信息传输、信息采集和信息处理等基础知识有很高的要求,而且要求学生具备信号检测与估计、信号分析与处理、系统分析与设计等方面的专业知识和技能,使学生具有从事本学科领域科学研究的能力,十分重视教学与科研相结合,注重学生创新能力与实际工作能力的培养。 一级国家重点学科 北京交通大学2007新增 北京理工大学2007新增 北京邮电大学2007新增 成都电子科技大学2007新增 东南大学2007新增 国防科学技术大学2007新增 清华大学2007新增 西安电子科技大学2007新增 拥有通信与信息系统国家二级重点学科的高校(不含已拥有信息与通信工程国家一级重点学科的高校): 北京大学 北京航空航天大学 天津大学 哈尔滨工业大学

上海交通大学 浙江大学 中国科学技术大学 华南理工大学 解放军信息工程大学 解放军理工大学 一级学科博士点(一级学位博士点指教育部批准,各单位可按一级学位或在一级学位下的任何二级学位授予博士和硕士学位。也就是说能同时在通信与信息系统﹑信号与信息处理专业招收博士和硕士,说明该校在通信和信号方面很有实力。) 北京大学 北京航空航天大学 北京交通大学 北京理工大学 北京邮电大学 长春理工大学Z 大连海事大学Z 大连理工大学Y 成都电子科技大学 东北大学Z 东南大学 国防科学技术大学

信息与通信工程学科发展分析

信息院通信学科发展形势分析报告自19世纪美国人发明电报之日起,现代通信技术就已经产生。近年来,随着信息高速公路的迅速兴起,通信技术在国家经济发展中的地位越来越重要,为了适应日益发展的技术需要,通信工程专业成为了学校教育中的一门必备学科,并随着现代技术水平的不断提高而得到迅速发展。 1、 学科概况 通信工程源于电机系电机工程专业,是由有线电、无线通信、电子技术等专业相互渗透、相互补充而发展起来的一门综合产业。而它真正地进入快速发展是在20世纪80年代,从美、日、英等发达国家吹过来的信息革命飓风,为我国通信工程专业的发展增添了强劲的动力,也是从这时起,通信工程专业有了它现在的名称,产出的大量技术成果也走在了世界前沿,如晶体纤维生长与晶体光纤器件的研究,光纤高温传感器、光纤环形腔的细度及环形激光器的研究,窄线宽可调谐半导体激光器及相关技术等。 信息与通信工程专业是一个跨学科、宽口径、实用性强、服务面广的专业,涵盖了电信网、移动通信、光纤通信、数字通信以及各种通信IT。它是一门研究信息获取、变换、存储、传输、交换、显示、测试理论及其工程应用的学科。本学科是现代高新技术的主要组成部分,是信息社会的主要支柱,是国民经济高速发展的前提,对国民经济的发展和人类社会的进步都具有关键的作用,是国家的神经系统和命脉。 信息与通信工程专业的培养目标是使学生掌握现代通信基本理论,具有较强的系统专业知识、计算机知识、外语应用能力和相关工程技术能力,能适应通信领域内网络、系统、设备及信息交换、传输、处理方面的工程设计及运行维护,具有独立工作能力。了解有关无线通信技术、光通信与光交换技术、计算机网络技术、数据通信技术、微电子技术等方面的基础知识,能在通信领域、信息领域从事通信系统的研究、设计、制造、分析和运行管理等方面具有创新精神与工程素养的高级工程技术专业人才。 2、 业界对学科发展提出的要求 通信产业已成为带动国民经济增长的、新的先导产业与支柱产业,是我国发展最快、最活跃,并已参与了国际竞争的产业。作为竞争中最关键的一环就是人才,而高校通信工程专业是通信及相关行业领域各类多层次人才的主要来源,也是各企业及国民经济各部门在职人员接受继

(一级学科信息与通信工程)

浙江大学博士研究生培养方案 信息科学与工程学院信号与信息处理专业(代码:081002) (一级学科:信息与通信工程) 一、培养目标: 1、培养严谨求实和团结合作的科学态度和作风、探索创新的科学精神和良好的科研道德、独立主持和组织科学工作的能力,在本学科领域具有创造性的成果。 2、掌握信号与信息处理领域坚实宽广的基本理论和系统深入的专门知识,全面了解本学科有关研究领域国内外的学术现状和发展方向。 3、掌握一门外国语,能熟练进行专业阅读和写作,具有较强的听说及交流能力。 4、能胜任本专业的教学、研究、工程、开发及管理工作。 二、学制:3.5年 三、主要研究方向: 1. 多媒体信息处理与通信 2. 机器视觉 3. 水声信号处理与通信 4. 通信与网络 5. 系统芯片设计 四、课程学习要求 按照本学科课程设置中的要求和导师的建议选择学习的课程。 五、培养环节要求 1、读书报告要求:在学期间做读书报告6次,其中至少公开在学科或学院的学术论坛做读书报告2次。 2、开题报告要求:在第二学年夏季学期结束前完成。 3、专业外语要求:导师指定外文文献阅读、外文读书报告,并用外语作学术报告1次。 4、发表论文要求:按学校、学院及学科规定。 六、其他(需要说明的问题,可不填) 课程设置 类 别课程编号课程名称学 分学时上课 学期备注公共课0510001博士生英语232秋或冬学位课0410001当代科技革命与马克思主义232秋或冬学位课专业学位课1111271多用户信息论与无线网络232春根据研究方向在导师指导下选定至少2门,其余可作为选修课1111272现代通信理论专题232夏1111273通信网络与交换专题232夏1111274计算机视觉专题232夏1111275实时图像处理与并行计算专题232夏1111276集成电路设计专题232夏1111277信源编码理论专题232夏1111278SoC 设计方法学232夏1111279通信信号处理专题232夏1111280声场建模与模拟专题232夏

电子信息工程与通信工程的区别

电子信息工程与通信工程的区别: 电子信息工程专业培养具备电子技术和信息系统的基础知识,能从事各类电子设备和信息系统的研究、设计、制造、应用和开发的高等工程技术人才。 通信工程专业学习通信技术、通信系统和通信网等方面的知识,能在通信领域中从事研究、设计、制造、运营及在国民经济各部门和国防工业中从事开发、应用通信技术与设备。 职业通路:研发员→研发工程师→高层市场或管理人员 电子信息工程专业是跨学科的复合型专业,口径宽、适应面较广。本专业以就业导向为理念,以培养职业素质优良,具有较高创新能力的人才为目标。本专业强调学科交叉,重在培养宽泛的知识面,加强了电子背景的学生在人机工程、人机交互、界面美学等知识的学习。毕业生应具备的能力有:掌握典型的信息系统、电子产品与系统的工作原理、设计方法、维护与营运技能;掌握信息系统的原理和设计、调试能力;掌握信息获取、处理、传输的基本理论和应用技术;掌握电子产品和信息系统的计算机辅助设计的技能;运用计算机进行信息处理、工程设计和应用软件开发的能力。 本专业毕业生适应面很广,可在电子信息领域相关研究所、设计院、学校从事科研、教学或管理工作;可到机关事业单位、工矿企业、能源交通、电力、家电、智能仪器、计算机应用等领域工作;也可在电子与计算机领域从事电子产品界面设计、外观设计、系统设计、辅助

设计和测试工作;还可以进一步深造攻读相关专业的硕士研究生。 主要课程:电路原理、电子电路基础、数字系统基础、软件基础、电子系统设计、电子产品设计基础、人机工程学、人机界面设计、电子产品设计与案例、电子产品可用性测试等。其中电子产品设计与案例为专业特色课程。 通信工程专业是21世纪高新技术的主体和前沿。本专业的目标是培养具有通信领域内的通信技术、通信系统和通信网等方面的基本理论与专业知识,具备综合的创新实践能力,能在国民经济各部门中从事各类通信电子设备和通信系统的研究、设计、开发、制造、测试和技术维护等方面的高级技术人才。本专业设置数字通信技术和网络通信技术两个专业方向。数字通信技术方向是侧重于通信系统中数字通信、移动通信、光通信等方向的基本理论与实践技能的人才培养,掌握通信设备的研究、设计、开发、测试与维护,熟悉通信的基本方针、政策与法规。通信网络技术方向是侧重于通信网络的构建、通信网络分析与设计方法、网络的运行、安全与维护等方面技术人员的培养。本专业是杭州市首批重点专业,毕业生深受社会的青睐,就业率均在95%以上,并且主要分布在沿海经济发达城市。本专业就业前景十分广阔、就业质量名列各行业前茅,毕业生可在通信企业的各知名公司从事设计与研发工作,如华为、贝尔、东方通信、UT斯达康等;也可以进入电信、移动、铁通、网通、数据交换局、广播电视部门以及相关研究所、设计院、学校从事科研、教学与管理等各方面工作;还

803信息与通信工程专业综合 & 804信号与系统

803信息与通信工程学科专业基础综合 一、考试目的 本考试主要考核考生对“信号与系统”、“数字信号处理”和“通信原理”课程基本概念和基本理论的掌握程度。考生应熟练掌握大纲所列知识的基本思想、基本原理和分析方法,具有灵活运用所学知识求解问题的能力。 二、试题结构 填空题,判断题,计算题,绘图题。 考试内容比例:信号与系统约50分数字信号处理约20分通信原理约80分 三、考试内容 “信号与系统”部分: 1.绪论 信号与系统的概念,信号的描述、分类和典型信号;信号运算,奇异信号,信号的分解;系统模型及其分类,线性时不变系统,系统分析方法。 2.连续时间系统的时域分析 微分方程式的建立、求解,起始值的确定;零输入响应和零状态响应;系统冲激响应求法,利用卷积求系统的零状态响应;卷积的计算,卷积的性质。 3.连续时间信号的频域分析 周期信号的傅里叶级数,频谱结构和频带宽度;傅里叶变换---频谱密度函数;傅里叶变换的性质,周期信号的傅里叶变换;时域抽样定理;帕塞瓦尔定理。 4.连续时间系统的复频域分析 拉氏变换的定义,拉氏变换的性质,复频域分析法;系统函数的概念,根据系统函数的零极点分布分析系统的时域、频率特性;线性系统的稳定性。 5.离散时间系统的时域分析 常用典型离散时间信号,系统框图与差分方程;常系数线性差分方程求解的一般概念;离散时间系统的单位样值响应,离散卷积(卷积和)。 6.离散时间系统的z域分析 z变换的定义、性质,典型序列的z变换;利用z变换解差分方程;离散系统的系统函数;系统函数的零极点对系统特性的影响;离散时间系统的频率响应特性;信号流图。 “数字信号处理”部分: 1. 离散傅立叶变换及其快速实现 离散时间信号的傅立叶变换,离散系统的频域分析,基2时间抽选法FFT,基2频率抽选法FFT,IDFT的快速算法,线性卷积的快速计算 2.IIR数字滤波器的设计和实现 冲激响应不变法和双线性变换法的设计,IIR滤波器的频率变换设计,IIR 滤波器的实现结构(直接型,正准型,级联性,并联型) 3.FIR数字滤波器的设计 线性相位FIR滤波器的条件和特性,窗函数法设计FIR滤波器,FIR数字滤波器的实现结构(直接型,级联型,线性相位结构)。 “通信原理”部分: 1.预备知识 希尔伯特变换、解析信号、频带信号与带通系统、随机信号的功率谱分析、窄带平稳高斯噪声。 2.模拟调制 DSB-SC、AM、SSB、VSB、FM的基本原理、频谱分析、抗噪声性能分析。

最新教育部信息与通信工程学科评估排名(综合版)(1)

0810 信息与通信工程(2007年)

0810信息与通信工程(2012年) 本一级学科中,全国具有“博士一级”授权的高校共52所 ,本次有42所参评;还有部分具有“博士二级”授权和硕士授权的高校参加了评估; 参评高校共计74所。 注:以下得分相同的高校按学校代码顺序排列。 学校代码及名称 学科整体水平得分 10013 北京邮电大学 89 10614 电子科技大学 87 10701 西安电子科技大学 10003 清华大学 85 10248 上海交通大学 10286 东南大学 90002 国防科学技术大学 10004 北京交通大学 82 10007 北京理工大学 10006 北京航空航天大学 80

90005 解放军信息工程大学 10487 华中科技大学 79 10001 北京大学 77 10358 中国科学技术大学 10561 华南理工大学 10293 南京邮电大学 76 90006 解放军理工大学 10335 浙江大学 74 10056 天津大学 73 10217 哈尔滨工程大学 10613 西南交通大学 10698 西安交通大学 10699 西北工业大学 90045 空军工程大学 10033 中国传媒大学 71 10141 大连理工大学 10280 上海大学 10287 南京航空航天大学 10290 中国矿业大学 10422 山东大学 10486 武汉大学 10497 武汉理工大学 10610 四川大学 10611 重庆大学 10617 重庆邮电大学 90033 解放军装备学院 10151 大连海事大学 69 10269 华东师范大学 11646 宁波大学 10110 中北大学 68 10186 长春理工大学 10285 苏州大学 10294 河海大学 10336 杭州电子科技大学 10595 桂林电子科技大学 10009 北方工业大学 66 10079 华北电力大学

北京理工大学信息与通信工程专业简介

信息与通信工程 “信息与通信工程” 一级学科包含4 个二级学科:通信与信息系统,信号与信息处理,信息安全与对抗,目标探测与识别。 本一级学科于1956年开始招收二年制研究生,1978年恢复招收硕士研究生。其中“通信与信息系统”和“信号与信息处理”学科分别于1984年和1991 年被批准建立博士点,并于1987年和1994年分别被评为国家级重点学科和部级重点学科;1988年建立了博士后流动站;1989 年建立“信号采集与处理”国家专业实验室;1998年5 月获一级学科博士学位授权。2003 年春批准自行增设两个二级学科:信息安全与对抗,目标探测与识别。 本一级学科从事各类电子信息与通信系统的原理、体制与处理方法研究,包括信息获取、变换、存储、传输、交换、处理、识别、对抗等。主要研究方向有: 1.通信系统理论与技术:主要研究军用和民用通信系统理论及其关键技术,包括无线通信、抗干扰通信、卫星通信、通信信号处理、通信网络理论与技术、软件无线电技术等。 2.移动通信理论与技术:主要从事未来移动通信的关键技术(包括信源编码、信道编码、高效调制解调、自适应传输技术和技术体制等)、新型军用移动通信系统的网络结构、传输技术等等方面的研究工作。 3.信号与图像处理:主要研究信号与图像处理在通信、雷达、生物医学工程等领域的应用,包括非平稳、非线性系统处理,时空二维信号处理,阵列信号处理,自适应信号处理,实时图像处理,图像制导,遥感图像处理,图像信息隐含技术,成像理论与技术,生物医学信号处理,实时数字信号处理技术等。 4.信息处理理论与技术:主要包括信息获取技术,信源编码理论与数据压缩技术,语音、视觉、听觉信息处理,多媒体信息处理,数字水印技术,版面分析与文字识别,高速并行信息处理系统设计与软件编程,人工神经网络与智能信息处理,信息处理系统在单片集成等领域的研究。 5.信息安全与对抗理论与技术:主要从事信息与信息系统体系结构及安全、信息科学技术与安全对抗、雷达对抗、通信对抗、网络安全与对抗、信息加密与安全等方面的研究工作。 6.目标探测与识别理论与技术:主要研究利用电、红外或可见光等多种传感器获取目标信息、检测与识别目标的新理论和新技术,包括:雷达与多谱段图象系统等信息系统新体制新方法,各种时空环境下信息获取与处理,雷达对抗,干扰与反干扰,多传感器数据融合、智能信息处理与目标识别等领域的研究

信息与通信工程一级学科(0810)硕士研究生培养方案

信息与通信工程一级学科(0810)硕士研究生培养方案 一、培养目标 总体要求 应掌握本学科坚实的理论基础,系统的专门知识,和熟练的实验技术;较为熟练地掌握一门外国语,能阅读本专业的外文资料;具有独立从事科学研究工作的能力,以及严谨求实的科学态度和工作作风;坚持四项基本原则,热爱祖国,遵纪守法,德智体全面发展。能胜任研究机构、高等院校和产业部门有关方面的教学、研究、工程、开发及管理工作。 具体要求如下: 1. 熟练掌握现代通信理论和系统设计、开发方法,熟悉通信技术特别是无线通信技术和无线传感器网络的发展方向。 2. 熟练掌握光信号处理和光通信的理论知识,具有光通信相关领域的研究和开发能力。 3. 熟练掌握信息与信号处理的理论和方法,具备多媒体信息处理、软件工程开发、电磁信号处理和天线设计的知识和能力。 二、研究方向 1.通信与信息系统 (1)无线通信理论与技术: 主要开展移动通信系统与技术方面的应用基础研究工作,重点研究:多天线技术(MIMO);多载波调制技术(OFDM);信道编码技术(STC、LDPC码等);频谱感知与资源分配;中继与基站优化以及新一代数字移动通信系统中的其他关键技术和应用研究。 (2)光电信息技术及应用: 研究光电信息技术领域中的相关理论、器件设计、信号处理及应用,涉及光传输,光交换,光网络,光传感及光电信息处理等。 (3)无线传感器网络: 主要研究传感器技术、短距离无线通信技术、射频电路设计与优化技术、车联网系统关键技术等。重点研究传感器节点、网络路由器、网络协调器和物联网网关;研究车联网与智能交通系统(ITS)领域中专用短程通信(DSRC)、射频识别(RFID)、智能卡(ICC)读写机及嵌入式POS 终端平台核心技术。 (4)电磁工程及应用: 针对无线通信和探地雷达系统中的电磁波传播和天线,研究电磁波在复杂介质和环境中的传播与散射;基于电磁超介质的新型天线(阵)理论与设计;雷达目标信息处理、成像与反演技术。 (5)智能软件与知识服务:该方向主要从事智能教育软件的基础理论和软件开发研究,以及知识的描述、检索、获取、融合、浓缩和可视化等的理论和应用研究。内容包括:符号演算、自

信息与通信工程专业毕业实习报告

信息与通信工程专业毕业实习报告 一、生产实习的目的 生产实习是电子信息工程专业以及其他任何专业十分重要的实践性教学环节,是培养学生实际动手能力和分析问题解决问题能力、理论与实践相结合的基本训练,同时也是学生毕业设计选题及设计工作原始资料的来源,为学生进行毕业设计打下扎实基础。认真抓好生产实习的教学工作,提高生产实习教学质量,是提高学生业务素质和思想素质的重要环节。 1、训练学生从事专业技术工作及管理工作所必须的各种基本技能和实践动手能力。 2、让学生了解本专业业务范围内的现代工业生产组织形式、管理方式、工艺过程及工艺技术方法。 3、培养学生理论联系实际、从实际出发分析问题、研究问题和解决问题的能力,将学生所学知识系统化。 4、培养学生热爱劳动、不怕苦、不怕累的工作作风方。 二、生产实习的要求 1.了解计算机通讯网络及企业内联网的构成和配置,掌握所接触信息系统(软 硬件)的工作原理,结构,安装,及故障识别方法,熟悉基本网络测试工具的使用方法和系统规划软件和网络数据库的使用方法。 2.了解服务器、交换机、Hub、网卡、光纤和粗细缆的 基本功能,了解它们选型的一般原则及对应的网管软件使用等。

3.了解所在企业信息流的组成,即供应链、产品链,资金链、信息链的性质和用途,初步形成企业信息系统和计算机通讯网络的整体概念。 4.讲座、参观,了解通讯及网络技术、企业信息管理系统、电子商务的发展情况、使用情况、新成果新技术的应用情况。 三、生产实习企业情况介绍 1.邯郸钢铁股份有限公司 邯郸钢铁集团有限责任公司(简称邯钢)位于我国历史文化名城、晋冀鲁豫四省交界的中心城市、河北省重要工业基地——邯郸。邯钢自1958年建厂投产以来,历经近半个世纪的艰苦创业,已从一个名不见经传的地方中小企业,发展成为总资产、销售收入双双超过300亿元,年产钢达800万吨的现代化钢铁企业集团。 20世纪90年代,邯钢在经济体制转轨过程中,主动推墙入海、走向市场创立并不断深化以“模拟市场核算,实行成本否决”为核心的经营机制,创造了显著的经济效益和社会效益,成为国有企业实现两个根本性转变的成功典范,被国务院树立为全国学习的榜样,誉为“全国工业战线上的一面红旗”。公司先后荣获全国质量效益型先进企业、全国五 一劳动奖状、全国优秀企业(金马奖)和全国文明单位等称号。 21世纪以来,邯钢创新发展,再铸辉煌。250万吨薄板坯连铸连轧生产线、国内第一条热轧薄板酸洗镀锌生产线、130万吨冷轧薄板生产线、12万吨彩涂板生产线等一大批具有国际一流水平的现代化装备相继建成投产,实现了以优质板材为主的产品结构调整,公司板材比达到73%,综合竞争实力产生了质的飞跃。XX年,邯钢在河北省百强企业中名列首位,在中国企业500强中名列第74位,在全国制造业中名列第28位,位居全国纳税百强企业第62位。并成为国际钢铁协会成员单位。 2.中国网通(集团)有限公司邯郸市分公司

信息与通信工程一级学科简介

0810信息与通信工程一级学科简介 一级学科(中文)名称:信息与通信工程 (英文)名称:Information andCommunication Engineering 一、学科概况 从1864年麦克斯韦在理论上预言了电磁波的存在,到1888年赫兹实验验证电磁场理论,再到1896年马可尼发明无线电报,人类进入了电信时代。从20世纪上半叶人类发明电子管、晶体管、雷达、广播、电视等,到20世纪中叶香农提出信息论、维纳提出控制论,再到20世纪后期以来的集成电路、移动通信、互联网、智能终端、社交网络等技术的大规模普及和应用,信息与通信工程学科得到了长足发展,并推动了世界信息科学技术的高速发展以及人类社会的巨大进步. 未来社会将是高度信息化的社会,信息与通信工程的发展前景广阔。进入21世纪以来,随着全球信息化进程的加速,信息与通信工程学科的各个研究分支呈现出相互渗透与融合的趋势,沿着多媒体化、普及化、多样化、个性化和全球化的方向发展,并逐步向网络化﹑融合化、智能化的方向拓展。另一方面,信息与通信科学技术正向生物、纳米、认知等其它传统及新兴学科和领域渗透,成为发展交叉学科的重要纽带,必将促进多个学科的交叉融合发展,孕育诸多重大科学问题的发现和原理性的突破,并且将引发新的信息科技革命。 二、学科内涵 信息与通信工程学科是一个涉及应用数学、物理学、计算机科学等学科的基础知识完整,关联工业、农业、生物、医疗、航空航天、军事、金融业、服务业等行业的应用领域广泛的学科,主要研究对象包括信息的获取、存储、传输、处理和应用,以及信息与通信设备及系统的研究、分析、设计、开发、维护、测试、集成和应用。

信息与通信工程

0810信息与通信工程一级学科博士、硕士学位基本要求 第一部分学科概况和发展趋势 信息与通信工程学科是一个基础知识完整、应用领域广泛、并且发展最为迅速的工学门类学科。信息与通信工程是研究信息的获取、存储、传输、处理、表现及其相互关系的科学,同时也是研究、设计、开发信息与通信设备及系统的应用科学。它涵盖了数字通信、无线通信、卫星通信、光通信、水声通信、广播与电视、多媒体信息处理、图像处理与计算机视觉、语音处理、计算机听觉、多维信号处理、检测与估值、导航定位、遥感与遥测、雷达与声纳、信息安全与对抗、物联网等众多高新技术领域,信息与通信工程是当代科学的前沿学科,是现代高新技术的重要组成部分,也是其他学科竞相研究与借鉴的对象,因此它是信息领域的主干学科。 信息与通信工程学科由通信与信息系统和信号与信息处理两个研究方向组成。其中,通信与信息系统主要研究信息理论、通信理论、传输理论与技术、现代交换理论与技术、通信系统、信息系统、通信网理论与技术、多媒体通信理论与技术等;信号与信息处理主要研究信号的表示、变换、分析和合成方法,编解码理论和技术,图像处理与计算机视觉、语音处理、计算机听觉、数字媒体信息处理、多维数字信号处理、检测与估值、导航定位、遥感与遥测、雷达与声纳等,特别是在网络时代,信息的传输、加密、隐蔽及恢复等最新技术均属于信号与信息处理学科的范畴。 进入21世纪,信息与通信工程学科将沿着多媒体化、智能化、高速化、多样化、个性化等方向发展。信息与通信工程领域即将面临

一次新的信息科学革命,其中孕育着新的重大科学问题的发现和原理性的突破。此外,信息技术将渗透到其他各个传统及新兴的学科和领域,促进这些学科的发展,同时更加注重信息与生物、纳米、认知等其他学科的紧密联系和交叉融合,成为发展交叉学科与汇聚科学的纽带。 第二部分博士学位的基本要求 一、获本学科博士学位应掌握的基本知识及结构 本学科博士生应掌握的基本知识及结构总体要求是:在信息与通信工程学科领域掌握坚实宽广的基础理论和系统深入的专门知识。 本学科博士生应掌握的专业基础知识包括:信息论、电路与系统、信号与系统、信号处理、通信原理、电磁场与电磁波、信号检测与估计、控制与优化理论、通信网理论基础。 本学科博士生可选的专业知识包括:无线通信、移动通信、卫星通信、量子通信、无线电导航理论、雷达理论与技术、微波技术、数字图像与视频处理技术、语音处理技术、网络体系与协议及交换技术、网络信息论、信息与通信安全理论、海洋环境传播理论等。 本学科博士生应深入了解和掌握信息与通信工程学科国内外发展现状和发展趋势,为取得创新性成果奠定坚实的基础。此外,根据所从事的研究领域,熟练地掌握科学的方法论,能够从相关学科通过移植、借鉴和交叉研究作出创新性成果。 本学科博士生应掌握自然辩证法等社会科学的人文知识,在努力提高科学思维和逻辑推理能力、独立从事科学研究及高科技开发能力的同时,培养人文精神和哲学思维习惯,用科学的方法指导科学研究

信息与通信工程专业实习周记范文

信息与通信工程专业实习周记范文 信息与通信工程是一级学科,下设通信与信息系统、信号与信息处理两个二级学科。 信息与通信工程专业周记一: 通过本次认识实习,自己了解了通信专业的基础知识,开阔了眼界,增加了见闻,明白了一些通信设备的简单原理,也明白了目前该行业的最新发展,把平时书本的知识应用在了中,自己得到了很多宝贵的知识财富,另一面自己也看见了自己的不足,还需要努力学习,了解更多相关知识,丰富自己的阅历,多请教老师,和有关人员,通过各个渠道学习和了解通信工程的有关知识。 此次实习通过各种形式我了解当前通信产业的发展现状以及美好的前景。感受到了信息科技给今天带来的美好生活,当然以后自己也要立志献身于通信事业,重点研究移动通信新技术。因此,在明年选择继续攻读研究生深造的时候,我自己应努力从事移动通信课题的研究,让自己尽快成长起来。 信息与通信工程专业实习周记范文二: 本次认识实习内容: 指导老师给我们讲述了中心机房中的服务器与交换机的配置网络拓扑结构,以及联接服务器、交换机与主机所使用的连接线,然后老师给我们讲了学校所使用的各种构件和结构的类型。 计算机网络实验室所使用的服务器是联想6512,网络拓扑结构采用总线型,交换机型号:D—link100M24口交换机,网络编号是指连接各台主机的用户线编号,由网络标识和主机标识组成,连接线主要采用双绞线和光纤。 老师还带我们参观了网络实验室的交换机柜,交换机柜中包括主交换机、服务器、数台D—link100M24口交换机,并且了解到主交换机与D—link100M24口交换机采用光纤连接,D—link100M24口交换机之间采用双绞线连接。 通过一周的实地的参观实习和相关技术人员的细致讲解,我学习到网络中心的服务器的配置,网络中心的服务器主要配有网络管理服务器,网页服务器,视频点播服务器等,进一步加深理解路由器、交换机和集线器的功能及它们之间的区别。 信息与通信工程专业实习周记范文三: 本次认识实习定期为两周。这两个星期在带队老师的安排下我们前后参观了中南大学铁道学院通信服务中心、中南大学铁道学院电视台、中南大学铁道学院电子楼程控交换实

相关文档
最新文档