IS903 NAND Flash Performance List_V1.0.0
Read (MB/s)Write (MB/s)
Read (MB/s)Write (MB/s)
20nm
L84A JS29F64G08ACMF31V 1.00.41.0013823
3422
JS29F64G08AAME11V 1.00.41.00154283426JS29F16B08CAME12V 1.00.01.00199513425JS29F32B08JAME14X 1.00.00.0086533520JS29F64G08ACME21V 1.00.41.0015323362320nm L84A
MT29F64G08CBABA 1X 1.00.40.0071203420MT29F64G08CBAAA 1X 1.00.40.0076223621MT29F64G08CBAAB 1V 1.00.41.00153263425MT29F128G08CFAAB 2V 1.00.01.00199513425MT29F256G08CJAAB 2V 1.00.41.00199533526M73A
MT29F64G08AFAAA 2X 1.00.00.0089813426K9GCGD8U0A 1V 1.00.42.00180463427K9GCGD8S0A
1V 1.00.42.00178443427K9LDGY8U1A 2V 1.00.02.00210813428K9LDGY8S1A 2V 1.00.02.00209793428K9HFGY8S5A 4V 1.00.02.002091033430K9GBGD8U0A
1V 1.00.42.00110233423K9LCG08U0A 1X 1.00.40.0052243523K9GAG08U0F 1X 1.00.40.005425342419nm
MLC SDTNQFAMA-008G 1X 1.00.40.006223362319nm MLC SDTNQGAMA-008G 1X 1.00.40.007436343024nm
MLC
SDTNPQAHEM-008G 1X 1.00.40.0062183118TC58NVG6D2JTA001X 1.00.40.0082383426TC58NVG6DCJTA001X 1.00.40.0076243623TH58NVG7DCJTA202X 1.00.00.0087353127TH58NVG8DCJTA202X 1.00.00.0087393529TH58TEG8DCJTA202V 1.00.02.00214463429TH58TEG7DCJBA4C 2V 1.00.02.00213463429TC58TEG6DDJTA001V 1.00.42.00190413427TH58TEG7DDJBA4C 2V 1.00.02.00216693426TH58TEG8DDJBA8C 4V 1.00.02.002141133427TH58TEG9DDJBA894V 1.00.02.00207993424TC58NVG6D2GTA001X 1.00.40.0053233524TH58NVG7D2GTA202X 1.00.00.0068333528TH58TVG7D2GBA492V 1.00.02.00204493429TH58TVG9D2GBA894V 1.00.02.00204823428TC58NVG4D2HTA001X 1.00.40.0068123612TC58NVG6D2HTA001X 1.00.40.0081423526TC58TEG5D2HTA001V 1.00.42.00161243624TC58TEG6D2HTA001V 1.00.42.00188483427TH58TEG7D2HTA202V 1.00.02.00213843428TH58TEG7DBHBA4C 2V 1.00.02.00224843430H27UCG8T2A 1X 1.00.40.0075223622H27UCG8T2B 1X 1.00.40.0080383430H27UBG8T2B 1X 1.00.40.0071233423H27UCG8T2M
1
X
1.00.40.00
71
23
34
22
26nm
MLC
20nm
MLC MLC Samsung
27nm MLC SanDisk
Toshiba
19nm MLC
24nm MLC
CE
Intel
25nm L74A
L74A
Micron
25nm
Hynix
21nm
IS903 NAND Flash Performance List
USB2.0
Vendor
Toggle /DDR
USB3.0CDM(100MB/1 Time)
FW
Design Code
Process
Flash PartNo.
Notes :
(1). Benchmark Tool :
A. Crystal Disk Mark v3.0d
B. Test cycle : 1
C. Size : 100MB
(2). Configuration of test platform :
M/B : ASUS P8Z77-V LX
PCIe : PCIe Gen III
CPU : Intel? Core(TM) i5-3550 CPU @ 3.30GHz
RAM : 4GB
USB 3.0 host controller : Intel
(3). The test result is error value in the + /-3MB.
(4). The test result is based on Flash DB V4.00.03_M.
NAND Flash中文版资料
NAND Flash 存储器 和 使用ELNEC编程器烧录NAND Flash 技术应用文档 Summer 翻译整理 深圳市浦洛电子科技有限公司 August 2006
目录 一． 简介 ----------------------------------------------------------------------------------- 1 二． NAND Flash与NOR Flash的区别 -------------------------------------------- 1 三． NAND Flash存储器结构描叙 --------------------------------------------------- 4 四． 备用单元结构描叙 ---------------------------------------------------------------- 6 五． Skip Block method（跳过坏块方式） ------------------------------------------ 8 六． Reserved Block Area method（保留块区域方式）----------------------------- 9 七． Error Checking and Correction（错误检测和纠正）-------------------------- 10 八． 文件系统 ------------------------------------------------------------------------------10 九． 使用ELNEC系列编程器烧录NAND Flash -------------------------------- 10 十． Invalid Block Management drop-down menu -------------------------------- 12 十一． User Area Settings3 -------------------------------------------------------- 13 十二． Solid Area Settings --------------------------------------------------------- 15 十三． Quick Program Check-box ---------------------------------------------- 16 十四． Reserved Block Area Options --------------------------------------------17 十五． Spare Area Usage drop-down menu ------------------------------------18
linux下的fpga驱动
#ifndef _FPGA_H_ #define _FPGA_H_ #define INTMSK (0x4A000008) #define EINTMASK (0x560000A4) #define S3C2410_ENABLE_EINT8_23 (~(1<<5)) #define S3C2410_ENABLE_EINT18 (~(1<<18)) #undef PDEBUG /* undef it, just in case */ #define DEBUG //调试时添加此行程序，实际产品中需要注释掉 #ifdef DEBUG # define PDEBUG(fmt, args...) printk( KERN_WARNING "fpga: " fmt, ## args) #else # define PDEBUG(fmt, args...) /* not debugging: nothing */ #endif #define DEVICE_NAME "FPGA" #ifndef FPGA_NR_DEVS #define FPGA_NR_DEVS 1 /*设备数*/ #endif #define FPGAMEM_SIZE 1024/*FPGA每次产生中断可以读取到缓存的数据大小*/ #define FPGACMD_SIZE 3 /*FPGA每次产生中断可以读取到缓存的数据大小*/ #define FPGA_ADDR_START (0x08000000) //nGCS1地址 #define FPGA_ADDR_SIZE 0x30 //申请IO内存的大小 #define FPGA_ADDR_DATA 0x10 //FPGA数据寄存器偏移地址 #define FPGA_ADDR_CMD 0x14 //FPGA命令寄存器偏移地址 /* 定义幻数，定义一个字符，8位，用于检测是否是这类设备，ioctl-number.txt中给出了已经使用的幻数，定义的时候注意避免冲突*/ #define FPGA_IOC 'k' /* 定义命令，这里的命令都是unsigned int类型*/ #define FPGA_IOC_ALLON _IO(FPGA_IOC, 0) // #define FPGA_IOC_ALLDOWN _IO(FPGA_IOC, 1) // #define FPGA_IOC_SET _IOW(FPGA_IOC, 2, int) // #define FPGA_IOC_CLEAR _IOW(FPGA_IOC, 3, int)// #define FPGA_IOC_MAXNR 4 //定义命令的最大序列号
中科大半导体器件原理考试重点
《半导体器件原理》课程复习提纲 2017.12 基础：半导体物理、半导体器件的基本概念、物理效应。 重点：PN结、金半结、双极型晶体管、JFET、MESFET、MOSFET。根据物理效应、物理方程、实验修正等，理解半导体器件的工作原理和特性曲线，掌握器件的工作方程和各种修正效应，了解器件的参数意义，能够进行器件设计、优化、应用、仿真与建模等。 第一章：半导体物理基础 主要内容包括半导体材料、半导体能带、本征载流子浓度、非本征载流子、本征与掺杂半导体、施主与受主、漂移扩散模型、载流子输运现象、平衡与非平衡载流子。 半导体物理有关的基本概念，质量作用定律，热平衡与非平衡、漂移、扩散，载流子的注入、产生和复合过程，描述载流子输 运现象的连续性方程和泊松方程。（不作考试要求） 第二章：p－n结 主要内容包括热平衡下的p－n结，空间电荷区、耗尽区（耗尽层）、内建电场等概念，p－n结的瞬态特性，结击穿，异质结与高低结。 耗尽近似条件，空间电荷区、耗尽区（耗尽层）、内建电势等概念，讨论pn结主要以突变结（包括单边突变结）和线性缓变结为例，电荷分布和电场分布，耗尽区宽度，势垒电容和扩散电容的概念、定义，直流特性：理想二极管IV方程的推导；
对于考虑产生复合效应、大注入效应、温度效应对直流伏安特性的简单修正。PN的瞬态特性，利用电荷控制模型近似计算瞬变时间。结击穿机制主要包括热电击穿、隧道击穿和雪崩击穿。要求掌握隧道效应和碰撞电离雪崩倍增的概念，雪崩击穿条件，雪崩击穿电压、临界击穿电场及穿通电压的概念，异质结的结构及概念，异质结的输运电流模型。高低结的特性。 第三章：双极型晶体管 主要内容包括基本原理，直流特性，频率响应，开关特性，异质结晶体管。 晶体管放大原理，端电流的组成，电流增益的概念以及提高电流增益的原则和方法。理性晶体管的伏安特性，工作状态的判定，输入输出特性曲线分析，对理想特性的简单修正，缓变基区的少子分布计算，基区扩展电阻和发射极电流集边效应，基区宽度调制，基区展宽效应，雪崩倍增效应，基区穿通效应，产生复合电流和大注入效应，晶体管的物理模型E－M模型和电路模型G－P 模型。跨导和输入电导参数，低频小信号等效电路和高频等效电路，频率参数，包括共基极截止频率fα和共射极截止频率fβ的定义，特征频率f T的定义，频率功率的限制，其中少子渡越基区时间，提高频率特性的主要措施。开关特性的参数定义，开关时间的定义和开关过程的描述，利用电荷控制方程简单计算开关时间。 开关晶体管中最重要的参数是少子寿命。异质结双极型晶体管的结构及优点。
基于FPGA直流电动机驱动的设计
河南大学2014届本科毕业论文 论文题目 基于FPGA直流电动机驱动的设计 论文作者姓名：______________ 作者学号：___1003618004_______ 所在学院：民生学院 所学专业：_电子信息科学与技术_ 导师姓名职称：___ _______ 论文完成时间： 2014年04月24日 _ I
河南大学民生学院本科毕业论文 目录 摘要： ..................................................................................... 错误！未定义书签。 0 前言 (2) 1 绪论 (2) 1.1 课题的来源 (2) 1.2 课题研究的目的及意义 (3) 1.3 课题国内外研究现状 (4) 1.4 课题实质性展现 (4) 2直流电动机的概括 (4) 2.1 直流电动机的基本构成 (4) 2.2 直流电动机的工作原理 (5) 2.3 直流电动机的性能 (6) 3 直流电动机的控制及PWM（脉宽调制） (7) 3.1 控制器的控制电路 (7) 3.2 转子位置传感器 (8) 3.3 直流电动机的控制原理详解 (9) 3.4 直流电机转速控制与PWM脉宽调制 (11) 4 FPGA及其组成的控制器 (12) 4.1 FPGA芯片 (13) 4.2 VHDL硬件描述语言 (14) 4.3 运用FPGA来实现对直流电动机的控制 (15) 4.4 PWM（脉宽调制信号） (16) 4.5速度检测 (19) 5 结论 (20) 参考文献 (20) II
基于FPGA的直流电机驱动的设计 电子信息技术在如今的社会中已然达到迅猛发展阶段，国家也在大力加强电子商务领域的引导性投资，可见其在当今社会中的重要性。 电子技术的发展方向。可以说模拟电子技术是电子技术的根本，在调制解调，功率放大，信号放大、整流稳压等电路方面具有非常重要作用，移动通信等领域都不可或缺。电子技术的另外一个重要组成部分数字电子技术同等重要的，和模拟电子技术相对比，数字电子技术具有稳定性好，精度高，抗干扰性强的优势。也正是因为数字电子的这些优势使得它在一些领域的发展更胜于模拟电子，数字滤波器就是一个很好的证明。 数字电子技术目前也在向两个截然相反的方向发展，一是基于通用处理器的软件开发技术，如单片机、bps等技术，它们是在一个通用处理器的基础上结合少量的硬件电路设计来完成系统的硬件电路，而将主要精力集中在算法、数据处理等软件层次上的系统方法。另一个方向是基于CPLD/FPGA的可编程逻辑器件的系统开发，其特点是将算法、数据加工等工作全部融入系统的硬件设计当中，在“线与线的互联”当中完成对数据的加工。 单片机微处理器作为核心来实现直流电机的控制已然跟不上时代发展的需求。由此电机控制器也由模拟分立原件构成的电路向数模混合、全数字方向发展。此文章主要研究了FPGA芯片在直流电机控制器中的作用。文章详细的介绍了直流电机的类型、结构、工作原理、PWM调速原理和FPGA集成芯片。后对所需应用的硬件语言VHDL方面知识也进行了介绍。从而为论文的具体设计部分提供了理论基础。FPGA的电机控制中，最基本的作用有三：组合逻辑、计数器、状态机。 关键词： FPGA芯片；直流电机；硬件描述语言（VHDL）；PWM；现场可编程门阵列 DC motor driven FPGA-based design Electronic information technology in today's society has already reached the rapid development stage, countries are vigorously strengthen the field of electronic commerce to guide investment, and its importance in today's society . Direction of development of electronic technology. It can be said analog electronics technology is the fundamental electronic technology, the modem, power amplification, signal amplification, rectification regulators and other aspects of the circuit has a very important role in areas such as mobile communications are indispensable. Another important part of the digital electronic technology as important as electronic technology, and the relative ratio of analog electronics, digital electronics technology has good stability, high accuracy, strong anti-interference advantages. It is also because of these advantages make it the development of digital electronics in some areas more than analog electronics, digital filter is a good proof. Digital electronic technology is also currently the two diametrically opposite 1
半导体器件基本结构
课题4.1 半导体器件基本结构 4.2晶体二极管 教学目标【知识目标】掌握PN结单向导体的原理 【能力目标】1.懂得什么是半导体 2.理解PN结的单向导电性 3.掌握半导体的分类 4.懂得半导体的主要参数【德育目标】培养学生的抽象理解能力 教 学重点半导体的主要参数 教 学 难 点 PN结单向导体的原理 教 学时间2课时（第11周） 教 具 准 备 半导体、电阻、电流表 教学组织与实施 教师活动学生活动 【新课导入】 提问1： 【新课讲授】 1.导体绝缘体和半导体 各种物体对电流的通过有着不同的阻碍能力，这种不同的物体允许电流通过的能力叫做物体的导电性能。 通常把电阻系数小的（电阻系数的范围约在0.01~1欧毫米/米）、导电性能好的物体叫做导体。例如：银、铜、铝是良导体。 含有杂质的水、人体、潮湿的树木、钢筋混凝土电杆、墙壁、大地等，也是导体，但不是良导体。 电阻系数很大的（电阻系数的范围约为10~10欧姆·毫米/米）、导电性能很差的物体叫做绝缘体。例如：陶瓷、云母、玻璃、橡胶、塑料、电木、纸、棉纱、树脂等物体，以及干燥的木材等都是绝缘体（也叫电介质）。 举例说明哪些是导体哪些是绝缘体哪些是半导体
导电性能介于导体和绝缘体之间的物体叫做半导体。例如：硅、锗、硒、氧化铜等都是半导体。半导体在电子技术领域应用越来越广泛。 2.PN结 PN结（PN junction）。采用不同的掺杂工艺，通过扩散作用，将P型半导体与N型半导体制作在同一块半导体（通常是硅或锗）基片上，在它们的交界面就形成空间电荷区称PN结。PN结具有单向导电性。 P型半导体（P指positive，带正电的）：由单晶硅通过特殊工艺掺入少量的三价元素组成，会在半导体内部形成带正电的空穴； N型半导体（N指negative，带负电的）：由单晶硅通过特殊工艺掺入少量的五价元素组成，会在半导体内部形成带负电的自由电子。 3.PN结的单向导电性 PN结具有单向导电性，若外加电压使电流从P区流到N区，PN 结呈低阻性，所以电流大；反之是高阻性，电流小。 如果外加电压使PN结P区的电位高于N区的电位称为加正向电压，简称正偏； PN结P区的电位低于N区的电位称为加反向电压，简称反偏。 (1) PN结加正向电压时的导电情况 外加的正向电压有一部分降落在PN结区，方向与PN结内电场方向相反，削弱了内电场。于是，内电场对多子扩散运动的阻碍减弱，扩散电流加大。扩散电流远大于漂移电流，可忽略漂移电流的影响，PN结呈现低阻性。 (2)PN结加反向电压时的导电情况 外加的反向电压有一部分降落在PN结区，方向与PN结内电场方向相同，加强了内电场。内电场对多子扩散运动的阻碍增强，扩散电流大大减小。此时PN结区的少子在内电场作用下形成的漂移电流大于扩散电流，可忽略扩散电流，PN结呈现高阻性。 分清楚P型半导体和N型半导体
NOR-FLASH驱动文档(SST39VF1601)
NOR-FLASH驱动文档(SST39VF1601)2012-03-30 00:57:33 NOR-FLASH是最早出现的Flash Memory，目前仍是多数供应商支持的技术架 构.NOR-FLASH在擦除和编程操作较少而直接执行代码的场合，尤其是纯代码存储的应用中广泛使用,但是由于NOR-FLASH只支持块擦除,其擦除和编程速度较慢，而块尺寸又较大，导致擦除和编程操作所花费的时间很长,所以在纯数据存储和文件存储的应用中显得力不从心. NOR-FLASH的特点是: 1. 程序和数据可存放在同一芯片上，FLASH芯片拥有独立的数据总线和地址总线，能快速随 机读取，并且允许系统直接从Flash中读取代码执行，而无需先将代码下载至RAM中再执行； 2. 可以单字节或单字读取，但不能单字节擦除，必须以部分或块为单位或对整片执行擦除操 作，在执行写操作之前,必需先根据需要对部分,块或整片进行擦除,然后才能写入数据。 以SST系列NOR-FLASH芯片为例介绍FLASH的使用方法及驱动. 首先,在驱动的头文件中,要根据芯片的具体情况和项目的要求作如下定义: 1. 定义操作的单位,如 typedef unsigned char BYTE; // BYTE is 8-bit in length typedef unsigned short int WORD; // WORD is 16-bit in length typedef unsigned long int Uint32; // Uint32 is 32-bit in length 在这里地址多是32位的,芯片写操作的最小数据单位为WORD,定义为16位,芯片读操作的最小数据单位是BYTE,定义为8位. 2. 因为芯片分为16位和32位的,所以对芯片的命令操作也分为16位操作和32位操作(命令 操作在介绍具体的读写过程中将详细介绍). #ifdef GE01 /*宏NorFlash_32Bit，若定义了为32位NorFlash，否则为16位NorFlash*/ #define NorFlash_32Bit #endif 3. 根据芯片的情况,定义部分(段)和块的大小. #define SECTOR_SIZE 2048 // Must be 2048 words for 39VF160X #define BLOCK_SIZE 32768 // Must be 32K words for 39VF160X
浅谈NorFlash的原理及其应用
浅谈NorFlash的原理及其应用 NOR Flash NOR Flash是现在市场上两种主要的非易失闪存技术之一。Intel 于1988年首先开发出NOR Flash 技术，彻底改变了原先由EPROM（Erasable Programmable Read-Only-Memory电可编程序只读存储器）和EEPROM（电可擦只读存储器Electrically Erasable Programmable Read - Only Memory）一统天下的局面。紧接着，1989年，东芝公司发表了NAND Flash 结构，强调降低每比特的成本，有更高的性能，并且像磁盘一样可以通过接口轻松升级。NOR Flash 的特点是芯片内执行（XIP ，eXecute In Place），这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。NOR 的传输效率很高，在1~4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响到它的性能。NAND的结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于Flash的管理需要特殊的系统接口。性能比较 flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash 器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。由于擦除NOR器件时是以64～128KB的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND器件是以8～32KB的块进行的，执行相同的操作最多只需要4ms。执行擦除时块尺寸的不同进一步拉大了NOR和NAND之间的性能差距，统计表明，对于给定的一套写入操作（尤其是更新小文件时），更多的擦除操作必须在基于NOR的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。 l 、NOR的读速度比NAND稍快一些。 2、NAND的写入速度比NOR快很多。 3 、NAND的4ms擦除速度远比NOR的5s快。 4 、大多数写入操作需要先进行擦除操作。 5 、NAND的擦除单元更小，相应的擦除电路更少。此外，NAND 的实际应用方式要比NOR复杂的多。NOR可以直接使用，并可在上面直接运行代码；而NAND需要I/O接口，因此使用时需要驱动程序。不过当今流行的操作系统对NAND结构的Flash都有支持。此外，Linux内核也提供了对NAND结构的Flash的支持。详解 NOR
总结NAND FLASH控制器的操作
NAND FLASH相对于NOR FLASH而言，其容量大，价格低廉，读写速度都比较快，因而得到广泛应用。NOR FLASH的特点是XIP，可直接执行应用程序， 1～4MB时应用具有很高的成本效益。但是其写入和擦除的速度很低直接影响了其性能。 NAND FLASH不能直接执行程序，用于存储数据。在嵌入式ARM应用中，存储在其中的数据通常是读取到SDROM中执行。因为NAND FLASH主要接口包括 几个I/O口，对其中的数据都是串行访问，无法实现随机访问，故而没有执行程序。 NAND FLASH接口电路是通过NAND FLAH控制器与ARM处理器相接的，许多ARM处理器都提供NAND FLASH控制器，为使用NAND FLASH带来巨大方便。 K9F2G08U0B是三星公司的一款NAND FLASH产品。 K9F2G08U0B包含8个I/O，Vss、Vcc、以及控制端口（CLE、ALE、CE、RE、WE、WP、R/B）。其存储结构分块。 共2K 块 每块大小16 页 每页大小2K + 64BYTE 即容量=块数×页数×每页大小=2K×16×（2K + 64BYTE）=256M BYTE + 8M BYTE NAND FLASH控制器提供了OM[1:0]、NCON、GPG13、GPG14、GPG15共5个信号来选择NAND FLASH启动。 OM[1:0]=0b00时，选择从NAND FLASH启动。 NCON：NAND FLASH类型选择信号。 GPG13：NAND FLASH页容量选择信号。 GPG14：NAND FLASH地址周期选择信号。 GPG15:NAND FLASH接口线宽选择。0：8bit总线宽度；1：16bit总线宽度。 访问NAND FLASH 1）发生命令：读、写、还是擦除 2）发生地址：选择哪一页进行上述操作 3）发生数据：需要检测NAND FLASH内部忙状态 NAND FLASH支持的命令： #define CMD_READ1 0x00 //页读命令周期1 #define CMD_READ2 0x30 //页读命令周期2 #define CMD_READID 0x90 //读ID 命令 #define CMD_WRITE1 0x80 //页写命令周期1 #define CMD_WRITE2 0x10 //页写命令周期2 #define CMD_ERASE1 0x60 //块擦除命令周期1 #define CMD_ERASE2 0xd0 //块擦除命令周期2 #define CMD_STATUS 0x70 //读状态命令 #define CMD_RESET 0xff //复位 #define CMD_RANDOMREAD1 0x05 //随意读命令周期1
Xilinx FPGA PCIE Linux驱动程序
// (c) Copyright 2009 聳2009 Xilinx, Inc. All rights reserved. // // This file contains confidential and proprietary information // of Xilinx, Inc. and is protected under U.S. and // international copyright and other intellectual property // laws. // // DISCLAIMER // This disclaimer is not a license and does not grant any // rights to the materials distributed herewith. Except as // otherwise provided in a valid license issued to you by // Xilinx, and to the maximum extent permitted by applicable // law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND // WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES // AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING // BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON- // INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and // (2) Xilinx shall not be liable (whether in contract or tort, // including negligence, or under any other theory of // liability) for any loss or damage of any kind or nature // related to, arising under or in connection with these // materials, including for any direct, or any indirect, // special, incidental, or consequential loss or damage // (including loss of data, profits, goodwill, or any type of // loss or damage suffered as a result of any action brought // by a third party) even if such damage or loss was // reasonably foreseeable or Xilinx had been advised of the // possibility of the same. // // CRITICAL APPLICATIONS // Xilinx products are not designed or intended to be fail- // safe, or for use in any application requiring fail-safe // performance, such as life-support or safety devices or // systems, Class III medical devices, nuclear facilities, // applications related to the deployment of airbags, or any // other applications that could lead to death, personal // injury, or severe property or environmental damage // (individually and collectively, "Critical // Applications"). Customer assumes the sole risk and // liability of any use of Xilinx products in Critical // Applications, subject only to applicable laws and // regulations governing limitations on product liability. // // THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS // PART OF THIS FILE AT ALL TIMES. //-------------------------------------------------------------------------------- //-- Filename: xbmd.c //-- //-- Description: XBMD device driver. //-- //-- XBMD is an example Red Hat device driver which exercises XBMD design //-- Device driver has been tested on Red Hat Fedora FC9 2.6.15. //--------------------------------------------------------------------------------
STM32使用FSMC控制NAND flash 例程概要
本文原创于观海听涛,原作者版权所有,转载请注明出处。 近几天开发项目需要用到STM32驱动NAND FLASH,但由于开发板例程以及固件库是用于小页(512B,我要用到的FLASH为1G bit的大页(2K,多走了两天弯路。以下笔记将说明如何将默认固件库修改为大页模式以驱动大容量NAND,并作驱动。 本文硬件:控制器:STM32F103ZET6,存储器:HY27UF081G2A 首先说一下NOR与NAND存储器的区别,此类区别网上有很多,在此仅大致说明: 1、Nor读取速度比NAND稍快 2、Nand写入速度比Nor快很多 3、NAND擦除速度(4ms远快于Nor(5s 4、Nor 带有SRAM接口,有足够的地址引脚来寻址,可以很轻松的挂接到CPU 地址和数据总线上,对CPU要求低 5、NAND用八个(或十六个引脚串行读取数据,数据总线地址总线复用,通常需要CPU支持驱动,且较为复杂 6、Nor主要占据1-16M容量市场,并且可以片内执行,适合代码存储 7、NAND占据8-128M及以上市场,通常用来作数据存储 8、NAND便宜一些 9、NAND寿命比Nor长 10、NAND会产生坏块,需要做坏块处理和ECC 更详细区别请继续百度,以上内容部分摘自神舟三号开发板手册
下面是NAND的存储结构: 由此图可看出NAND存储结构为立体式 正如硬盘的盘片被分为磁道,每个磁道又分为若干扇区,一块nand flash也分为若干block,每个block分为如干page。一般而言,block、page之间的关系随着芯片的不同而不同。 需要注意的是,对于flash的读写都是以一个page开始的,但是在读写之前必须进行flash 的擦写,而擦写则是以一个block为单位的。 我们这次使用的HY27UF081G2A其PDF介绍: Memory Cell Array = (2K+64 Bytes x 64 Pages x 1,024 Blocks 由此可见,该NAND每页2K,共64页,1024块。其中:每页中的2K为主容量Data Field, 64bit为额外容量Spare Field。Spare Field用于存贮检验码和其他信息用的,并不能存放实际的数据。由此可算出系统总容量为2K*64*1024=134217728个byte,即1Gbit。NAND闪存颗粒硬件接口: 由此图可见,此颗粒为八位总线,地址数据复用,芯片为SOP48封装。 软件驱动:(此部分写的是伪码,仅用于解释含义,可用代码参见附件 主程序: 1. #define BUFFER_SIZE 0x2000 //此部分定义缓冲区大小,即一次写入的数据 2. #define NAND_HY_MakerID 0xAD //NAND厂商号 3. #define NAND_HY_DeviceID 0xF1 //NAND器件号 4. /*配置与SRAM连接的FSMC BANK2 NAND*/
NAND FLASH在储存测试中的应用
NAND FLASH在储存测试系统中的应用(3) 2009-11-09 22:35:43 来源:王文杰马游春李锦明 关键字：NAND FLASH 储存测试K9K8G08UOM 2 NAND FLASkI Memory的硬件部分 本设计当中，FLASH的数据输入输出口、控制端口通过调理电路与FPGA的端口相连，图4所示是其硬件连接电路。 从图4中可知，FLASH的数据输入输出端口I／00～7、控制端口／CE、是通过芯片SN54LV245与FPGA相连；FLASH的控制端口cLE、ALE、／WE、／RE通过芯片SN54LV245和芯片74HCl4与ITGA相连。其中F-CLE、F-ALE、F—WE、F-RE、F—CE、F- R／Bur是FPGA的I／O口，是FPGA逻辑的输入输出口。CLE、ALE信号是FLASH存储器命令、地址锁存使能信号,／WE是保证命令、地址、数据能否及时正确的写入FLASH 的信号，／RE信号控制着数据的读取，这些信号的精确度关系着FLASH存储、读数功能的实现。所以，这些信号的好坏直接关系着FLASH的正常工作。经实践的电路调试，这些信号在传输过程中受到了其它因素的干扰，信号明显失真，在电路中加入74HCl4(非门)以后，信号会变得光滑，准确。 芯片SN54LV245是八进制三态总线收发器，DIR=1时，总线传输方向从A→B；DIR=0时，总线传输方向从B→A。／OE是片选信号。／0E，DIR信号是由FPGA内部编程逻辑控制的。 FL,ASH接口中，为了保证／wE、／RE、／CE、R／B控制信号初始状态无效，由硬件电路实现端口值拉高。本设计中不使用写保护功能，所以／WP端口也接上了上拉电阻。 3 结束语 基于闪存技术的固态存储器存储密度大，功耗小，可靠性高，体积小重量轻且成本也在不断降f氐，在航空应用中有良好的应用前景。在设计储存测试系统时选用大容量的NAIXD FLASH存储器大大提高了储存、读取速度，并且设计电路结构简单，易于修改。 (本文转自电子工程世界：http://www.eewo
(硬件实现代图)FPGA驱动LCD1602
作者:Lumin QQ:474062042(有改进的地方，希望大家告诉我一下) 于成都理工大学 说明：该驱动只是用来练习状态机，所以没有追求高速度，时钟是分频到毫秒级处理 实际效果: 显示我的英文名Lumin 引脚定义: 大家需要关心的是三个控制线RS,RW,EN 数据总线DATA
驱动的顶层模块及其端口定义 设计思路： 1.该设计使用了一个状态机，实现LCD1602显示字符功能 2. 时序图 关于r/w: 因为液晶只需要写不需要读，所以RW=0,表示液晶一直处于写状态 写命令时: 首先RS=0,E=0同时数据出线在总线上面，延时一段时间，等待数据稳定然后E一个上升沿并保持一段时间，然后拉低为下一次写准备写数据时: 首先RS=1,E=0同时数据出线在总线上面，延时一段时间，等待数据稳定然后E一个上升沿并保持一段时间，然后拉低为下一次写准备 3. 状态机设计状态机设计方法 我在很多书上看了状态机什么经典的三段式，两段式状态机写法。实践来都不好用，可能自己学的不好(知道问题的给我说下)。后面自己发明了一种，现在写了好几驱动，都正确的。模板下面。 TYPE STATE IS(s0,s1,s2,s3);-- 举例只用4个状态 SIGNAL Current_State :STATE:=s0;-- 模板不要NEXT_STATA,我实践来要NEXT_STATA的不好用SIGNAL s0_delay:INTEGER RANGE 1 TO 1000;-- 有多少状态就多少个状态延时信号，如果该状
态不延时，最后不要就 SIGNAL s1_delay:INTEGER RANGE 1 TO 1000; SIGNAL s2_delay:INTEGER RANGE 1 TO 1000; SIGNAL s3_delay:INTEGER RANGE 1 TO 1000; process(Temp_1ms,Current_State) begin if(rising_edge(Temp_1ms)) then case Current_State when s0 =>Lcd_rs<='0'; Lcd_en<='0';data <=x"00" if( s0_delay=100) then Current_State<=s1;--靠颜色的这段话来控制每个状态延时多久怎么走。 s0_delay<=0; else s0_delay<=s0_delay+1; end if; end case; end if; end process; 4. 状态机设计
半导体器件原理简明教程习题标准答案傅兴华
半导体器件原理简明教程习题答案 傅兴华 1.1 简述单晶、多晶、非晶体材料结构的基本特点. 解 整块固体材料中原子或分子的排列呈现严格一致周期性的称为单晶材料。 原子或分子的排列只在小范围呈现周期性而在大范围不具备周期性的是多晶材料。 原子或分子没有任何周期性的是非晶体材料. 1.6 什么是有效质量，根据E(k)平面上的的能带图定性判断硅鍺和砷化镓导带电子的迁移率 的相对大小. 解 有效质量指的是对加速度的阻力.k E h m k ??=2 1*1 由能带图可知,Ge 与Si 为间接带隙半导体,Si 的Eg 比Ge 的Rg 大，所以Ge μ>Si μ.GaAs 为直接带隙半导体,它的跃迁不与晶格交换能量,所以相对来说GaAs μ>Ge μ>Si μ. 1.10 假定两种半导体除禁带宽度以外的其他性质相同,材料1的禁带宽度为1.1eV,材料2 的禁带宽度为 3.0eV,计算两种半导体材料的本征载流子浓度比值,哪一种半导体材料更适合制作高温环境下工作的器件? 解 本征载流子浓度:)exp( )( 1082.42 15 T dp dn i k Eg m m m n ?= 两种半导体除禁带以外的其他性质相同 ∴)9.1exp()exp()exp(0.31.121T k k k n n T T ==-- T k 9.1>0 ∴21n n >∴在高温环境下2n 更合适 1.11在300K 下硅中电子浓度330102-?=cm n ,计算硅中空穴浓度0p ,画出半导体能带图,判 断该半导体是n 型还是p 型半导体. 解 3 173 21002 02 0010125.1102)105.1(p -?=??==→=cm n n n p n i i ∴>00n p 是p 型半导体 1.16硅中受主杂质浓度为31710-cm ,计算在300K 下的载流子浓度0n 和0p ,计算费M 能级相 对于本征费M 能级的位置,画出能带图. 解 3 17 010-==cm N p A 2 00i n p n = T=300K →310105.1-?=cm n i 330 2 01025.2-?==∴cm p n n i 00n p > ∴该半导体是p 型半导体 )105.110ln(0259.0)ln(10 17 0??==-i FP i n p KT E E
nandflash用法
6 NAND FLASH CONTORLLER OVERVIEW In recent times, NOR flash memory gets high in price while an SDRAM and a NAND flash memory is comparatively economical , motivating some users to execute the boot code on a NAND flash and execute the main code on an SDRAM. S3C2440A boot code can be executed on an external NAND flash memory. In order to support NAND flash boot loader, the S3C2440A is equipped with an internal SRAM buffer called ‘Steppingstone’. When booting, the first 4K Bytes of the NAND flash memory will be loaded into Steppingstone and the boot code loaded into Steppingstone will be executed. Generally, the boot code will copy NAND flash content to SDRAM. Using hardware ECC, the NAND flash data validity will be checked. Upon the completion of the copy, the main program will be executed on the SDRAM. comparatively 比较地、相当地 motivating v. 激励；刺激；调动…的积极性（motivate的ing形式） execute vt. 实行；执行；处死 internal n. 内脏；本质adj. 内部的；里面的；体内的；（机构）内部的 Steppingstone n. 踏脚石；进身之阶；达到目的的手段 validity n. [计] 有效性；正确；正确性 content n. 内容，目录；满足；容量adj. 满意的；vt. 使满足 FEATURES 1. Auto boot: The boot code is transferred into 4-kbytes Steppingstone during reset. After the transfer, the boot code will be executed on the Steppingstone. 2. NAND Flash memory I/F: Support 256Words, 512Bytes, 1KWords and 2KBytes Page. 3. Software mode: User can directly access NAND flash memory, for example this feature can be used in read/erase/program NAND flash memory. 4. Interface: 8 / 16-bit NAND flash memory interface bus. 5. Hardware ECC generation, detection and indication (Software correction). 6. SFR I/F: Support Little Endian Mode, Byte/half word/word access to Data and ECC Data register, and Word access to other registers 7. SteppingStone I/F: Support Little/Big Endian, Byte/half word/word access. 8. The Steppingstone 4-KB internal SRAM buffer can be used for another purpose after NAND flash booting. 特性 1。自动引导:在复位时，引导代码写入4-k字节的中转区，在转移后启动 代码将在中转区上执行。 2。NAND闪存接口:支持256字，512字节，1k字和2KB字节页。 3。软件模式:用户可以直接访问NAND闪存，例如这个特性可以用于 读/写/擦除NAND闪存。