【题5.14】已知维持阻塞结构d触发器各输入端的电压波形

【题5.14】已知维持阻塞结构d触发器各输入端的电压波形
【题5.14】已知维持阻塞结构d触发器各输入端的电压波形

【题5.14】已知维持阻塞结构D触发器各输入端的电压波形如图P5.14所示,试画出Q、Q’端对应的电压波形。

解:根据D触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方式,即可画出Q和Q’的电压波形如图A5.14.

【题5.15】已知CMOS边沿触发方式JK触发器各输入端的电压波形如图P5.15所示,试画出Q、Q’端对应的电压波形。

解:根据JK触发器逻辑功能的定义和边沿触发方式的动作特点,画出的Q、Q’端电压波形如图A5.15。

【题5.16】在脉冲触发T触发器中,已知T、CLK端的电压波形如图P5.16所示,试画出Q、Q’端对应的电压波形。设触发器的初始状态为Q=0。

解:根据T触发器逻辑功能的定义以及脉冲触发方式的动作特点,画出的Q、Q’端电压波形如图A5.16.。

【题5.17】在图P5.17的主从结构JK触发器电路中,已知CLK和输入信号T的电压波形如图所示,试画出触发器输出端Q和Q’的电压波形。设触发器的起始状态为Q=0。

解:将JK触发器的J和K接在一起作为输入端,就得到了T触发器。按照T触发器的逻辑功能和脉冲触发方式的动作特点,就到得到了图A5.17中Q、Q’端的电压波形。

【题5.18】设图P5.18各触发器的初始状态皆为Q=0,试画出在CLK信号连续作用下各触发器输出端的电压波形。

解:根据每个触发器的逻辑功能和触发方式,画出输出端Q的电压波形,如图A5.18。

【题5.19】试写出图P5.19(a)中各电路的次态函数(即Q1*、Q2*、Q3*、Q4*与现态和输入变量之间的函数式),并画出在图P5.19(b)给定信号的作用下Q1、Q2、Q3、Q4的电压波形。假定各触发器的初始状态均为Q=0。

解:由图中可写出触发器FF1的驱动方程为

J1=A’;K1=B’

将它们代入JK触发器的特性方程Q*=JQ’+K’Q,得到

Q1*=A’Q1’+BQ1

触发器FF2的驱动方程为

S2=AB;R2=(A+B)’

将它们代入SR触发器的特性方程Q*=S+R’Q,得到

Q2*=AB+(A+B)Q2

触发器FF3的驱动方程为T3=A☉B,将它代入T触发器的特性方程Q*=TQ’+T’Q=T⊕Q,于是得到

Q3*=(A☉B)⊕Q3

触发器FF4的驱动方程为D4=A⊕B,将它代入D触发器的特性方程Q*=D,得到

Q4*=A⊕B

从t=0开始依次根据每个触发器的状态方程求出它们在CLK信号作用后应有的次态,就可以画出Q1、Q2、Q3、Q4在一系列CLK信号作用下的电压波形了,如图A5.19所示。

【题5.20】在图P5.20电路中已知输入信号u I的电压波形如图所示,试画出与之对应的输出电压u O的波形。触发器为维持阻塞结构,初始状态为Q=0。(提示:应考虑触发器和异或门的传输延迟时间。)

解:当u I=0、Q=0时,异或门的输出u O等于0。u I变为高电平以后,u O也变成高电平。因为u O也是触发器的时钟输入端,所以经过触发器的延迟时间后,Q端被置成1状态;再经过异或门的传输延迟时间,u O回到低电平。因此,u O高电平持续时间等于触发器的传输延迟时间与异或门的传输延迟时间之和。

u I从高电平跳变至低电平以后电路的工作过程与上述过程类似。这样就得到了图A5.20的u O电压波形。

【题5.21】在图P5.21所示的主从JK触发器电路中,CLK和A的电压波形如图中所示,试画出Q端对应的电压波形。设触发器的初始状态为Q=0。

解:在CLK=1期间主从JK触发器的主触发器接收输入信号。若此期间出现A=1的信号,则主触发器被置1,在CLK变为低电平后,从触发器随之被置1,使输出为Q=1。而当CLK回到高电平以后与非门的输出变为低电平,于是又通过异步置0端R将触发器置0。这样我们就得到了图A5.21的波形图。

利用这个电路可以监视在CLK=1期间A端是否有高电平信号输入。如果A端由高电平输入信号,则Q端给出一个正脉冲;如果A端没有输入信号,则Q端始终为0。

【题5.22】图P5.22所示是用CMOS边沿触发器和或非门组成的脉冲分频电路。试画出在一系列CLK脉冲作用下Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态皆为Q=0。

解:第1个CLK脉冲到来之前D1=1、D2=0,CLK上升沿到达后将两个触发器置成Q1=1、Q2=0。

第2个CLK脉冲到来之前D1=1、D2=1,CLK上升沿到达后Q1=1、Q2=1。

第3个CLK脉冲到来之前D1=0、D2=1,CLK上升沿到达后Q1=0、Q2=1。

但由于Q1的低电平接到了第2个触发器FF2的异步置0端,所以在Q1变为0以后立刻将FF2置0,于是电路回到了起始状态。据此即可画出Q1和Q2的电压波形。

根据Z=(Q1+CLK)’,就能很容易地从Q1和CLK的波形得到了Z的波形了,如图A5.22。

【题5.23】图P5.23所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在一系列CLK脉冲作用下输出端Y对应的电压波形。设触发器的初始状态均为Q=0。

解:第1个CLK上升沿到达前D1=1,所以CLK上升沿到达后Q1=1。第1个CLK下降沿到达前D2=0,所以CLK下降沿到达后Q2=0。

第2个CLK上升沿到达前D1=0,所以CLK上升沿到达后Q1=0。第2个CLK下降沿到达前D2=1,所以CLK下降沿到达后Q2=1。

第3个CLK上升沿到达前D1=0,所以CLK上升沿到达后Q1=0。第3个CLK下降沿到达前D2=0,所以CLK下降沿到达后Q2=0,电路又回到了开始的状态。Q1、Q2的电压波形如图A5.23所示。

因为Y=(Q1+ Q2)’,所以从Q1和Q2的波形就可以画出Y的波形了,如图A5.23所示。

【题5.24】试画出图P5.24所示的电路输出端Y、Z的电压波形。输入信号A和CLK 的电压波形如图中所示。设触发器的初始状态均为Q=0。

解:根据给定的CLK和A的电压波形以及边沿触发D触发器的工作特性即可画出Q1端的电压波形。因为两个触发器之间是按移位寄存器接法连接的,所以将Q1的波形右移一个CLK时间,就是Q2的电压波形。由图可知

Z=(Q1 Q2’)’;Y=(Q1’ Q2)’

从得到的Q1、Q2的波形就得到了图A5.24中Z和Y的电压波形。

【题5.25】试画出图P5.25电路输出端Q2的电压波形。输入信号A和CLK的电压波形与上题相同。假定触发器为主从结构,初始状态均为Q=0。

解:当A变为高电平时FF1的主触发器被置1,A回到低电平后从触发器置1,使Q1=1。随后到来的CLK下降沿使FF2置1,Q2’变为低电平,于是又将FF1置0。.下一个CLK信号到达后,FF2被置0,电路又返回开始时的Q1=Q2=0状态。由此画得Q2的电压波形如图A5.25所示。

【题5.26】试画出图P5.26电路在一系列CLK信号作用下Q1、Q2、Q3端输出电压的波形。触发器均为边沿触发方式,初始状态为Q=0。

解:因为FF1和FF2接成了T触发器的T=1状态,所以每当它们的时钟信号下降沿到来时都要翻转,即Q*=Q’。据此便可画出Q1、Q2的波形了。而FF3的输入为J=K=Q2,所

以当Q2=1时,FF3有时钟信号到达则状态翻转;而Q2=0时即使有时钟信号到来,FF3状态也不改变。FF3的时钟信号取自Q1,由此便可画出Q3的电压波形了。Q1、Q2、Q3的电压波形如图A5.26所示。

【题5.27】试画出图P5.27电路在图中所示CLK、R’D信号作用下Q1、Q2、Q3的输出电压波形,并说明Q1、Q2、Q3输出信号的频率与CLK信号频率之间的关系。

解:由于每个触发器都接成了D=Q’,所以Q*=Q’,即每次时钟到来后都要翻转,这样就得到了图A5.27的波形图。由图可见,若输入的CLK频率为f o,则Q1、Q2、Q3输出脉冲的频率依次为1/2 f o、1/4 f o、1/8 f o。

【题5.28】设计一个4人抢答逻辑电路。具体要求如下:

(1)每个参赛者控制一个按钮,用按动按钮发出抢答信号。

(2)竞赛主持人另有一个按钮,用于将电路复位。

(3)竞赛开始后,先按动按钮者将对应的一个发光二极管点亮,此后其他3人再按动按钮对电路不起作用。

解:见图A5.28。图中A、B、C、D四个按钮各由一名参赛者控制,按钮J由主持人控制。

当A、B、C、D任何一个按钮首先按下时,对应的触发器被置1,这个触发器的Q’端随之变为低电平,将与非门G封锁,其余的触发器不再有CLK信号输入,不可能置1了。

集成触发器及其应用电路设计

华中科技大学 电子线路设计、测试与实验》实验报告 实验名称:集成运算放大器的基本应用 院(系):自动化学院 地点:南一楼东306 实验成绩: 指导教师:汪小燕 2014 年6 月7 日

、实验目的 1)了解触发器的逻辑功能及相互转换的方法。 2)掌握集成JK 触发器逻辑功能的测试方法。 3)学习用JK 触发器构成简单时序逻辑电路的方法。 4)熟悉用双踪示波器测量多个波形的方法。 (5)学习用Verliog HDL描述简单时序逻辑电路的方法,以及EDA技术 、实验元器件及条件 双JK 触发器CC4027 2 片; 四2 输入与非门CC4011 2 片; 三3 输入与非门CC4023 1 片; 计算机、MAX+PLUSII 10.2集成开发环境、可编程器件实验板及专用电缆 三、预习要求 (1)复习触发器的基本类型及其逻辑功能。 (2)掌握D触发器和JK触发器的真值表及JK触发器转化成D触发器、T触发器、T 触发器的基本方法。 (3)按硬件电路实验内容(4)(5),分别设计同步3 分频电路和同步模4 可逆计数器电路。 四、硬件电路实验内容 (1)验证JK触发器的逻辑功能。 (2)将JK触发器转换成T触发器和D触发器,并验证其功能。 (3)将两个JK触发器连接起来,即第二个JK触发器的J、K端连接在一起, 接到第一个JK触发器的输出端Q两个JK触发器的时钟端CP接在一起,并输入1kHz 正方波,用示波器分别观察和记录CP Q、Q的波形(注意它们之间的时序关系),理解2分频、4分频的概念。 (4)根据给定的器件,设计一个同步3分频电路,其输出波形如图所示。然后组装电路,并用示波器观察和记录CP Q、Q的波形。 (5)根据给定器件,设计一个可逆的同步模4 计数器,其框图如图所示。图中,M为控制变量,当M=0时,进行递增计数,当M=1时,进行递减计数;Q、 Q为计数器的状态输出,Z为进位或借位信号。然后组装电路,并测试电路的输入、输出

江苏中职触发器练习题

一、填空题 1. 基本RS触发器,当R、S都接高电平时,该触发器具有____ ___功能。 2.D 触发器的特性方程为___ ;J-K 触发器的特性方程为______。 3.T触发器的特性方程为。 4.仅具有“置0”、“置1”功能的触发器叫。 5.时钟有效边沿到来时,输出状态和输入信号相同的触发器叫____ _____。 6. 若D触发器的D端连在Q端上,经100 个脉冲作用后,其次态为0,则现态应为。7.JK触发器J与K相接作为一个输入时相当于触发器。 8. 触发器有个稳定状态,它可以记录位二进制码,存储8 位二进制信息需要个触发器。 9.时序电路的次态输出不仅与即时输入有关,而且还与有关。 10. 时序逻辑电路一般由和两部分组成的。 11. 计数器按内部各触发器的动作步调,可分为___ ____计数器和____ ___计数器。 12. 按进位体制的不同,计数器可分为计数器和计数器两类;按计数过程中数字增减趋势的不同,计数器可分为计数器、计数器和计数器。13.要构成五进制计数器,至少需要级触发器。 14.设集成十进制(默认为8421码)加法计数器的初态为Q4Q3Q2Q1=1001,则经过5个CP脉冲以后计数器的状态为。 15.欲将某时钟频率为32MHz的CP变为16MHz的CP,需要二进制计数器个。 16. 在各种寄存器中,存放N位二进制数码需要个触发器。 17. 有一个移位寄存器,高位在左,低位在右,欲将存放在该移位寄存器中的二进制数乘上十进制数4,则需将该移位寄存器中的数移位,需要个移位脉冲。 18.某单稳态触发器在无外触发信号时输出为0态,在外加触发信号时,输出跳变为1态,因此其稳态为态,暂稳态为态。 19.单稳态触发器有___ _个稳定状态,多谐振荡器有_ ___个稳定状态。 20.单稳态触发器在外加触发信号作用下能够由状态翻转到状态。 21.集成单稳态触发器的暂稳维持时间取决于。 22. 多谐振荡器的振荡周期为T=tw1+tw2,其中tw1为正脉冲宽度,tw2为负脉冲宽度,则占空比应为_______。

触发器教案(一)

睢宁县职业教育中心教师项目课程教案 授课班级计算机专业计算机授课教师 授课时间编号课时2课时授课名称触发器的概述、基本形式 使用教具 授课目标能力目标能利用所学的触发器功能画出Q 的输出波形 知识目标 1 掌握基本RS触发器的电路结构、工作原理、逻辑功能。 2 掌握同步RS触发器的工作原理、逻辑功能。 3 掌握触发器逻辑功能的表示方法。 情感目标提高学生的参与意识,培养学生良好的学习习惯 教学重点基本概念要正确建立;基本RS触发器的逻辑功能、触发方式。 教学难点 现态、次态、不定状态的正确理解。 课后阅读课后阅读课本 课外作业 与操作课本P 教学后记 本节内容较多、较难,也是本章的基础知识点,学生掌握较容易,运用较熟练。

教学环节 教师 活动学生活动 复习 简单逻辑门电路的逻辑口诀 新课导入 教学内容: 触发器的概述、基本形式 一、触发器的基础知识 1、触发器:具有记忆功能的基本逻辑电路,能存储一位二进制信息 (数字信息)。 2、基本特性: (1)有两个稳态,可分别表示二进制数码0和1,无外触发时可维 持稳态; (2)外触发下,两个稳态可相互转换(称翻转),已转换的稳定状 态可长期保持下来,这就使得触发器能够记忆二进制信息,常用作 二进制存储单元。 4、、触发器的逻辑功能描述: 特性表、激励表(又称驱动表)、特性方程、状态转换图和波形图 (又称时序图) 5、触发器的分类:根据 逻辑功能不同:RS触发器、D触发器、JK触发器、T触发器和触发 器等。 触发方式不同:电平触发器、边沿触发器和主从触发器等。 提问

电路结构不同:基本RS触发器,同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 二、触发器的基本形式 2.1 基本RS触发器 一、由与非门组成的基本RS触发器 1.电路结构 电路组成:两个与非门输入和输出交叉耦合(反馈延时)。如图4.2.1(a)所示。 逻辑符号:图(b)所示。 2.逻辑功能

教你怎么巧用PowerPoint触发器制作练习题

教你怎么巧用PowerPoint触发器制作练习题 以前我们在用PowerPoint制作课件时,常常发现制作人机交互练习题非常麻烦。现在在PowerPoint 2002和PowerPoint XP里,利用自定义动画效果中自带的触发器功能可以轻松地制作出交互练习题。触发器功能可以将画面中的任一对象设置为触发器,单击它,该触发器下的所有对象就能根据预先设定的动画效果开始运动,并且设定好的触发器可以多次重复使用。类似于Authorware、Flash等软件中的热对象、按钮、热文字等,单击后会引发一个或者的一系列动作。下面举一个制作选择题的例子来说明如何使用PowerPoint的触发器。 1.插入文本框并输入文字 插入多个文本框,并输入相应的文字内容。要特别注意把题目、多个选择题的选项和对错分别放在不同的文本框中,这样可以制作成不同的文本对象。如图1就是一个小学数学选择题,这里一共有8个文本框。 图1 单选题 2.自定义动画效果 触发器是在自定义动画中的,所以在设置触发器之前还必须要设置选择题的三个对错判断文本框的自定义动画效果。我们这里简单地设置其动画效果均为从右侧飞入。

3.设置触发器 在自定义动画列表中单击“形状6:错”的动画效果列表,选择“效果选项”命令,弹出“飞入”对话框,选“计时”对话框,单击“触发器”,然后选择“单击下列对象时启动效果”单选框,并在下拉框中选择“形状3”,即选择第1个答案124项。同样设置其他的对、错文本框,最后如图2所示。 图2 自定义动画 4.效果浏览 选择该幻灯片播放,你会发现单击“1.124”这个答案后立刻会从右侧飞出“错”,如果单击“2.115”会从右侧飞出“对”,如果单击“3.125”会从右侧飞出“错”。 通过触发器还可以制作判断题,方法类似,只要是人机交互的练习题都能通过它来完成。

题514已知维持阻塞结构d触发器各输入端的电压波形

【题5.14】已知维持阻塞结构D触发器各输入端的电压波形如图P5.14所示,试画出Q、Q'端对 应的电压波形。 解:根据D触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方式,即可画出Q和Q'的 电压波形如图A5.14. 【题5.15】已知CMOS边沿触发方式JK触发器各输入端的电压波形如图P5.15所示,端对应

的电压波形。'Q、Q试画出 解:根据JK触发器逻辑功能的定义和边沿触发方式的动作特点,画出的Q、Q'端电压波形如图 A5.15。 【题5.16】在脉冲触发T触发器中,已知T、CLK端的电压波形如图P5.16所示,试画出Q、Q'端对应的电压波形。设触发器的初始状态为Q=0。

解:根据T触发器逻辑功能的定义以及脉冲触发方式的动作特点,画出的Q、Q'端电。A5.16. 压波形如图 【题5.17】在图P5.17的主从结构JK触发器电路中,已知CLK和输入信号T的电压波形如图所示,试画出触发器输出端Q和Q'的电压波形。设触发器的起始状态为Q=0。 解:将JK触发器的J和K接在一起作为输入端,就得到了T触发器。按照T触发器的逻辑功能和脉冲触发方式的动作特点,就到得到了图A5.17中Q、Q'端的电压波形。 【题5.18】设图P5.18各触发器的初始状态皆为Q=0,试画出在CLK信号连续作用下各触发器

输出端的电压波 形。. 。A5.18的电压波形,如图Q解:根据每个触发器的逻辑功能和触发方式,画出输出端

【题5.19】试写出图P5.19(a)中各电路的次态函数(即Q*、Q*、Q*、Q*与现态4231和输入变量之间的函数式),并画出在图P5.19(b)给定信号的作用下Q、Q、Q、Q的4132电压波形。假定各触发器的初始状态均为Q=0。

触发器试卷练习题

触发器单元测试试卷 班级: 姓名: 得分: 一、填空题:(20分) 1. 触发器有两个输出端_______和________,正常工作时两端的状态 互补,以_________端的状态表示触发器的状态。 2. 按结构形式的不同,RS 触发器可分为两大类:一类是没有时钟控 制的____________触发器,另一类是具有时钟控制端的__________触 发器。 3. 按逻辑功能划分,触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。 4. 钟控触发器也称同步触发器,其状态的变化不仅取决于 ___________信号的变化,还取决于___________信号的作用。 5. 钟控触发器按结构和触发方式分,有电位触发器、_________触发 器、_________触发器和主从触发器四种类型。 6. 在CP 脉冲和输入信号作用下,JK 触发器能够具有______ 、 _________ 、____________ 和_____________ 的逻辑功能. 7. 在CP 脉冲和输入信号作用下,D 触发器能够具有______ 和 _____________ 的逻辑功能. 8. 边沿控制触发的触发器的触发方式为有( )、( )两种。 二、选择题:(20分) 1.能够存储 0、1 二进制信息的器件是 ( ) A.TTL 门 B.CMOS 门 C.触发器 D.译码器 2.触发器是一种( ) A.单稳态电路 B. 无稳态电路 C. 双稳态电路 D. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时,其输入信号 S 、R 应为( ) A.00=S R B.01=S R C.10=S R D. 11=S R 4.用与非门构成的基本RS 触发器,当输入信号 S = 0、R = 1 时,其逻辑功能为( ) A.置1 B.置0 C.保持 D.不定 5.下列触发器中,输入信号直接控制输出状态的是 ( ) A .基本RS 触发器 B. 钟控RS 触发器 C. 主从JK 触发器 D. 维持阻塞D 触发器

SQL触发器实例讲解

SQL触发器实例讲解 SQL 资料2009-07-23 14:44:07 阅读6072 评论9 字号:大中小订阅 定义:何为触发器?在SQL Serv er里面也就是对某一个表的一定的操作,触发某种条件,从而执行的一段程序。触发器是一个特殊的存储过程。 常见的触发器有三种:分别应用于Insert , Update , Delete 事件。 我为什么要使用触发器?比如,这么两个表: Create Table Student( --学生表 StudentID int primary key, --学号 .... ) Create Table BorrowRecord( --学生借书记录表 BorrowRecord int identity(1,1), --流水号 StudentID int , --学号 BorrowDate datetime, --借出时间 ReturnDAte Datetime, --归还时间 ... ) 用到的功能有: 1.如果我更改了学生的学号,我希望他的借书记录仍然与这个学生相关(也就是同时更改借书记录表的学号); 2.如果该学生已经毕业,我希望删除他的学号的同时,也删除它的借书记录。 等等。 这时候可以用到触发器。对于1,创建一个Update触发器: Create Trigger truStudent On Student --在Student表中创建触发器 f or Update --为什么事件触发 As --事件触发后所要做的事情 if Update(StudentID) begin Update BorrowRecord Set StudentID=i.StudentID From BorrowRecord br , Deleted d ,Inserted i --Deleted和Inserted临时表 Where br.StudentID=d.StudentID end

3关于触发器的练习题

《集成触发器》练习题及答案 [4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形,输入端S、R的电压波形如图中所示。 图P4.1 解: [4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形,输出入端S D,R D的电压波形如图中所示。 图P4.2 解: [4.3]试分析图P4.3所示电路的逻辑功能,列出真值表写出逻 辑函数式。

图P 该电路为同步RS 触发器 [4.4] 图P4.4所示为一个防抖动输出的开关电路。当拨动开关S 时,由于开关触点接触瞬间发生振颤,D S 和D R 的电压波形如图中所示,试画出Q 、Q 端对应的电压波形。 图P4.4 [解]

[4.5]在图P4.5电路中,若CP、S、R的电压波形如图中所示,试画出Q和Q端与之对应的电压波形。假定触发器的初始状态为Q=0。 图P4.5 [4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出,试画Q、Q端对应的电压波形。设触发器的初始状态为Q=0。

图P4.7 解: 图A4.8 [4.9]已知主从结构JK触发器输入端J、K和CP的电压波形如图P4.9所示,试画出Q、Q端对应的电压波形。设触发器的初始状态为Q = 0。

图P4.9 解: [4.11]己知维持阻塞结构D触发器输入端的电压波形如图P4.11所示,试画出Q、Q 端对应的电压波形。 图P4.11 [解] 见图A4.11 图A4.11 [4.15]在图P4.15所示主从结构JK触发器电路中,己知CP和输入信号T的电压波形如图所示,试画出触发器输出端Q和Q的电压波形,设触发器的起始状态为Q=0。

数电实验触发器及其应用

数电实验触发器及其应用 数字电子技术实验报告 实验三: 触发器及其应用 一、实验目的: 1、熟悉基本RS触发器,D触发器的功能测试。 2、了解触发器的两种触发方式(脉冲电平触发和脉冲边沿触发)及触发特点 3、熟悉触发器的实际应用。 二、实验设备: 1 、数字电路实验箱; 2、数字双综示波器; 3、指示灯; 4、74LS00、74LS74。 三、实验原理: 1、触发器是一个具有记忆功能的二进制信息存储器件,是构成多种时序 电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态,即“0”和“ 1 ”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路(主要是“与非门” )组成的触发器。 按其功能可分为有RS触发器、JK触发器、D触发器、T功能等触发器。触发方式有电平触发和边沿触发两种。 2、基本RS触发器是最基本的触发器,可由两个与非门交叉耦合构成。 基本RS触发器具有置“ 0”、置“ 1”和“保持”三种功能。基本RS触发器

也可以用二个“或非门”组成,此时为高电平触发有效。 3、D触发器在CP的前沿发生翻转,触发器的次态取决于CP脉冲上升沿n+1来到之前D端的状态,即Q = D。因此,它具有置“ 0”和“T两种功能。由于在CP=1期间电路具有阻塞作用,在CP=1期间,D端数据结构变RS化,不会影响触发器的输出状态。和分别是置“ 0”端和置“ 1” DD 端,不需要强迫置“ 0”和置“ 1”时,都应是高电平。74LS74(CC4013, 74LS74(CC4042均为上升沿触发器。以下为74LS74的引脚图和逻辑图。 馬LD 1CP 1云IQ LQ GM) 四、实验原理图和实验结果: 设计实验: 1、一个水塔液位显示控制示意图,虚线表示水位。传感器A、B被水浸沿时

第6章_存储过程与触发器练习题

有教师表(教师号,教师名,职称,基本工资),其中基本工资的取值与教师职称有关。实现这个约束的可行方案是( )。 A 在教师表上定义一个视图 B 在教师表上定义一个存储过程 C 在教师表上定义插入和修改操作的触发器 D 在教师表上定义一个标量函数 参考答案 C 在SQL SERVER中,执行带参数的过程,正确的方法为()。 A 过程名参数 B 过程名(参数) C 过程名=参数 D ABC均可 参考答案 A 在SQL SERVER服务器上,存储过程是一组预先定义并()的Transact-SQL语句。 A 保存 B 解释 C 编译 D 编写 参考答案 C 在SQL Server中,触发器不具有()类型。 A INSERT触发器 B UPDATE触发器 C DELETE触发器 D SELECT触发器 参考答案 D

()允许用户定义一组操作,这些操作通过对指定的表进行删除、插入和更新命令来执行或触发。 A 存储过程 B 规则 C 触发器 D 索引 参考答案 C 为了使用输出参数,需要在CREATE PROCEDURE语句中指定关键字( )。 A OPTION B OUTPUT C CHECK D DEFAULT 参考答案 B 下列( )语句用于创建触发器。 A CREATE PROCEDURE B CREATE TRIGGER C ALTER TRIGGER D DROP TRIGGER 参考答案 B 下列( )语句用于删除触发器。 A CREATE PROCEDURE B CREATE TRIGGER C ALTER TRIGGER D DROP TRIGGER 参考答案 D

第5章基本RS触发器

第5章基本RS触发器 5.同步触发器(同步RS触发器) 目的与要求: 1 掌握时序电路的定义、分类、触发器的特点。 2 掌握基本RS触发器的电路结构、工作原理、逻辑功能。 3 掌握同步RS触发器的工作原理、逻辑功能。 4 掌握触发器逻辑功能的表示方法。 5 掌握时序电路的一些基本概念。 重点与难点:1 基本概念要正确建立。难点:现态、次态、不定状态的正确理解。 2 基本RS触发器的逻辑功能、触发方式。 5.1概述 一、触发器的概念 复习:组合电路的定义?构成其电路的门电路有何特点?组合电路与时序电路的区别? 门电路:在某一时刻的输出信号完全取决于该时刻的输入信号,没有记忆作用。 触发器:具有记忆功能的基本逻辑电路,能存储二进制信息(数字信息)。 触发器有三个基本特性: (1)有两个稳态,可分别表示二进制数码0和1,无外触发时可维持稳态; (2)外触发下,两个稳态可相互转换(称翻转),已转换的稳定状态可长期保持下来,这就使得触发器能够记忆二进制信息,常用作二进制存储单元。 (3)有两个互补输出端,分别用Q和Q 二、触发器的逻辑功能描述: 特性表、激励表(又称驱动表)、特性方程、状态转换图和波形图(又称时序图) 三、触发器的分类:根据 逻辑功能不同:RS触发器、D触发器、JK触发器、T触发器和触发器等。 触发方式不同:电平触发器、边沿触发器和主从触发器等。 电路结构不同:基本RS触发器,同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 5.2 触发器的基本形式 5.2.1 基本RS触发器 一、由与非门组成的基本RS触发器 1.电路结构 电路组成:两个与非门输入和输出交叉耦合(反馈延时)。逻辑图如图(a)所示。 逻辑符号如图(b)所示。

触发器及其应用实验报告 - 图文-

实验报告 一、实验目的和任务 1. 掌握基本RS、JK、T和D触发器的逻辑功能。 2. 掌握集成触发器的功能和使用方法。 3. 熟悉触发器之间相互转换的方法。 二、实验原理介绍 触发器是能够存储1位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。触发器有两个稳定状态,用以表示逻辑状态"1"和"0飞在二定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图14-1为由两个与非门交叉祸合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。 基本RS触发器具有置"0"、置"1"和保持三种功能。通常称s为置"1"端,因为 s=0时触发器被置"1"; R为置"0"端,因为R=0时触发器被置"0"。当S=R=1时状态保持,当S=R=0时为不定状态,应当避免这种状态。

基本RS触发器也可以用两个"或非门"组成,此时为高电平有效。 S Q S Q Q 卫R Q (a(b 图14-1 二与非门组成的基本RS触发器 (a逻辑图(b逻辑符号 基本RS触发器的逻辑符号见图14-1(b,二输入端的边框外侧都画有小圆圈,这是因为置1与置。都是低电平有效。 2、JK触发器 在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。引脚逻辑图如图14-2所示;JK触发器的状态方程为: Q,,+1=J Q"+K Q 3 5

J Q CLK K B Q 图14-2JK触发器的引脚逻辑图 其中,J和IK是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成"与"的关系。Q和Q为两个互补输入端。通常把Q=O、Q=1的状态定为触发器"0"状态;而把Q=l,Q=0 定为"}"状态。 JK触发器常被用作缓冲存储器,移位寄存器和计数器。 CC4027是CMOS双JK触发器,其功能与74LS112相同,但采用上升沿触发,R、S端为高电平

最新触发器练习题

触发器练习题 一、填空题 1、触发器具有 个稳定状态,在输入信号消失后,它能保持 。 2、在基本RS 触发器中,输入端D R 或D R 能使触发器处于 状态,输入端 D S 或D S 能使触发器处于 状态。 3、同步RS 触发器状态的改变是与 信号同步的。 4、在CP 脉冲和输入信号作用下,JK 触发器能够具有 、 、 、和 的逻辑功能。 5、对于JK 触发器,当CP 脉冲有效期间,若J=K=0时,触发器状态 ;若K J =时,触发器 或 ;若J=K=1时,触发器状态 。 6、与主从触发器相比, 触发器的抗干扰能力较强。 7、对于JK 触发器,若J=K ,则可完成 触发器的逻辑功能。 8、对于JK 触发器,若K J =,则可完成 触发器的逻辑功能。 二、判断题 1、触发器有两个稳定状态,一个是现态,一个是次态。( ) 2、触发器有两个稳定状态,在外界输入信号的作用下,可以从一个稳定状态转变为另一个稳定状态。( ) 4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。( ) 5、同一逻辑功能的触发器,其电路结构一定相同。( ) 6、仅具有反正功能的触发器是T 触发器。( ) 三、选择题 1、对于触发器和组合逻辑电路,以下( )的说法是正确的。 A 、两者都有记忆能力 B 、两者都无记忆能力 C 、只有组合逻辑电路有记忆能力 D 、只有触发器有记忆能力 2、对于JK 触发器,输入J=0、K=1,CP 脉冲作用后,触发器的1+n Q 应为( )。 A 、0 B 、1 C 、可能是0,也可能是1 D 、与n Q 有关 3、JK 触发器在CP 脉冲作用下,若使n n Q Q =+1,则输入信号应为( )。

触发器的使用实验报告

实验II、触发器及其应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 如图1为两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1” 段,因为=0(=1)时触发器被置为“1”;为置“0”端,因为=0(=1)时触发器被置“0”,当==1时状态保持;==0时,触发器状态不定,应避免此种情况发生,表1为基本RS 触发器的状态表。 图1、基本RS触发器 表1、基本RS触发器功能表 输入输出 0 1 1 0 1 0 0 1 1 1 0 0 不定不定 基本RS 2、JK触发器

在输入信号为双端的情况下,JK触发器的功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是下降沿出发的边沿触发器。引脚功能及逻辑符号如图2所示。 图2、74LS112双JK触发器引脚排列及逻辑符号 JK触发器的状态方程为:=J+ J和K是数据输入端,是触发器状态更新的依据,若J、K有两个或者两个以上输入端时,组成“与”的关系。和为两个互补输出端。通常把=0,=1的状态定为触发器“0” 状态;而把=1,=0定为“1”状态。下降沿触发JK触发器功能表如表2所示。 表2、JK触发器功能表 JK触发器常被用作缓冲存储器,移位寄存器和计数器。 3、D触发器 在输入信号为单端的情况下,D触发器用起来最为方便,其状态方程为=D,其输出状态的更新发生在CP脉冲的上升沿,故又称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前D端的状态,D触发器的应用很广,可用作数字信号的寄存,移位寄存,分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。 下图为双D774LS74的引脚排列及逻辑符号。功能表如表3.

实验4 触发器及其应用

实验八触发器及其应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 2、JK触发器 JK触发器的状态方程为 Q n+1=J Q n+K Q n 图8-2 74LS112双JK触发器引脚排列及逻辑符号

3、D触发器 状态方程为Q n+1=D n 图8-3 为双D 74LS74的引脚排列及逻辑符号。 图8-3 74LS74引脚排列及逻辑符号 三、实验设备与器件 1、+5V直流电源 2、双踪示波器 3、连续脉冲源 4、单次脉冲源 5、逻辑电平开关 6、逻辑电平显示器 7、74LS112(或CC4027) 74LS00(或CC4011) 74LS74(或CC4013) 四、实验内容 1、测试基本RS触发器的逻辑功能 按图8-1,用两个与非门组成基本RS触发器,输入端R、S接逻辑开关的输出插口,输出端 Q、Q接逻辑电平显示输入插口,按表8-7要求测试,记录之。

2、测试双JK触发器74LS112逻辑功能 (1) 测试R D 、S D的复位、置位功能 (2) 测试JK触发器的逻辑功能 (3) 将JK触发器的J、K端连在一起,构成T触发器。 在CP端输入1HZ连续脉冲,观察Q端的变化。 在CP端输入1KHZ连续脉冲,用双踪示波器观察CP、Q、Q端波形,注意相位关系,描绘之。 表8-8 3、测试双D触发器74LS74的逻辑功能 (1) 测试R D 、S D的复位、置位功能 (2) 测试D触发器的逻辑功能 按表8-9要求进行测试,并观察触发器状态更新是否发生在CP脉冲的上升沿(即由0→1),记录之。 表8-9

触发器实验报告

触发器实验报告 集团标准化工作小组 #Q8QGGQT-GX8G08Q8-GNQGJ8-MHHGN#

实验报告 课程名称:数字电子技术基础实验 指导老师: 周箭 成绩:__________________ 实验名称:集成触发器应用 实验类型: 同组学生姓名:__邓江毅_____ 一、实验目的和要求(必填) 二、实验内容和原 理(必填) 三、主要仪器设备(必填) 四、操作方法和实 验步骤 五、实验数据记录和处理 六、实验结果与分 析(必填) 七、讨论、心得 实验内容和原理 1、D →J-K 的转换实验 设计过程:J-K 触发器和D 触发器的次态方程如下: J-K 触发器:n n 1+n Q Q J =Q K +, D 触发器:Qn+1=D 若将D 触发器转换为J-K 触发器,则有:n n Q Q J =D K +。 实验结果: J K Qn-1 Qn 功能 0 0 0 0 保持 1 1 0 1 0 0 置0 1 0 1 1 0 1 翻转 1 0 1 0 1 置1 1 1 实验截图: 专业:电卓1501 姓名:卢倚平 学号: 日期:地点:东三404

(上:Qn ,下:CP ,J 为高电平时) 2、D 触发器转换为T ’触发器实验 设计过程:D 触发器和T ’触发器的次态方程如下: D 触发器:Q n+1= D , T ’触发器:Q n+1=!Q n 若将D 触发器转换为T ’触发器,则二者的次态方程须相等,因此有:D=!Qn 。 实验截图: (上:Qn ,下:!Qn )CP 为1024Hz 的脉冲。 3、J-K →D 的转换实验。 ①设计过程: J-K 触发器:n n 1+n Q Q J =Q K , D 触发器:Qn+1=D 若将J-K 触发器转换为D 触发器,则二者的次态方程须相等,因此有:J=D ,K=!D 。 实验截图:

触发器练习题

一、判断题 1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路() 2、RS、JK、D和T四种触发器中,唯有RS触发器存在输入信号的约束条件() 3、与非门的输入端加有低电平时,其输出端恒为高电平。() 4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。() 5、时序逻辑电路中存在反馈,其输出不仅取决于当时的输入,还与电路的上一个状态有关。() 6、组合逻辑电路的输出只与当时的输入有关,与电路的上一个状态无关,没有记忆功能。() 7、触发器是时序逻辑电路的基本单元。() 8、时序逻辑电路由组合逻辑电路和存储电路构成。() 9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。() 10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关,还与先前的输出状态有关。() 11、译码器、比较器属于组合逻辑电路。 12、数字电路可分为组合逻辑电路和时序逻辑电路。 13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。 14、实现同一逻辑功能的逻辑电路可以不同 15、译码是编码的逆过程。 16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程. 17、公式化简法有时不容易判断结果是否最简. 18、实现同一逻辑功能的电路是唯一的. 19、加法器可以有并行进位加法器. 20、七段显示译码器有共阳极和共阴极显示器两种接法. 21、一个班级有80个学生,现采用二进制编码器对每位学生进行编码,则编码器输出至少5位二进制数才能满足要求 22、高电平有效的显示译码器可驱动共阴极接法的数码管 23、低电平有效的显示译码器可驱动共阳极接法的数码管 24、高电平有效的显示译码器可驱动共阳极接法的数码管 25、低电平有效的显示译码器可驱动共阴极接法的数码管 26、同一CP控制各触发器的计数器称为异步计数器() 27、各触发器的信号来源不同的计数器称为同步计数器() 28、1个触发器可以存放2个二进制数() 29、D触发器只有时钟脉冲上升沿有效的品种。 30、同步RS触发器用在开关去抖中得到应用。 31、不同触发器间的逻辑功能是可以相互转换的。 32、对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次。() 33、JK触发器只要J,K端同时为1,则一定引起状态翻转。( ) 34、将D触发器的端与D端连接就可构成T'触发器。( ) Q35、JK触发器在CP作用下,若J=K=1,其状态保持不变。( ) 36、JK触发器在CP作用下,若J=K=1,其状态变反。 ( ) 37、使,就可实现JK触发器到D触发器的功能转换。( ) D?JK?38、JK触发器在CP作用下,若J=K=0,其状态保持不变。 ( ) ( ) 。(即复位)0,则触发器置J=K=0作用下,若CP触发器在39JK. 40、D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。( )

【题5.14】已知维持阻塞结构d触发器各输入端的电压波形

【题5.14]已知维持阻塞结构 D 触发器各输入端的电压波形如图 P5.14所示,试画出Q 、 Q'端对应的电压波形。 解:根据D 触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方式,即可画出 Q 和Q'的电压波形如图 A5.14. 1 I I ■ I I i I t I I 1 — 1—r-t —t —1- > l 1 I E 1 "1"TH 1 1 rir I i ■ 1 II J 1 J 1 I i 1 1 i 1 1 1 E ) 1 1 1 ± 1 1 1 1 1 * h 1 1 1 1 1 1 1 1 1 1 1 丄 i I 1 1 1 —1—1 -T 1~I - Illi* L J J : £ i j I I 1 1 i- i i 1 vi i 1 1 1 1 1 ( l 1 1 1 1 1 ―LU__1_1 ..I J- 1 【题5.15】已知CMOS P5.15所示, 试画出Q 、Q'端对应的电压波形。 團心一 14

解:根据JK 触发器逻辑功能的定义和边沿触发方式的动作特点,画出的 Q 、Q'端电压 波形如图A5.15 。 【题5.16】在脉冲触发T 触发器中,已知T 、CLK 端的电压波形如图 P5.16所示,试画 出Q 、Q '端对应的电压波形。设触发器的初始状态为 Q=0。 订 rm i :: at 1 1 1 1 1 J 1 1 i 1 1 1 1 I i. k r ]L . 1 it ri 1—L 1 '■ g. 干―t 厂 1 1 1 - f 1 - i I I ;rH 1 1 ―if ---- — 1 1 r ⑺ 『i 1 || 1 1 ■ 丨 1 0 !; 1 1 -1-1 1 1 1 1 li I i -4 4— 1 f 解:根据T 触发器逻辑功能的定义以及脉冲触发方式的动作特点,画出的 Q 、Q'端电 压波形如图A5.16.。 Hi PS “ 捌 F5 J6

D触发器及其应用实验报告

实验五D触发器及其应用 实验人员:班号:学号: 一、实验目的 1、熟悉D触发器的逻辑功能; 2、掌握用D触发器构成分频器的方法; 3、掌握简单时序逻辑电路的设计 二、实验设备 74LS00 ,74LS74,数字电路实验箱,数字双踪示波器,函数信号发生器 三、实验内容 1、用74LS74(1片)构成二分频器、四分频器,并用示波器观察波形; 74LS74是双D触发器(上升沿触发的边沿D触发器),其管脚图如下: 其功能表如下: ○1构成二分频器:用一片74LS74即可构成二分频器。实验电路图如下:

○2构成四分频器:需要用到两片74LS74。实验电路图如下: 2、实现如图所示时序脉冲(用74LS74和74LS00各1片来实现) 将欲实现功能列出真值表如下:

Q 1n+1=Q 0n =D 1 Q 0n+1=Q 1n ????=D 0 F ′=Q 1n Q 0n ???? F =F ′?CP 连接电路图如下: 四、实验结果 1、用74LS74(1片)构成二分频器、四分频器。示波器显示波形如下: ○ 1二分频器: ○ 2四分频器:

2、实现时序脉冲。示波器显示波形如下: 五、故障排除 在做“用74LS74(1片)构成二分频器、四分频器”时,连接上示波器后,发现通道二总显示的是类似于电容放电的波形,但表现出了二分频。反复排查问题均没有发现原因。最后换了一根连接示波器的线,便得到了理想的结果。 在示波器使用时想要用U盘保存电路波形,不会操作。后来在询问了同学之后才知道只需要按“print”就好。 六、心得体会 通过此次实验,我更深入地领悟了触发器的原理和用法,还复习了示波器的用法,还学会了如何保存示波器波形。

触发器例题

1.分析图P6.1所示由两个或非门组成的基本触发器,写出真值表,状态转换真值表,特征方程,约束条件,状态转换图及激励表。 图P6.1 解:(1)真值表(2)状态转换真值表 (3)特征方程及约束条件 图P6.1(a) Q n+1=S D+····特征方程 R D·S D=0·······约束条件 (4) 状态转换图及激励表 状态转换图图P6.1(b) 2. 分析图P6.1所示由两个与或非门组成的钟控触发器,写出真值表,状态转换真值表,特征方程,约束条件,状态转换图及激励表。

图P6.2 解:当CP=0时,Q n+1=Q n 当CP=1时 (1)真值表(2)状态转换真值表 (3)特征方程及约束条件 图P6.1(a) Q n+1=S D+····特征方程 R D·S D=0·······约束条件 (4) 状态转换图及激励表 图P6.1(b)状态转换图3.试画出图P6.3所示电路v0输出波形。(设初始状态v0=0)

(a)(b) 图P6.3 解:A=1,状态保持. A=0, 基本RSFF. ,清0;,强制置1。 图P6.A3 4.试画出图P6.4所示电路中输出V01,V02波形。 (a)(b) 解:A=0时, A=1时,

图P6.A4 5.图P 6.5所示各边沿触发器CP及A,B,C波形已知,写出特征方程Q n+1的表达式,画出Q 端波形(设起始状态为0)。 (a)(b) 图P6.5(c) 解:(a)Q1n+1=[D]CP↑=[(A⊙B)·]CP↑ (b) Q2n+1=[J+K]CP↓ =[(B⊕C)··+]CP↓ =[(+)]CP↓ =[]CP↓

2021年D触发器及其应用实验报告

实验五D触发器及其应用 欧阳光明(2021.03.07) 实验人员:班号:学号: 一、实验目的 1、熟悉D触发器的逻辑功能; 2、掌握用D触发器构成分频器的方法; 3、掌握简单时序逻辑电路的设计 二、实验设备 74LS00 ,74LS74,数字电路实验箱,数字双踪示波器,函数信号发生器 三、实验内容 1、用74LS74(1片)构成二分频器、四分频器,并用示波器观察波形; 74LS74是双D触发器(上升沿触发的边沿D触发器),其管脚图如下: 其功能表如下: ○1构成二分频器:用一片74LS74即可构成二分频器。实验电路图如下: ○2构成四分频器:需要用到两片74LS74。实验电路图如下: 2、实现如图所示时序脉冲(用74LS74和74LS00各1片来实现)将欲实现功能列出真值表如下: *欧阳光明*创编 2021.03.07

通过观察上面的真值表,可以得出下面的表达式: 连接电路图如下: 四、实验结果 1、用74LS74(1片)构成二分频器、四分频器。示波器显示波形如下: ○1二分频器: ○2四分频器: 2、实现时序脉冲。示波器显示波形如下: 五、故障排除 在做“用74LS74(1片)构成二分频器、四分频器”时,连接上示波器后,发现通道二总显示的是类似于电容放电的波形,但表现出了二分频。反复排查问题均没有发现原因。最后换了一根连接示波器的线,便得到了理想的结果。 在示波器使用时想要用U盘保存电路波形,不会操作。后来在询问了同学之后才知道只需要按“print”就好。 六、心得体会 通过此次实验,我更深入地领悟了触发器的原理和用法,还复习了示波器的用法,还学会了如何保存示波器波形。 *欧阳光明*创编 2021.03.07

第五章 触发器典型例题

第五章触发器 典型例题分析 例1:选择题 1.为了使时钟控制的RS触发器的次态为1,RS的取值应为()。 A. RS=00 B. RS=01 C. RS=10 D. RS=11 2.为了使触发器克服空翻与振荡,应采用()。 A.CP高电平触发 B.CP低电平触发 C.CP低电位触发 D.CP边沿触发 3.逻辑电路如图所示,当A=“0”,B=“1”时,脉冲来到后触发器( )。 A.具有计数功能 B.保持原状态 C.置“0” D. 置“1” 答案 1.B 2. D 3.A 例2:设主从J-K触发器的原状态为1,按照下图所给出的J、K、CP输入波形,画出触发器Q端的工作波形。 解:此题信号K的某些跳变与CP脉冲的跳变发生在同一时刻,这是初学者容易感到疑惑的地方,所以要注意到,画Q次态波形时应看CP脉冲下降沿前一刻的J、K值。画波形时,从第1个CP脉冲开始分析,看它的下降沿前的J、K为何值,再依据J-K触发器真值表所述的功能,确定Q的次态,也就是CP脉冲下降沿触发以后Q的新状态。例如图(a)中第1个CP 脉冲下降沿前一刻,J、K同为1,经CP脉冲触发后Q必然翻转,所以在第1个CP脉冲下降沿后Q由1变为0。这样分析下去,直到最后一个CP脉冲为止。故该题正确的Q端工作波形如图(b)所示。 例2 J-K触发器工作波形

例3:设主从J-K 触发器的原状态为0,输入波形如下图所示,试画出Q 端的工作波形。 解:该例题增加了难度。要求读者不但熟悉J-K 触发器的真值表,还应熟悉D R 、D R 的异步置0、置1的作用。 画波形时,应首先考虑D R 、D S 的值。它们对触发器是属于一种电平触发,即不像CP 脉冲那样有上升沿与下降沿的区分。只要D R (或D S )为0,无论是由0→1,还是由1→0,附近的CP 脉冲都不能起作用,视为无效,同 样J 、K 也视为无效。一旦D R =0(D =1) ,触发器Q 就为0;而只要D =0(D R =1),触发器Q 就为1。只有当D R =D S =1时,才分析CP 、J 、K 对触发器Q 的作用。 现在从图(a )中t =0时刻开始分析。由题已知Q 起始状态为0,当第1 个CP 脉冲到来时,正对应着D R =0(D S =1) ,Q 不变,仍为0。第2个CP 脉冲又对应着D S =0(D R =1),该CP 脉冲无效,但因D R 为0,使Q 由0变为1。第3个CP 脉冲到来时,D S =D R =1,该CP 脉冲有效,因在它的下降沿前一时刻,J =K =1,所以在第3个CP 脉冲下降沿以后,Q 由1变为0。接着D S 变为0(D R =1) ,Q 立即响应由0变为1。第4、5、6个CP 脉冲都因为D =0或D R =0而不起作用,Q 由原来的1保持到D R 为0时才变为0。最后,Q 的工作波形如下图(b )所示。 例3 工作波形 例4:电路图如下图(a)所示,输入信号CP 、R D 和D 如下图(b)所示,试画出Q 1,Q 2的波形。

相关文档
最新文档