PCB叠层及阻抗计算

PCB叠层及阻抗计算
PCB叠层及阻抗计算

PCB叠层及阻抗计算

多层板的结构:

为了很好地对PCB进行阻抗控制,首先要了解PCB的结构:

通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的,芯板是一种硬质的、有特定厚度的、两面包铜的板材,是构成印制板的基础材料。而半固化片构成所谓的浸润层,起到粘合芯板的作用,虽然也有一定的初始厚度,但是在压制过程中其厚度会发生一些变化。

通常多层板最外面的两个介质层都是浸润层,在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格,一般有0.5OZ、1OZ、2OZ(1OZ约为35um

或1.4mil)三种,但经过一系列表面处理后,外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜,其最终厚度与原始厚度相差很小,但由于蚀刻的原因,一般会减少几个um。

多层板的最外层是阻焊层,就是我们常说的“绿油”,当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定,在表面无铜箔的区域比有铜箔的区域要稍厚一些,但因为缺少了铜箔的厚度,所以铜箔还是显得更突出,当我们用手指触摸印制板表面时就能感觉到。

当制作某一特定厚度的印制板时,一方面要求合理地选择各种材料的参数,另一方面,半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构:

PCB的参数:

不同的印制板厂,PCB的参数会有细微的差异。

表层铜箔:

可以使用的表层铜箔材料厚度有三种:12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um。

芯板:我们常用的板材是S1141A,标准的FR-4,两面包铜

半固化片:

规格(原始厚度)有7628(0.185mm),2116(0.105mm),1080(0.075mm),3313(0. 095mm ),实际压制完成后的厚度通常会比原始值小10-15um左右。同一个浸润层最多可以使用3个半固化片,而且3个半固化片的厚度不能都相同,最少可以只用一个半固化片,但有的厂家要求必须至少使用两个。如果半固化片的厚度不够,可以把芯板两面的铜箔蚀刻掉,再在两面用半固化片粘连,这样可以实现较厚的浸润层。

阻焊层:

铜箔上面的阻焊层厚度C2≈8-10um,表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同,当表面铜厚为45um时C1≈13-15um,当表面铜厚为70um时C1≈17-18um。

导线横截面:

以前我一直以为导线的横截面是一个矩形,但实际上却是一个梯形。以TOP层为例,当铜箔厚度为1OZ时,梯形的上底边比下底边短1MIL。比如线宽5MIL,那么其上底边约4MIL,下底边5MIL。上下底边的差异和铜厚有关,下表是不同情况下梯形上下底的关系。

介电常数:半固化片的介电常数与厚度有关,下表为不同型号的半固化片厚度和介电常数参数:

板材的介电常数与其所用的树脂材料有关,FR4板材其介电常数为4.2—4.7,并且随着频率的增加会减小。

介质损耗因数:电介质材料在交变电场作用下,由于发热而消耗的能量称之谓介质损耗,通常以介质损耗因数tanδ表示。S1141A的典型值为0.015。

能确保加工的最小线宽和线距:4mil/4mil。

阻抗计算的工具简介:

当我们了解了多层板的结构并掌握了所需要的参数后,就可以通过EDA软件来计算阻抗。可以使用Allegro来计算,推荐另一个工具Polar SI9000,这是一个很好的计算特征阻抗的工具,现在很多印制板厂都在用这个软件。

无论是差分线还是单端线,当计算内层信号的特征阻抗时,你会发现Polar SI9000的计算结果与Allegro仅存在着微小的差距,这跟一些细节上的处理有关,比如说导线横截面的形状。但如果是计算表层信号的特征阻抗,我建议你选择Coated模型,而不是Su rf ace 模型,因为这类模型考虑了阻焊层的存在,所以结果会更准确。下图是用Polar SI9000计算在考虑阻焊层的情况下表层差分线阻抗的部分截图:

由于阻焊层的厚度不易控制,所以也可以根据板厂的建议,使用一个近似的办法:在S urface模型计算的结果上减去一个特定的值,我建议差分阻抗减去8欧姆,单端阻抗减去2欧姆

PCB常用阻抗设计及叠层

PCB阻抗设计及叠层 目录 前言 (4) 第一章阻抗计算工具及常用计算模型 (7) 1.0 阻抗计算工具 (7) 1.1 阻抗计算模型 (7) 1.11. 外层单端阻抗计算模型 (7) 1.12. 外层差分阻抗计算模型 (8) 1.13. 外层单端阻抗共面计算模型 (8) 1.14. 外层差分阻抗共面计算模型 (9) 1.15. 内层单端阻抗计算模型 (9) 1.16. 内层差分阻抗计算模型 (10) 1.17. 内层单端阻抗共面计算模型 (10) 1.18. 内层差分阻抗共面计算模型 (11) 1.19. 嵌入式单端阻抗计算模型 (11) 1.20. 嵌入式单端阻抗共面计算模型 (12) 1.21. 嵌入式差分阻抗计算模型 (12) 1.22. 嵌入式差分阻抗共面计算模型 (13) 第二章双面板设计 (14) 2.0 双面板常见阻抗设计与叠层结构 (14) 2.1. 50 100 || 0.5mm (14) 2.2. 50 || 100 || 0.6mm (14) 2.3. 50 || 100 || 0.8mm (15) 2.4. 50 || 100 || 1.6mm (15) 2.5. 50 70 || 1.6mm (15) 2.6. 50 || 0.9mm || Rogers Er=3.5 (16) 2.7. 50 || 0.9mm || Arlon Diclad 880 Er=2.2 (16) 第三章四层板设计 (17) 3.0. 四层板叠层设计方案 (17) 3.1. 四层板常见阻抗设计与叠层结构 (18) 3.10. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm (18) 3.11. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm 2.0mm (19) 3.12. SGGS || 50 55 60 || 90 95 100 || 1.6mm (20) 3.13. SGGS || 50 55 60 || 85 90 95 100 || 1.0mm 1.6mm (21) 3.14. SGGS || 50 55 75 || 100 || 1.0mm 2.0mm (22) 3.15. GSSG || 50 || 100 || 1.0mm (22)

PCB的阻抗设计

PCB的阻抗设计 1、阻抗的定义: 在某一频率下,电子器件传输信号线中,相对某一参考层,其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗,它是电阻抗,电感抗,电容抗……的一个矢量总和。 当信号在PCB导线中传输时,若导线的长度接近信号波长的1/7,此时的导线便成为信号传输线,一般信号传输线均需做阻抗控制。PCB制作时,依客户要求决定是否需管控阻抗,若客户要求某一线宽需做阻抗控制,生产时则需管控该线宽的阻抗。 当信号在PCB上传输时,PCB板的特性阻抗必须与头尾元件的电子阻抗相匹配,一但阻抗值超出公差,所传出的信号能量将出现反射、散射、衰减或延误等现象,从而导致信号不完整、信号失真。 2、计算阻抗的工具: 目前大部分人都用Polar软件:Polar Si8000、Si9000等。 常用的软件阻抗模型主要有三种: (1)特性阻抗,也叫单端阻抗;(2)差分阻抗,也叫差动阻抗;(3)共面阻抗,也叫共面波导阻抗,主要应用于双面板阻抗设计当中。

选择共面阻抗设计的原因是:双面板板厚决定了阻抗线距离,下面的参考面比较远,信号非常弱,必须选择距离较近的参考面,于是就产生了共面阻抗的设计。 3、安装软件Polar Si9000,然后打开Polar Si9000软件。熟悉一下常用的几个阻抗模型: (1)下图是外层特性阻抗模型(也叫单端阻抗模型):

(2)下图是外层差分阻抗模型: (3)内层差分阻抗模型常用以下三种:

下面是共面的常用模型: (4)下图是外层共面单端阻抗模型: (5)下图是外层共面差分阻抗模型:

4、怎样来计算阻抗? 各种PP及其组合的厚度,介电常数详见PP规格表,铜厚规则按下图的要求。

PCB的阻抗控制

浅谈PCB的阻抗控制 随着电路设计日趋复杂和高速,如何保证各种信号(特别是高速信号)完整性,也就是保证信号质量,成为难题。此时,需要借助传输线理论进行分析,控制信号线的特征阻抗匹配成为关键,不严格的阻抗控制,将引发相当大的信号反射和信号失真,导致设计失败。常见的信号,如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等,均需要进行阻抗控制。阻抗控制最终需要通过PCB设计实现,对PCB板工艺也提出更高要求,经过与PCB厂的沟通,并结合EDA软件的使用,我对这个问题有了一些粗浅的认识,愿和大家分享。 多层板的结构: 为了很好地对PCB进行阻抗控制,首先要了解PCB的结构: 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的,芯板是一种硬质的、有特定厚度的、两面包铜的板材,是构成印制板的基础材料。而半固化片构成所谓的浸润层,起到粘合芯板的作用,虽然也有一定的初始厚度,但是在压制过程中其厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层,在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格,一般有0.5OZ、1OZ、2OZ(1OZ约为35um 或1.4mil)三种,但经过一系列表面处理后,外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜,其最终厚度与原始厚度相差很小,但由于蚀刻的原因,一般会减少几个um。 多层板的最外层是阻焊层,就是我们常说的“绿油”,当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定,在表面无铜箔的区域比有铜箔的区域要稍厚一些,但因为缺少了铜箔的厚度,所以铜箔还是显得更突出,当我们用手指触摸印制板表面时就能感觉到。 当制作某一特定厚度的印制板时,一方面要求合理地选择各种材料的参数,另一方面,半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构: PCB的参数: 不同的印制板厂,PCB的参数会有细微的差异,通过与上海嘉捷通电路板厂技术支持的沟通,得到该厂的一些参数数据: 表层铜箔:

PCB阻抗值因素与计算方法

PCB阻抗设计及计算简介

特性阻抗的定义 ?何谓特性阻抗(Characteristic Impedance ,Z0) ?电子设备传输信号线中,其高频信号在传输线中传播时所遇到的阻力称之为特性阻抗;包括阻抗、容抗、感抗等,已不再只是简单直流电的“欧姆电阻”。 ?阻抗在显示电子电路,元件和元件材料的特色上是最重要的参数.阻抗(Z)一般定义为:一装置或电路在提供某特定频率的交流电(AC)时所遭遇的总阻力. ?简单的说,在具有电阻、电感和电容的电路里,对交流电所起的阻碍作用叫做阻抗。

设计阻抗的目的 ?随着信号传送速度迅猛的提高和高频电路的广泛应用,对印刷电路板也提出了更高的要求。印刷电路板提供的电路性能必须能够使信号在传输过程中不发生反射现象,信号保持完整,降低传输损耗,起到匹配阻抗的作用,这样才能得到完整、可靠、精确、无干扰、噪音的传输信号。?阻抗匹配在高频设计中是很重要的,阻抗匹配与否关系到信号的质量优劣。而阻抗匹配的目的主要在于传输线上所有高频的微波信号皆能到达负载点,不会有信号反射回源点。

?因此,在有高频信号传输的PCB板中,特性阻抗的控制是尤为重要的。 ?当选定板材类型和完成高频线路或高速数字线路的PCB 设计之后,则特性阻抗值已确定,但是真正要做到预计的特性阻抗或实际控制在预计的特性阻抗值的围,只有通过PCB生产加工过程的管理与控制才能达到。

?从PCB制造的角度来讲,影响阻抗和关键因素主要有: –线宽(w) –线距(s)、 –线厚(t)、 –介质厚度(h) –介质常数(Dk) εr相对电容率(原俗称Dk介质常数),白容生对此有研究和专门诠释。 注:其实阻焊也对阻抗有影响,只是由于阻焊层贴在介质上,导致介电常数增大,将此归于介电常数的影响,阻抗值会相 应减少4%

PCB阻抗计算方法

阻抗计算说明 Rev0.0 heroedit@https://www.360docs.net/doc/404288808.html, z给初学者的 一直有很多人问我阻抗怎么计算的. 人家问多了,我想给大家整理个材料,于己于人都是个方便.如果大家还有什么问题或者文档有什么错误,欢迎讨论与指教! 在计算阻抗之前,我想很有必要理解这儿阻抗的意义 z传输线阻抗的由来以及意义 传输线阻抗是从电报方程推导出来(具体可以查询微波理论) 如下图,其为平行双导线的分布参数等效电路: 从此图可以推导出电报方程 取传输线上的电压电流的正弦形式 得 推出通解

定义出特性阻抗 无耗线下r=0, g=0得 注意,此特性阻抗和波阻抗的概念上的差异(具体查看平面波的波阻抗定义) ε μ=EH Z 特性阻抗与波阻抗之间关系可从 此关系式推出. Ok,理解特性阻抗理论上是怎么回事情,看看实际上的意义,当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来. z 叠层(stackup)的定义 我们来看如下一种stackup,主板常用的8层板(4层power/ground 以及4层走线层,sggssggs,分别定义为L1, L2…L8)因此要计算的阻抗为 L1,L4,L5,L8 下面熟悉下在叠层里面的一些基本概念,和厂家打交道经常会使用的 Oz 的概念 Oz 本来是重量的单位Oz(盎司 )=28.3 g(克) 在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz, 对

PCB阻抗计算

阻抗线计算 一.传输线类型 1 最通用的传输线类型为微带线(microstrip)和带状线(stripline) 微带线(microstrip):指在PCB外层的线和只有一个参考平面的线,有非嵌入/嵌入两种如图所示:(图1) 非嵌入(我们目前常用) (图2) 嵌入(我们目前几乎没有用过) 带状线:在绝缘层的中间,有两个参考平面。如下图: (图3) 2 阻抗线 2.1差动阻抗(图4)

差动阻抗,如上所示,阻抗值一般为90,100,110,120 2.2特性阻抗(图5) 特性阻抗: 如上如所示,.阻抗值一般为50 ohm,60ohm 二.PCB叠层结构 1板层、PCB材质选择 PCB是一种层叠结构。主要是由铜箔与绝缘材料叠压而成。附图为我们常用的1+6+1结构的,8层PCB叠层结构。(图6) 首先第一层为阻焊层(俗称绿油)。它的主要作用是在PCB表面形成一层保护膜,防止导体上不该上锡的区域沾锡。同时还能起到防止导体之间因潮气、化学品等引起的短路、生产

和装配中不良操作造成的断路、防止线路与其他金属部件短路、绝缘及抵抗各种恶劣环境,保证PCB工作稳定可靠。 防焊的种类有传统环氧树脂IR烘烤型,UV硬化型, 液态感光型(LPISM-Liquid Photo Imagable Solder Mask)等型油墨, 以及干膜防焊型(Dry Film, Solder Mask),其中液态感光型为目前制程大宗,常用的有Normal LPI, Lead-free LPI,Prob 77. 防焊对阻抗的影响是使得阻抗变小2~3ohm左右 阻焊层下面为第一层铜箔。它主要起到电路连通及焊接器件的作用。硬板中使用的铜箔一般以电解铜为主(FPC中主要使用压延铜)。常用厚度为0.5OZ及1OZ.(OZ为重量单位在PCB行业中做为一种铜箔厚度的计量方式。1OZ表示将重量为1OZ的铜碾压成1平方英尺后铜箔的厚度。1OZ=0.035mm). 铜箔下面为绝缘层..我们常用的为FR4半固化片.半固化片是以无碱玻璃布为增强材料,浸以环氧树脂.通过120-170℃的温度下,将半固化片树脂中的溶剂及低分子挥发物烘除.同时,树脂也进行一定程度的反应,呈半固化状态(B阶段).在PCB制作过程中通过层压机的高温压合.半固化中的树脂完全反应,冷却后完全固化形成我们所需的绝缘层. 半固化片中所用树脂主要为热塑性树脂, 树脂有三种阶段: A阶段:在室温下能够完全流动的液态树脂,这是玻钎布浸胶时状态 B阶段:环氧树脂部分交联处于半固化状态,在加热条件下,又能恢复到液体状态 C阶段:树脂全部交联为C阶段,在加热加压下会软化,但不能再成为液态,这是多层板压制后半固化片转成的最终状态. 由于半固化片在板层压合过程中,厚度会变小,因而半固化片的原始材料厚度和压合后的厚度不一样,因而必须分清厚度是原始材料厚度还是完成厚度。另外,半固化片的厚度不是固定不变的,根据板厚、板层和板厂不同,而有所不同。上述只是一例。 同时该叠层中用了两块芯板,即core(FR-4).芯板是厂家已压合好的带有双面铜的基材,在压合过程中厚度是不变的。常见芯板见下:(表二)

PCB叠层结构知识

PCB叠层结构知识 PCB叠层结构知识 较多的PCB工程师,他们经常画电脑主板,对ALLEGRO等优秀的工具非常的熟练,但是,非常可惜的是,他们居然很少知道如何进行阻抗控制,如何使用工具进行信号完整性分析.如何使用IBIS模型。我觉得真正的PCB高手应该还是信号完整性专家,而不仅仅停留在连连线,过过孔的基础上。对布通一块板子容易,布好一块好难。 小资料 对于电源、地的层数以及信号层数确定后,它们之间的相对排布位置是每一个PCB工程师都不能回避的话题; 层的排布一般原则: 元件面下面(第二层)为地平面,提供器件屏蔽层以及为顶层布线提供参考平面; 所有信号层尽可能与地平面相邻; 尽量避免两信号层直接相邻; 主电源尽可能与其对应地相邻; 兼顾层压结构对称。 对于母板的层排布,现有母板很难控制平行长距离布线,对于板级工作频率在50MHZ 以上的(50MHZ以下的情况可参照,适当放宽),建议排布原则: 元件面、焊接面为完整的地平面(屏蔽); 无相邻平行布线层; 所有信号层尽可能与地平面相邻; 关键信号与地层相邻,不跨分割区。 注:具体PCB的层的设置时,要对以上原则进行灵活掌握,在领会以上原则的基础上,根据实际单板的需求,如:是否需要一关键布线层、电源、地平面的分割情况等,确定层的排布,切忌生搬硬套,或抠住一点不放。 以下为单板层的排布的具体探讨: *四层板,优选方案1,可用方案3 方案电源层数地层数信号层数 1 2 3 4 1 1 1 2 S G P S 2 1 2 2 G S S P 3 1 1 2 S P G S 方案1 此方案四层PCB的主选层设置方案,在元件面下有一地平面,关键信号优选布TOP 层;至于层厚设置,有以下建议: 满足阻抗控制芯板(GND到POWER)不宜过厚,以降低电源、地平面的分布阻抗;保证电源平面的去藕效果;为了达到一定的屏蔽效果,有人试图把电源、地平面放在TOP、BOTTOM层,即采用方案2: 此方案为了达到想要的屏蔽效果,至少存在以下缺陷: 电源、地相距过远,电源平面阻抗较大 电源、地平面由于元件焊盘等影响,极不完整 由于参考面不完整,信号阻抗不连续 实际上,由于大量采用表贴器件,对于器件越来越密的情况下,本方案的电源、地几乎无法作为完整的参考平面,预期的屏蔽效果很难实现;方案2使用范围有限。但在个别单板中,方案2不失为最佳层设置方案。

PCB线路板阻抗计算公式

PCB线路板阻抗计算公式 现在关于PCB线路板的阻抗计算方式有很多种,相关的软件也能够直接帮您计算阻抗值,今天通过polar si9000来和大家说明下阻抗是怎么计算的。 在阻抗计算说明之前让我们先了解一下阻抗的由来和意义: 传输线阻抗是从电报方程推导出来(具体可以查询微波理论) 如下图,其为平行双导线的分布参数等效电路: 从此图可以推导出电报方程 取传输线上的电压电流的正弦形式 得

推出通解 定义出特性阻抗 无耗线下r=0, g=0 得 注意,此特性阻抗和波阻抗的概念上的差异(具体查看平面波的波阻抗定义) 特性阻抗与波阻抗之间关系可从此关系式推出. Ok,理解特性阻抗理论上是怎么回事情,看看实际上的意义,当电压电流在传输线传播的时候,如果特性阻抗不一致所求出的电报方程的解不一致,就造成所谓的反射现象等等.在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配的重要性在此展现出来. 叠层(stackup)的定义

我们来看如下一种stackup,主板常用的8 层板(4 层power/ground 以及4 层走线层,sggssggs,分别定义为L1, L2…L8)因此要计算的阻抗为L1,L4,L5,L8 下面熟悉下在叠层里面的一些基本概念,和厂家打交道经常会使用的 Oz 的概念 Oz 本来是重量的单位Oz(盎司)=28.3 g(克) 在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下 介电常数(DK)的概念 电容器极板间有电介质存在时的电容量Cx 与同样形状和尺寸的真空电容量Co之比为介电常数:ε = Cx/Co = ε'-ε" Prepreg/Core 的概念 pp 是种介质材料,由玻璃纤维和环氧树脂组成,core 其实也是pp 类型介质,只不过他两面都覆有铜箔,而pp 没有.

PCB阻抗计算参数说明

阻抗计算: 1.介电常数E r E r(介电常数)就目前而言通常情况下选用的材料为 F R-4,该种材料的E r 特性为随着加载频率的不同而变化,一般情况下E r的分水岭默认为1 G H Z(高频)。目前材料厂商能够承诺的指标<5.4(1M H z),根据我们实际加工的经验,在使用频率为1G H Z以下的其E r认为4.2左右。1.5—2.0G H Z的使用频率其仍有下降的空间。故设计时如有阻抗的要求则须考虑该产品的当时的使用频率。 我们在长期的加工和研发的过程中针对不同的厂商已经摸索出一定的规律和计算公式。 ●7628----4.5(全部为1G H z状态下) ●2116----4.2 ●1080----3.6 2. 介质层厚度H H(介质层厚度)该因素对阻抗控制的影响最大故设计中如对阻抗的宽容度很小的话,则该部分的设计应力求准确,FR-4的H的组成是由各种半固化片组合而成的(包括内层芯板),一般情况下常用的半固化片为: ●1080 厚度0.075MM、 ●7628 厚度0.175MM、 ●2116厚度 0.105MM。 3.线宽W 对于W1、W2的说明:

5.铜箔厚度 外层铜箔和内层铜箔的原始厚度规格,一般有0.5OZ、1OZ、2OZ(1OZ约为35um或1.4mil)三种,但经过一系列表面处理后,外层铜箔的最终厚度一般会增加将近1 OZ左右。内层铜箔即为芯板两面的包铜,其最终厚度与原始厚度相差很小,但由于蚀刻的原因,一般会减少几个um。

表层铜箔: 可以使用的表层铜箔材料厚度有三种:12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um,大致相当于铜厚1 OZ、1.5 OZ、2 OZ。注意:在用阻抗计算软件进行阻抗控制时,外层的铜厚没有0.5 OZ的值。 走线厚度T与该层的铜厚有对应关系,具体如下: 铜箔厚度单位转换: Oz 本来是重量的单位Oz(盎司ang si )=28.3 g(克) 在叠层里面是这么定义的,在一平方英尺的面积上铺一盎司的铜的厚度为1Oz,对应的单位如下

pcb叠层参考

名词定义:SIG:信号层;GND:地层;PWR:电源层; 电路板的叠层安排是对PCB的整个系统设计的基础。叠层设计如有缺 陷,将最终影响到整机的EMC性能。 总的来说叠层设计主要要遵从两个规矩: 1. 每个走线层都必须有一个邻近的参考层(电源或地层); 2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容; 下面列出从两层板到十层板的叠层: 2.1 单面板和双面板的叠层; 对于两层板来说,由于板层数量少,已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑;单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因是信号回路面积过大,不仅产生了较强的电磁辐射,而且使电路对外界干扰敏感。要改善线路的电磁兼容性,最简单的方法是减小关键信号的回路面积。 关键信号:从电磁兼容的角度考虑,关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号,如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低 的模拟信号。

单、双层板通常使用在低于10KHz的低频模拟设计中: 1 在同一层的电源走线以辐射状走线,并最小化线的长度总和; 2 走电源、地线时,相互靠近;在关键信号线边上布一条地线,这条地线应尽量靠近信号线。这样就形成了较小的回路面积,减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后,就形成了一个面积最小的回路,信号电流肯定会取道这个回路,而不是其它地线 路径。 3 如果是双层线路板,可以在线路板的另一面,紧靠近信号线的下面,沿着信号线布一条地线,一线尽量宽些。这样形成的回路面积等于线 路板的厚度乘以信号线的长度。 2.2 四层板的叠层; 推荐叠层方式: 2.2.1 SIG-GND(PWR)-PWR (GND)-SIG; 2.2.2 GND-SIG(PWR)-SIG(PWR)-GND;

PCB EMC设计中的PCB叠层结构

一、电源平面和地平面要满足20H规则 二、当电源层、底层数及信号的走线层数确定后,为使PCB具有良好的EMC性能它们之间的相对排布位置基本要求如下: 元器件层下面(第二层)为地平面,提供器件屏蔽层及为顶层布线提供参考平面。 所有信号层尽可能与地平面相邻 尽量避免两信号层走线相邻。如果无法避免,应加大相邻信号层的走线间距,是两层信号线走线在上下位置呈垂直走线状态 主电源尽可能与其对应地相邻,并尽可能减小电源和地平面之间的距离,以小于5mil为优,最好不要超过10mil 兼顾层压结构的对称叠层还要兼顾PCB制造工艺和控制PCB的翘曲度。通常民用产品采用IPC_II标准,要求PCB的翘曲度要小于0.75%。 采用偶数层结构。 三、常见的PCB叠层结构 1、四层板的叠层结构: TOP、GND02、PWR03、BOTTOM;(TOP层下面有完整的地平面为最优布线层,关键信号应该优先布置在该层。电源平面和地平面的距离不宜过厚最好不超过5mil) TOP、PWR02、GND03、BOTTOM;(此方案和方案a类似) GND01、S02、S03、GND04/PWR04(为达到一定的屏蔽效果,有时采用此方案) 2、六层板的叠层结构 TOP、GND02、S03、PWR04、GND05、BOTTOM(此方案是业界主推的6层PCB的叠层设计方案,有3个布线层,一个电源平面,2个地平面。第4、5层之间的厚度要尽可能小弟3层是最佳布线层,告诉信号和高风险信号优先布置在该层) TOP、GND02、S03、S04、PWR05、BOTTOM (当需要的布线层数多,对成本要求苛刻时可以采用此方案。该方案中S03是最优布线层)

PCB叠层规定

Sub:多层板常规叠层规定 为节约成本,规范叠层,特对叠层规定如下:(客户对叠层有要求除外) 压板厚度=内层芯板厚度+内层半固化片厚度+内层所有铜厚+外层铜箔厚度 1、压板厚度=成品厚度+0.05/-0.075mm 2、内层半固化片厚度按阻抗规范要求计算(其取值随相邻两铜面情况不同而变化)。 3、对于铜面情况与规定不一致或非常规铜厚情况,需在该规定基础上调整。 18um 、35 um 、70 um 铜箔厚度 7628(0.185mm),2116(0.105mm)1080(0.075mm)3313(0.095mm) 半固化片厚度 一、 四层板(其中2、3层全部是GND层) (1)成品板厚要求:0.5+/-0.10MM ___________________ 18UM ___________2116*1 ___________________ 0.13mm 35/35um ___________2116*1 ____________________18um 理论压板厚:0.46mm (2)成品板厚要求:0.8mm+/-0.10mm ___________________ 18UM ___________1080*1 ____________2116*1 _______________0.25mm 35/35um ____________2116*1 ____________1080*1 _____________________18um 理论压板厚:0.71mm (3)成品板厚要求:1.0MM+/-0.10MM ____________________ 18UM ___________1080*2 ________________0.51mm 35/35um ____________1080*2 _____________________18um 理论压板厚:0.89mm (4)成品板厚要求:1.6+/-0.15MM _____________________ 18UM ___________1080*1 ____________7628*1 _______________1.0mm 35/35um ____________7628*1 ____________1080*1 _____________________18um 理论压板厚:1.54mm (5)成品板厚要求:2.0+/-0.20MM _____________________ 18UM ___________1080*2

PCB线路板阻抗计算公式

PCB线路板阻抗计算公式 现在关于PCB线路板得阻抗计算方式有很多种,相关得软件也能够直接帮您计算阻抗值,今天通过polar si9000来与大家说明下阻抗就是怎么计算得。 在阻抗计算说明之前让我们先了解一下阻抗得由来与意义: 传输线阻抗就是从电报方程推导出来(具体可以查询微波理论) 如下图,其为平行双导线得分布参数等效电路: 从此图可以推导出电报方程 取传输线上得电压电流得正弦形式 得 推出通解 ? 定义出特性阻抗? 无耗线下r=0,g=0 得??注意,此特性阻抗与波阻抗得概念上得差异(具体查瞧平面波得波阻抗定义) 特性阻抗与波阻抗之间关系可从此关系式推出、

Ok,理解特性阻抗理论上就是怎么回事情,瞧瞧实际上得意义,当电压电流在传输线传播得时候,如果特性阻抗不一致所求出得电报方程得解不一致,就造成所谓得反射现象等等、在信号完整性领域里,比如反射,串扰,电源平面切割等问题都可以归类为阻抗不连续问题,因此匹配得重要性在此展现出来、 叠层(stackup)得定义 我们来瞧如下一种stackup,主板常用得8 层板(4 层power/ground以及4 层走线层,sggssggs,分别定义为L1,L2…L8)因此要计算得阻抗为L1,L4,L5,L8 下面熟悉下在叠层里面得一些基本概念,与厂家打交道经常会使用得 Oz 得概念 Oz本来就是重量得单位Oz(盎司)=28、3 g(克) 在叠层里面就是这么定义得,在一平方英尺得面积上铺一盎司得铜得厚度为1Oz,对应得单位如下

介电常数(DK)得概念 电容器极板间有电介质存在时得电容量Cx与同样形状与尺寸得真空电容量Co之比为介电常数:?ε =Cx/Co=ε'-ε”? Prepreg/Core 得概念 pp就是种介质材料,由玻璃纤维与环氧树脂组成,core其实也就是pp类型介质,只不过她两面都覆有铜箔,而pp没有、 传输线特性阻抗得计算 首先,我们来瞧下传输线得基本类型,在计算阻抗得时候通常有如下类型:微带线与带状线,对于她们得区分,最简单得理解就是,微带线只有1个参考地,而带状线有2个参考地,如下图所示 对照上面常用得8 层主板,只有top 与bottom走线层才就是微带线类型,其她得走线层都就是带状线类型 在计算传输线特性阻抗得时候, 主板阻抗要求基本上就是:单线阻抗要求55 或者60O hm,差分线阻抗要求就是70~110Ohm,厚度要求一般就是1~2mm,根据板厚要求来分层得到各厚度高度、 在此假设板厚为1、6mm,也就就是63mil 左右, 单端阻抗要求60Ohm,差分阻抗要求100Ohm,我们假设以如下得叠层来走线。

PCB叠层及阻抗计算

PCB叠层及阻抗计算 多层板的结构: 为了很好地对PCB进行阻抗控制,首先要了解PCB的结构: 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的,芯板是一种硬质的、有特定厚度的、两面包铜的板材,是构成印制板的基础材料。而半固化片构成所谓的浸润层,起到粘合芯板的作用,虽然也有一定的初始厚度,但是在压制过程中其厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层,在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格,一般有0.5OZ、1OZ、2OZ(1OZ约为35um 或1.4mil)三种,但经过一系列表面处理后,外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜,其最终厚度与原始厚度相差很小,但由于蚀刻的原因,一般会减少几个um。 多层板的最外层是阻焊层,就是我们常说的“绿油”,当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定,在表面无铜箔的区域比有铜箔的区域要稍厚一些,但因为缺少了铜箔的厚度,所以铜箔还是显得更突出,当我们用手指触摸印制板表面时就能感觉到。 当制作某一特定厚度的印制板时,一方面要求合理地选择各种材料的参数,另一方面,半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构: PCB的参数: 不同的印制板厂,PCB的参数会有细微的差异。 表层铜箔:

可以使用的表层铜箔材料厚度有三种:12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um。 芯板:我们常用的板材是S1141A,标准的FR-4,两面包铜 半固化片: 规格(原始厚度)有7628(0.185mm),2116(0.105mm),1080(0.075mm),3313(0. 095mm ),实际压制完成后的厚度通常会比原始值小10-15um左右。同一个浸润层最多可以使用3个半固化片,而且3个半固化片的厚度不能都相同,最少可以只用一个半固化片,但有的厂家要求必须至少使用两个。如果半固化片的厚度不够,可以把芯板两面的铜箔蚀刻掉,再在两面用半固化片粘连,这样可以实现较厚的浸润层。 阻焊层: 铜箔上面的阻焊层厚度C2≈8-10um,表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同,当表面铜厚为45um时C1≈13-15um,当表面铜厚为70um时C1≈17-18um。 导线横截面: 以前我一直以为导线的横截面是一个矩形,但实际上却是一个梯形。以TOP层为例,当铜箔厚度为1OZ时,梯形的上底边比下底边短1MIL。比如线宽5MIL,那么其上底边约4MIL,下底边5MIL。上下底边的差异和铜厚有关,下表是不同情况下梯形上下底的关系。 介电常数:半固化片的介电常数与厚度有关,下表为不同型号的半固化片厚度和介电常数参数:

PCB叠层及阻抗计算(精典)

关于PCB叠层及阻抗计算 为了很好地对PCB进行阻抗控制,首先要了解PCB的结构: 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的,芯板是一种硬质的、有特定厚度的、两面包铜的板材,是构成印制板的基础材料。而半固化片构成所谓的浸润层,起到粘合芯板的作用,虽然也有一定的初始厚度,但是在压制过程中其厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层,在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格,一般有0.5OZ、1OZ、2OZ(1OZ约为35um或1.4mil)三种,但经过一系列表面处理后,外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜,其最终厚度与原始厚度相差很小,但由于蚀刻的原因,一般会减少几个um。 多层板的最外层是阻焊层,就是我们常说的“绿油”,当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定,在表面无铜箔的区域比有铜箔的区域要稍厚一些,但因为缺少了铜箔的厚度,所以铜箔还是显得更突出,当我们用手指触摸印制板表面时就能感觉到。 当制作某一特定厚度的印制板时,一方面要求合理地选择各种材料的参数,另一方面,半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构: PCB的参数: 不同的印制板厂,PCB的参数会有细微的差异。 表层铜箔: 可以使用的表层铜箔材料厚度有三种:12um、18um和35um。加工完成后的最终厚度大约是44um、50um和67um。 芯板:我们常用的板材是S1141A,标准的FR-4,两面包铜 半固化片: 规格(原始厚度)有7628(0.185mm),2116(0.105mm),1080(0.075mm),3313(0.095mm ),实际压制完成后的厚度通常会比原始值小10-15um左右。同一个浸润层最多可以使用3个半固化片,而且3个半固化片的厚度不能都相同,最少可以只用一个半固化片,但有的厂家要求必须至少使用两个。如果半固化片的厚度不够,可以把芯板两面的铜箔蚀刻掉,再在两面用半固化片粘连,这样可以实现较厚的浸润层。 阻焊层: 铜箔上面的阻焊层厚度C2≈8-10um,表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同,当表面铜厚为45um时C1≈13-15um,当表面铜厚为70um时C1≈17-18um。 导线横截面: 以前我一直以为导线的横截面是一个矩形,但实际上却是一个梯形。以TOP层为例,当铜箔厚度为1OZ时,梯形的上底边比下底边短1MIL。比如线宽5MIL,那么其上底边约4MIL,下底边5MIL。上下底边的差异和铜厚有关,下表是不同情况下梯形上下底的关系。 介电常数:半固化片的介电常数与厚度有关,下表为不同型号的半固化片厚度和介电常数参数: 板材的介电常数与其所用的树脂材料有关,FR4板材其介电常数为4.2—4.7,并且随着频率的增加会减小。 介质损耗因数:电介质材料在交变电场作用下,由于发热而消耗的能量称之谓介质损耗,通常以介质损耗因数tanδ表示。S1141A的典型值为0.015。 能确保加工的最小线宽和线距:4mil/4mil。 阻抗计算的工具简介: 当我们了解了多层板的结构并掌握了所需要的参数后,就可以通过EDA软件来计算阻抗。可以使用Allegro来计算,推荐另一个工具Polar SI9000,这是一个很好的计算特征阻抗的工具,现在很多印制板厂都在用这个软件。 无论是差分线还是单端线,当计算内层信号的特征阻抗时,你会发现Polar SI9000的计算结果与Allegro仅存在着微小的差距,这跟一些细节上的处理有关,比如说导线横截面的形状。但如果是计算表层信号的特征阻抗,我建议你选择Coated模型,而不是Surface模型,因为这类模型考虑了阻焊层的存在,所以结果会更准确。下图是用Polar SI9000计算在考虑阻焊层的情况下表层差分线阻抗的部分截图: 由于阻焊层的厚度不易控制,所以也可以根据板厂的建议,使用一个近似的办法:在Surface模型计算的结果上减去一个特定的值,我建议差分阻抗减去8欧姆,单端阻抗减去2欧姆

PCB叠层设计

总的来说叠层设计主要要遵从两个规矩: 1. 每个走线层都必须有一个邻近的参考层(电源或地层); 2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容;下面列出从两层板到八层板的叠层来进行示例讲解: 一、单面PCB板和双面PCB板的叠层 对于两层板来说,由于板层数量少,已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑; 单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因是信号回路面积过大,不仅产生了较强的电磁辐射,而且使电路对外界干扰敏感。要改善线路的电磁兼容性,最简单的方法是减小关键信号的回路面积。 关键信号:从电磁兼容的角度考虑,关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号,如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低的模拟信号。 单、双层板通常使用在低于10KHz的低频模拟设计中: 1)在同一层的电源走线以辐射状走线,并最小化线的长度总和; 2)走电源、地线时,相互靠近;在关键信号线边上布一条地线,这条地线应尽量靠近信号线。这样就形成了较小的回路面积,减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后,就形成了一个面积最小的回路,信号电流肯定会取道这个回路,而不是其它地线路径。 3)如果是双层线路板,可以在线路板的另一面,紧靠近信号线的下面,沿着信号线布一条地线,一线尽量宽些。这样形成的回路面积等于线路板的厚度乘以信号线的长度。 二、四层板的叠层 1. SIG-GND(PWR)-PWR (GND)-SIG; 2. GND-SIG(PWR)-SIG(PWR)-GND; 对于以上两种叠层设计,潜在的问题是对于传统的1.6mm(62mil)板厚。层间距将会变得很大,不仅不利于控制阻抗,层间耦合及屏蔽;特别是电源地层之间间距很大,降低了板电容,不利于滤除噪声。 对于第一种方案,通常应用于板上芯片较多的情况。这种方案可得到较好的SI性能,对于EMI性能来说并不是很好,主要要通过走线及其他细节来控制。主要注意:地层放在信号最密集的信号层的相连层,有利于吸收和抑制辐射;增大板面积,体现20H规则。 对于第二种方案,通常应用于板上芯片密度足够低和芯片周围有足够面积(放置所要求的电源覆铜层)的场合。此种方案PCB的外层均为地层,中间两层均为信号 /电源层。信号层上的电源用宽线走线,这可使电源电流的路径阻抗低,且信号微带路径的阻抗也低,也可通过外层地屏蔽内层信号辐射。从EMI控制的角度看,这是现有的最佳4层PCB结

常用PCB层叠参考NEW

常用PCB层叠 说明:以下为常用的2-8层板公司最常用的层叠, 在之前成熟层叠的基础上汇总,这些层叠都是我们公司经过批量验证OK的,请在设计时调用.因为这是是个通用模板,适合所有情况,整理在一起的时侯,可能有些微调.各种叠法很多,未包含的后续再补充.未包含的情况大家类似目前处理方法,找到之前曾设计单板参考,基本都有. 备注: 1)改版还按之前的方式,新版设计,包括套用之前的模块布线,如果有更改,请修改下,方便后续重用. 2)设计中如果没有用到模板中的阻抗线,请在模板中删除 3)其他信号不得与有阻抗控制的信号线宽一致.有一致,其他信号线宽要稍作修改 4)根据实际情况选择对应的层叠,特别是如果没有0.65MM及其以下间距的BGA器件的,选用对应的.请务必对应好,方便后续套用. 一.2层板 层叠: 阻抗控制表,一般不控制阻抗,无须填写

备注:不同板厚的2层板根据板厚修改1,2层之间的介质厚度即可,其他不变 二.4层板 1.6mm: 阻抗要求: 2.0mm:

三.6层板 1.单板上有0.65mm及其以下PIN间距的BGA器件,有1或者2个布线内层. 如果一个内层布线,默认第3层为布线层,第4层为POWER.其他不变 1)1.6mm板厚 典型应用:含365,368,A5,8107等IC的PCB 2)2.0mm板厚

典型应用:含365,368,A5,8107等IC的PCB 3. 单板上无0.65mm及其以下PIN间距的BGA器件, 有1或者2个布线内层1)1.6mm板厚

2)2.0mm板厚 四.8层板 标准层叠,2个布线内层. 1.单板上有0.65mm及其以下PIN间距的BGA器件,且2个内层1)1.2mm板厚

PCB线路板常用阻抗设计及叠层结构

PCB阻抗设计及叠层结构 目录 前言 (4) 第一章阻抗计算工具及常用计算模型 (8) 1.0 阻抗计算工具 (8) 1.1 阻抗计算模型 (8) 1.11. 外层单端阻抗计算模型 (8) 1.12. 外层差分阻抗计算模型 (8) 1.13. 外层单端阻抗共面计算模型 (9) 1.14. 外层差分阻抗共面计算模型 (9) 1.15. 内层单端阻抗计算模型 (9) 1.16. 内层差分阻抗计算模型 (10) 1.17. 内层单端阻抗共面计算模型 (10) 1.18. 内层差分阻抗共面计算模型 (10) 1.19. 嵌入式单端阻抗计算模型 (11) 1.20. 嵌入式单端阻抗共面计算模型 (11) 1.21. 嵌入式差分阻抗计算模型 (11) 1.22. 嵌入式差分阻抗共面计算模型 (12) 第二章双面板设计 (12) 2.0 双面板常见阻抗设计及叠层结构 (12) 2.1. 50 100 || 0.5mm (12) 2.2. 50 || 100 || 0.6mm (13) 2.3. 50 || 100 || 0.8mm (13) 2.4. 50 || 100 || 1.6mm (14) 2.5. 50 70 || 1.6mm (14) 2.6. 50 || 0.9mm || Rogers Er=3.5 (15) 2.7. 50 || 0.9mm || Arlon Diclad 880 Er=2.2 (15) 第三章四层板设计 (16) 3.0. 四层板叠层设计方案 (16) 3.1. 四层板常见阻抗设计及叠层结构 (17) 3.10. SGGS || 50 55 60 || 90 100 || 0.8mm 1.0mm 1.2mm 1.6mm

PCB阻抗计算参数说明

阻抗计算: 1.介电常数& Er (介电常数)就目前而言通常情况下选用的材料为FR-4,该种材料的& 特性为随着加载频率的不同而变化,一般情况下Er的分水岭默认为1 GHZ(高频)。 目前材料厂商能够承诺的指标<(1MHz),根据我们实际加工的经验,在使用频率为1GHZ以下的其Er认为4. 2左右。一的使用频率其仍有下降的空间。故设 计时如有阻抗的要求则须考虑该产品的当时的使用频率。 我们在长期的加工和研发的过程中针对不同的厂商已经摸索出一定的规律和计算公式。 (全部为1GHz状态下) 2.介质层厚度H H (介质层厚度)该因素对阻抗控制的影响最大故设计中如对阻抗的宽容度 很小的话,则该部分的设计应力求准确,FR-4的H的组成是由各种半固化片组合而成的(包括内层芯板),一般情况下常用的半固化片为: 1080 厚度0.075MM、 7628 厚度0.175MM、 2116 厚度0.105MM。 3.线宽W 对于W1、W2的说明:

I Base copper thk A For inner layer For outer layer H OZ 0.5MIL 0.8MIL 1 OZ 1.0MIL 1.2MIL 2OZ 1.5MIL 1.6MIL 此处的W=W1, W1=W2. 规则:W1=W-A W—-设计线宽 A—— tch loss见上表) 走线上下宽度不一致的原因是:PCB板制造过程中是从上到下而腐蚀,因此腐蚀出来的线呈梯形。 4.绿油厚度:因绿油厚度对阻抗影响较小,故假定为定值。 5.铜箔厚度 外层铜箔和内层铜箔的原始厚度规格,一般有0.5OZ、10Z 2OZ(1OZ约为35um或三种,但经过一系列表面处理后,外层铜箔的最终厚度一般会增加将近 10Z左右。内层铜箔即为芯板两面的包铜,其最终厚度与原始厚度相差很小, 但由于蚀刻的原因,一般会减少几个um。

相关文档
最新文档