硬件工程师面试试题及答案
特别说明
此资料来自豆丁网(https://www.360docs.net/doc/5817742513.html,/)
您现在所看到的文档是使用下载器所生成的文档
此文档的原件位于
https://www.360docs.net/doc/5817742513.html,/p-46138432.html
感谢您的支持
抱米花
https://www.360docs.net/doc/5817742513.html,/lotusbaob
华为硬件笔试题
华为各类工程师通信基础面试题库以及答案周凝2010-10-21 14:43:06 比较基础的题目，希望大家看了有所帮助 牛人权当复习了吧 1、语音信号数字化过程中，采用的是的量化方法是非均匀量化。 2、PCM30/32路系统中，每个码的时间间隔是488ns。 3、PCM30/32路系统中，TS0用于传送帧同步信号，TS16用于传送话路信令。 4、PCM30/32路系统中，复帧的重复频率为500HZ，周期为2ms。 5、程控交换机的硬件可分为话路系统和中央控制系统两部分，整个交换机的控制软件都放在控制系统的存储器中。 6、一般二氧化硅光纤的零色散波长在1310nm左右，而损耗最小点在1550nm波长左右。 7、G.652光纤是零色散波长在1310nm的单模光纤。 8、光缆的基本结构由缆芯、加强元件和护套组成。 9、常用的光缆结构形式有层绞式光缆、束管式光缆、骨架式光缆和带状式光缆。 10、在网状网的拓扑结构中，N个节点完全互连需要N（N-1）/2条传输线路。 11、在星型网的拓扑结构中，N个节点完全互连需要N-1条传输线路。 12、ATM技术是电路交换技术和分组交换技术的结合。 13、根据98年发布的《自动交换电话（数字）网技术体制》，我国电话网分为三级。
14、根据新的电话网体制，我国长途电话网分为二级。 15、当电话网全网为三级时，两端局之间最大的串接电路段数为5段，串接交换中心最多为6个。16、新体制中一级长途交换中心（DC1）为省（自治区、直辖市）长途交换中心，其职能主要是汇接所在省（自治区、直辖市）的省际长途来去话务和一级交换中心所在地的长途终端话务。 17、一级长途交换中心（DC1）之间以基干路由网状相连。 18、根据话务流量流向，二级长途交换中心（DC2）也可与非从属的一级长途交换中心DC1建立直达电路群。 19、一级长途交换中心DC1可以具有二级长途交换中心的职能。 20、本地网路由的选择顺序为：直达路由、迂回路由、最终路由。 21、数字本地网中，原则上端至端的最大串接电路数不超过3段。 22、根据CCITT的建议，国内有效号码的长度不超过12位，国际有效号码长度不超过15位。 23、我国电话网目前采用的编号方式为不等位编号。 24、No.7信令中，消息传递部分由低到高依次包括信令数据链路、信令链路功能和信令网功能三个功能级。 25、国内No.7信令网采用由HSTP、LSTP和SP组成的三级信令网。 26、常见的同步基准信号有2048Kbits/s和2048KHz。 27、我国的No.7信令网为三级网络结构。 28、我国No.7信令网中，第一级HSTP间采用A、B平面连接方式，A、B 平面内部各个HSTP网状相连，A和B平面成对的HSTP相连。 29、每个LSTP通过信令链至少要分别连接至A、B平面内成对的HSTP。
硬件工程师面试题集(含答案-很全)
硬件工程师面试题集 （DSP，嵌入式系统，电子线路，通讯，微电子，半导体） 1、下面是一些基本的数字电路知识问题，请简要回答之。 (1) 什么是Setup和Hold 时间？ 答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，这个T就是建立时间通常所说的SetupTime。如不满足Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold Time 不够，数据同样不能被打入触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D 触发器实现2 倍分频的逻辑电路 答：把D 触发器的输出端加非门接到D 端即可，如下图所示： (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC 门,应在OC 门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。 (7) 你知道那些常用逻辑电平？TTL 与COMS 电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL 等。 一般说来，CMOS 电平比TTL 电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL 与CMOS 器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL 电路需要下一级的输入阻抗作为负载才能正常工作。 (6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、锁存器/缓冲器)
硬件面试题
硬件工程师基础知识 1、请列举您知道的电阻、电容、电感品牌（最好包括国内、国外品牌）。 电阻： 美国：A VX、VISHAY威世日本：KOA兴亚、Kyocera京瓷、muRata村田、Panasonic松下、ROHM罗姆、susumu、TDK 台湾：LIZ丽智、PHYCOM飞元、RALEC旺诠、ROYALOHM厚生、SUPEROHM美隆、TA-I大毅、TMTEC泰铭、TOKEN 德键、TYOHM幸亚、UniOhm厚声、VITROHM、VIKING光颉、WALSIN华新科、YAGEO国巨新加坡：ASJ 中国：FH风华、捷比信 电容： 美国：A VX、KEMET基美、Skywell泽天、VISHAY威世英国：NOVER诺华德国：EPCOS、WIMA威马丹麦：JENSEN 战神日本：ELNA伊娜、FUJITSU富士通、HITACHI日立、KOA兴亚、Kyocera京瓷、Matsushita松下、muRata村田、NEC、nichicon（蓝宝石）尼吉康、Nippon Chemi-Con（黑金刚、嘉美工）日本化工、Panasonic松下、Raycon威康、Rubycon（红宝石）、SANYO三洋、TAIYO YUDEN太诱、TDK、TK东信韩国：SAMSUNG三星、SAMWHA三和、SAMYOUNG三莹台湾：CAPSUN、CAPXON（丰宾）凯普松、Chocon、Choyo、ELITE金山、EVERCON、EYANG宇阳、GEMCON至美、GSC杰商、G-Luxon世昕、HEC禾伸堂、HERMEI合美电机、JACKCON融欣、JPCON正邦、LELON立隆、LTEC辉城、OST奥斯特、SACON 士康、SUSCON 冠佐、TAICON台康、TEAPO智宝、WALSIN华新科、YAGEO国巨香港：FUJICON富之光、SAMXON万裕中国：AiSHi艾华科技、Chang常州华威电子、FCON深圳金富康、FH广东风华、HEC东阳光、JIANGHAI南通江海、JICON吉光电子、LM佛山利明、R.M佛山三水日明电子、Rukycon海丰三力、Sancon海门三鑫、SEACON深圳鑫龙茂电子、SHENGDA扬州升达、TAI-TECH台庆、TF南通同飞、TEAMYOUNG天扬、QIFA奇发电子 电感： 美国：AEM、A VX、Coilcraft线艺、Pulse普思、VISHAY威世德国：EPCOS、WE 日本：KOA兴亚、muRata村田、Panasonic松下、sumida胜美达、TAIYO YUDEN太诱、TDK、TOKO、TOREX特瑞仕台湾：CHILISIN奇力新、https://www.360docs.net/doc/5817742513.html,yers 美磊、TAI-TECH台庆、TOKEN德键、VIKING光颉、WALSIN华新科、YAGEO国巨中国：Gausstek丰晶、GLE格莱尔、FH风华、CODACA科达嘉、Sunlord顺络、紫泰荆、肇庆英达 2、请解释电阻、电容、电感封装的含义：0402、060 3、0805。 表示的是尺寸参数。 0402:40*20mil；0603:60*30mil；0805:80*50mil。 3、请说明以下字母所代表的电容的精度：J、K、M、Z。 J——±5%；K——±10%；M——±20%；Z——+80%~-20% 4、请问电阻、电容、电感的封装大小分别与什么参数有关？ 电阻封装大小与电阻值、额定功率有关；电容封装大小与电容值、额定电压有关；电感封装大小与电感量、额定电流有关。 5、电阻选型需要注意哪些参数？ 电阻值、精度、功率（在实际电路上换算出承受最大电流、最大电压）、封装。 6、电容选型需要注意哪些参数？ 电容值、精度、耐压、封装。 7、电感选型需要注意哪些参数？ 电感量（包括测量频率）、精度、最大承受电流、封装。 8、磁珠选型需要注意哪些参数？ 阻抗值（包括测量频率）、精度、最大承受电流、直流电阻（换算出最大直流压降）、封装。 9、整流二极管选型需要注意哪些参数？ 最大整流电流、最大反向工作电压、正向导通压降、封装。 10、开关MOS管选型需要注意哪些参数？ 最小开启电压Vgs（th）、最大栅源电压Vgs（max）、最大漏源电压Vds、最大漏源电流Id、导通电阻Rds（on）、耗散功率、封装。 11、直流电源的输出滤波电容，应如何根据实际工作电压选择电容的额定电压参数？ 电容的额定电压应该稍大于直流输出电压，根据电容额定电压标称值，选1.2~2倍直流输出电压即可。 12、理想电容两端的电压和电流的相位关系是：同相、反相、电压超前电流90°、电流超前电压90°？ 电流超前电压90°。 13、请列举一下上拉电阻的作用。
华为、中兴通信、康佳硬件工程师考试经验分享版
华为、中兴通信、康佳硬件工程师考试经验分享 一、华为专业面试 面试职位：硬件技术工程师(硬件开发方向)，面试形式为一对一。 面试官对应聘者的考察主要基于一些最基础的硬件知识和在校期间所 做的项目。因为作者带了个自己设计的AVR单片机开发板，所以面试 问题主要围绕这个板子展开，如下： 1)假设LED的导通电流为5mA，计算限流电阻的大小。(此题主要考察LED的正向导通压降、欧姆定律。LED导通电压降一般为1.5V到2.5V，因颜色不同而不同) 2)JTAG的各信号线是什么意义?(JTAG为联合测试行动小组的英文简称，主要信号线为：TDI——测试数据输入，TDO——测试数据输出，TCK——测试时钟，TMS——测试模式选择，TRST——测试复位) 3)IIC总线协议。为什么总线需要上拉电阻?(SDA——串行数据线，SCL——串行时钟线。为了避免总线信号的混乱，要求各设备连接到总 线输出端时，为OD或者OC输出。上拉电阻作用为保持总线有正常的 高电平输出) 4)AD电路中，为什么采用磁珠滤波，而不是用电感? 5)按键的中断是电平触发还是边沿触发?两者有什么区别?(电平出发， 如果中断处理时间短于电平的时间，则会发生多次触发中断) 6)按键消抖。(软件延时消抖，硬件双稳态RS触发器消抖，最经济的 硬件消抖方式——RC电路滤波) 7)驱动蜂鸣器的三极管工作在哪个区?如果拿来作为反相器呢?(放大区，做反相器时工作在饱和区和截止区) 8)PCB的两条平行走线过长，会有什么后果?
9)四层PCB的层信号分布怎样的?为什么这样就EMC性能好?(信号层、地层、电源层、信号层) 10)画出简单的低通、高通滤波器? 二、中兴硬件笔试题 中兴硬件类笔试题比较变态，因为硬件开发、硬件测试、射频等工程师的笔试题都是一样的，所以范围覆盖非常广，包括：电路分析、模电、数电、单片机、C语言、汇编语言、FPGA、DSP、高频电路、通信原理、PCB设计等等。 1)三极管的三个工作区域及条件(放大区、截止区、饱和区) 2)PCB的3W原则和20H原则(3W是相邻走线的中心间距大于3倍标准线宽，H指的是电源层与底层之间的介质的厚度，把电源层的边缘向内所20H以上) 3)PCB相邻层走线的方向(尽量相互垂直) 4)第三代移动通信技术3G的制式有哪几种?(移动TD-SDCMA、联通WCMDA、电信CDMA2000) 5)SDRAM和FLASH的区别?程序加载在哪里运行?为什么?(SDRAM——静态同步RAM，FLASH——闪存。程序加载在SDRAM里，因为其读写速度快于FLASH) 6)摩尔状态机和米勒状态的区别?(Moore：输出只与状态相关，与输入无关;Melay：输出与状态和输入都相关) 7)“线与”问题。(“线与”就是将逻辑门的输出直接并联以实现逻辑与的功能。前提条件：逻辑门必须为OC/OD门) 8)锁相环的结构组成? 9)同步电路和异步电路的时钟问题?
华为公司招聘职位要求
华为公司招聘条件要求 软件研发工程师: 工作职责 : 负责通信系统软件模块的设计、编码、调试、测试等工作，参与相关质量活动，确保设计、实现、测试工作按时保质完成 职位要求: 1、计算机、通信或相关专业本科以上学历 2、熟悉C/C++、JAVA底层驱动软件编程，熟悉 TCP/IP 协议、 Internet 网的基本知识 3 、对通信知识有一定基础 4、能够熟练阅读和理解英文资料 2、硬件研发工程师 : 工作职责 : 从事单板硬件、光技术、逻辑、射频、装备、 机电、CAD器件可靠性等模块开发工作，参与相关质量活动, 确 保设计、实现、测试工作的按时保质完成。 职位要求: 1、电子、计算机、通信、自控、自动化相关专业本科以上学历 2、具备良好的数字、模拟电路基础 3、熟悉C/嵌入式系统开发/底层驱动软件编程/逻辑设计 4、能 够熟练阅读和理解英文资料芯片设计工程师: 工作职责 :
1、负责数字 / 模拟芯片开发和设计、验证、实现工作； 2、按照模块规格和芯片总体方案的要求，严格遵循开发流程、模板、标准和规范，承担 模块的详细设计和实施工作，确保开发工作按时按质完成； 3、及时编写各种设计文档和标准化资料，实现资源、经验共享。 职位要求: 1、微电子、计算机、通信工程等相关专业 2、了解或实际应用过 VHDL/Verilog 语言编程，掌握数字电路设计，或具有FPGA设计经验，或熟悉综合（SYN”时序分析（STA /布局布线（Place and routing ） /可测性设计（DFT，有相关工具应用的经验；或具有模拟 IC 设计项目经验 射频开发工程师: 工作职责 : 负责通讯设备射频模块的开发、设计和优化工作；从事无线基站通信设备天馈及其解决方案方面的研究和开发工作。 职位要求: 1、电子、通信、电磁场与微波、微电子半导体等专业本科及以上学历； 2、能够熟练阅读和理解英文资料； 3、掌握并有RF仿真经验（如ADS优先； 4、有射频产品开发经验优先。 云计算研发工程师:
硬件工程师经典面试100 题
硬件经典面试100 题（附参考答案） 1、请列举您知道的电阻、电容、电感品牌（最好包括国内、国外品牌）。 电阻： 美国：AVX、VISHAY 威世 日本：KOA 兴亚、Kyocera 京瓷、muRata 村田、Panasonic 松下、ROHM 罗姆、susumu、TDK 台湾： LIZ 丽智、PHYCOM 飞元、RALEC 旺诠、ROYALOHM 厚生、SUPEROHM 美隆、TA-I 大毅、TMTEC 泰铭、TOKEN 德键、TYOHM 幸亚、UniOhm 厚声、VITROHM、VIKING 光颉、WALSIN 华新科、YAGEO 国巨 新加坡：ASJ 中国：FH 风华、捷比信 电容： 美国：AVX、KEMET 基美、Skywell 泽天、VISHAY 威世 英国：NOVER 诺华德国：EPCOS、WIMA 威马丹麦：JENSEN 战神 日本：ELNA 伊娜、FUJITSU 富士通、HITACHI 日立、KOA 兴亚、Kyocera 京瓷、Matsushita 松下、muRata 村田、NEC、 nichicon（蓝宝石）尼吉康、Nippon Chemi-Con（黑金刚、嘉美工）日本化工、Panasonic 松下、Raycon 威康、Rubycon（红 宝石）、SANYO 三洋、TAIYO YUDEN 太诱、TDK、TK 东信 韩国： SAMSUNG 三星、SAMWHA 三和、SAMYOUNG 三莹 台湾：CAPSUN、CAPXON（丰宾）凯普松、Chocon、Choyo、ELITE 金山、EVERCON、EYANG 宇阳、GEMCON 至美、 GSC 杰商、G-Luxon 世昕、HEC 禾伸堂、HERMEI 合美电机、JACKCON 融欣、JPCON 正邦、LELON 立隆、LTEC 辉城、 OST 奥斯特、SACON 士康、SUSCON 冠佐、TAICON 台康、TEAPO 智宝、WALSIN 华新科、YAGEO 国巨 香港：FUJICON 富之光、SAMXON 万裕中国：AiSHi 艾华科技、Chang 常州华威电子、FCON 深圳金富康、FH 广东 风华、HEC 东阳光、JIANGHAI 南通江海、JICON 吉光电子、LM 佛山利明、R.M 佛山三水日明电子、Rukycon 海丰三力、 Sancon 海门三鑫、SEACON 深圳鑫龙茂电子、SHENGDA 扬州升达、TAI-TECH 台庆、TF 南通同飞、TEAMYOUNG 天 扬、QIFA 奇发电子 电感： 美国：AEM、AVX、Coilcraft 线艺、Pulse 普思、VISHAY 威世 德国：EPCOS、WE 日本：KOA 兴亚、muRata 村田、Panasonic 松下、sumida 胜美达、TAIYO YUDEN 太诱、TDK、TOKO、TOREX 特瑞仕 台湾：CHILISIN 奇力新、https://www.360docs.net/doc/5817742513.html,yers 美磊、TAI-TECH 台庆、TOKEN 德键、VIKING 光颉、WALSIN 华新科、YAGEO 国 巨 中国：Gausstek 丰晶、GLE 格莱尔、FH 风华、CODACA 科达嘉、Sunlord 顺络、紫泰荆、肇庆英达
面试题目(华为硬件题目)
一选择 1.微分电路 2.CISC,RISC 答：CISC(复杂指令集计算机）和RISC（精简指令集计算机）是前CPU 的两种架构。早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。CISC（Complex Instruction Set Computer）结构有其固有的缺点，CISC 指令集的各种指令中，其使用频率却相差悬殊，大约有20％的指令会被反复使用，占整个程序代码的80％。而余下的80％的指令却不经常使用，在程序设计中只占20％，显然，这种结构是不太合理的。RISC 并非只是简单地去减少指令，而是把着眼点放在了如何使计算机的结构更加简单合理地提高运算速度上。RISC 结构优先选取使用频最高的简单指令，避免复杂指令；将指令长度固定，指令格式和寻地方式种类减少；以控制逻辑为主，不用或少用微码控制等措施来达到上述目的。 到目前为止，RISC体系结构也还没有严格的定义，一般认为，RISC 体系结构应具有如下特点： 采用固定长度的指令格式，指令归整、简单、基本寻址方式有2～3种。 使用单周期指令，便于流水线操作执行。 大量使用寄存器，数据处理指令只对寄存器进行操作，只有加载/ 存储指令可以访问存储器，以提高指令的执行效率。当然，和CISC 架构相比较，尽管RISC 架构有上述的优点，但决不能认为RISC 架构就可以取代CISC 架构，事实上，RISC 和CISC 各有优势，而且界限并不那么明显。现代的CPU 往往采CISC 的外围，内部加入了RISC 的特性，如超长指令集CPU 就是融合了RISC 和CISC 的优势，成为未来的CPU 发展方向之一 3.数据链路层 答：数据链路可以粗略地理解为数据通道。物理层要为终端设备间的数据通信提供传输媒体及其连接，.媒体是长期的，连接是有生存期的。在连接生存期内,收发两端可以进行不等的一次或多次数据通信.每次通信都要经过建立通信联络和拆除通信联络两过程.这种建起 来的数据收发关系就叫作数据链路. 二填空 1.IIR滤波器 答：IIR滤波器有以下几个特点： ①IIR数字滤波器的系统函数可以写成封闭函数的形式。 ②IIR数字滤波器采用递归型结构，即结构上带有反馈环路。 ③IIR数字滤波器在设计上借助了成熟的模拟滤波器的成果 ④IIR数字滤波器的相位特性不好控制，对相位要求较高时，需加相位校准网络。 2.简述分组交换的特点和不足 答：分组交换也称为包交换。分组交换机将用户要传送的数据按一定长度分割成若干个数据段，这些数据段叫做“分组”(或称包)。传输过程中，需在每个分组前加上控制信息和地址标识(即分组头)，然后在网络中以“存储——转发”的方式进行传送。到了目的地，交换机将分组头去掉，将分割的数据段按顺序装好，还原成发端的文件交给收端用户，这一过程称为分组交换。 分组交换的特点有： ①分组交换方式具有很强的差错控制功能，信息传输质量高。 ②网络可靠性强。 ③分组交换网对传送的数据能够进行存储转发，使不同速率、不同类型终端之间可以
华为校招问题回答汇总--6.22修订版
华为校招问题汇总 6月22日 注：有任何问题可以在群内@当日值班管理员。请不要私信管理员，私信一律不回复；同时，没有修改备注的同学无权提问。 一、实习相关 1.华为今年的暑期实习还可以补录吗？ ANS：华为实习生招聘已结束，不能再补录。 2.实习的时候招硬件非常少，这次呢？ ANS:软硬件都是主流招聘岗位。 3.已经通过面试被录为暑期实习生，由于特殊情况而去不了，会不会影响9月 份的正式应聘呢？ ANS:不会影响到9月的校招 4.想请问您一下华为秋季有没有计划招聘现在研一的的实习生？就是研二出 去实习的。 ANS:没有计划了，实习生是统一在5月份面试的。 5.四月底参加了华为暑期实习生招聘上机考试并通过，接着做完性格测，说到 5月6号左右会通知面试，我们几个同学都没有收到面试通知，难道都是性格测试出问题了吗？ ANS:有可能性格测试没过，请耐心等通知。 6.已拿到实习岗位，还能参加7月份的机试吗？ ANS:不用参加，除非你想证明实力，为特殊起薪 7.实习后会有秋季招聘的绿色通道吗？实习生留到华为的比例有多大呢？ ANS:实习是实习，会有实习成绩，根据实习成绩来决定是否有绿色通道。 二、机试相关 1.希望了解一些软件考试方面的信息 ANS:7月上旬机试，你们等艾庆兴，他会来西工大讲的。 （ps.给刚才提到的艾庆兴同学做个简介，该同志人送外号“艾神”，做过14届所有的华为机试题，曾经获得某编程大赛全国冠军，认真听他的讲座可以提高机试通过率哦~） 2.7月份的机试是提前批还是正式秋招的机试？是软件类还是硬件 类？ ANS:7月份是正式的秋招机试，软件类招聘第一个环节，希望有意向的同学可以安排好时间。时间定在7月中上旬。 3.7月机试要是没过之后的还可以参加吗？ ANS:7月份的肯定比9月份的简单，有可能没有9月的软件机试了。 4.请问7月机试时间具体是几号？ ANS: 7月的机试，有7月上旬1次，中旬1次 5.人在杭州能不能申请在杭州的机试面试？
华为硬件工程师面试题
DSP、嵌入式、软件等 1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。（仕兰微面试题目） 2、数字滤波器的分类和结构特点。（仕兰微面试题目） 3、IIR，FIR滤波器的异同。（新太硬件面题） 4、拉氏变换与Z变换公式等类似东西，随便翻翻书把如.h(n)=-a*h(n-1)+b*δ(n) a.求h(n)的z变换； b.问该系统是否为稳定系统； c.写出FIR数字滤波器的差分方程；（未知） 5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图。（信威dsp软件面试题） 6、说说定点DSP和浮点DSP的定义（或者说出他们的区别）（信威dsp软件面试题） 7、说说你对循环寻址和位反序寻址的理解.（信威dsp软件面试题） 8、请写出【－8，7】的二进制补码，和二进制偏置码。用Q15表示出0.5和－0.5.（信威dsp软件面试题） 9、DSP的结构（哈佛结构）；（未知） 10、嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了；（未知） 11、有一个LDO芯片将用于对手机供电，需要你对他进行评估，你将如何设计你的测试项目？ 12、某程序在一个嵌入式系统（200M CPU，50M SDRAM）中已经最优化了，换到零一个系统（300M CPU，50M SDRAM）中是否还需要优化？（Intel） 13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法。（仕兰微面试题目） 14、说出OSI七层网络协议中的四层（任意四层）。（仕兰微面试题目） 15、A）（仕兰微面试题目） ＃i nclude void testf(int*p) { *p+=1; } main() { int *n,m[2]; n=m; m[0]=1; m[1]=8; testf(n); printf("Data value is %d ",*n); } ------------------------------ B) ＃i nclude void testf(int**p) {
硬件工程师面试题集(含答案,很全).docx
硬件工程师面试题集 (DSP，嵌入式系统，电子线路，通讯，微电子，半导体) ---ReaLYamede 1下面是一些基本的数字电路知识问题，请简要回答之。 ⑴什么是SetUP和HOld时间？ 答：SetUP/Hold Time用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(SetUP Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。输入数据信 号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间通常所说的SetUPTime。如不满足SetUP Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。保持时间(Hold Time)是指触发器的时钟信号 上升沿到来以后，数据保持稳定不变的时间。如果Hold Time不够，数据同样不能被打入 触发器。 (2) 什么是竞争与冒险现象？怎样判断？如何消除？ 答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会 不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出 端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒 险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。 (3) 请画出用D触发器实现2倍分频的逻辑电路 答：把D触发器的输出端加非门接到D端即可，如下图所示： OIJTPUT CLK (4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要用OC门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏OC门,应在OC门输出端接一上拉电阻(线或则是下拉电阻)。 (5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？ 答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运 作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号 使之同步。异步电路具有下列优点：无时钟歪斜问题、低电源消耗、平均效能而非最差效 能、模块性、可组合和可复用性。 ⑺你知道那些常用逻辑电平？TTL与CoMS电平可以直接互连吗？ 答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有LVDS、GTL、PGTL> CML、HSTL、SSTL 等。 一般说来，CMOS电平比TTL电平有着更高的噪声容限。如果不考虑速度和性能，一般TTL与CMOS器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些
华为笔试题目很全
[笔试]华为笔试集合，很全面 [此帖已被设为推荐]本人收集的一些华为笔试 华为软件工程笔试题 写一个程序,要求功能：求出用1，2，5这三个数不同个数组合的和为100的组合个数。如：100个1是一个组合，5个1加19个5是一个组合。。。。请用C++语言写。答案：最容易想到的算法是：设x是1的个数，y是2的个数，z是5的个数，number是组合数注意到0=x=100，0=y=50，0=z=20，所以可以编程为：number=0;for(x=0;x=100;x++)for(y=0;y=50;y++)for (z=0;z=20;z++)if((x+2*y+5*z)==100)number++;coutnumberendl;上面这个程序一共要循环100*50*20次，效率实在是太低了事实上，这个题目是一道明显的数学问题，而不是单纯的编程问题。我的解法如下：因为x+2y+5z=100所以x+2y=100-5z，且z=20x=100y=50所以(x+2y)=100，且(x+5z)是偶数对z作循环，求x的可能值如下：z=0,x=100,98,96,...0z=1,x=95, 93,...,1z=2,x=90,88,...,0z=3,x=85,83,...,1z=4,x=80,78,...,0......z=19,x=5,3,1z=20,x=0因此，组合总数为100以内的偶数+95以内的奇数+90以内的偶数+...+5以内的奇数+1，即为：(51+48)+(46+43)+(41+38)+(36+33)+(31+28)+(26+23)+(21+18)+(16+13)+(11+8)+(6+3)+1某个偶数m以内的偶数个数（包括0）可以表示为m/2+1=(m+2)/2某个奇数m以内的奇数个数也可以表示为(m+2)/2所以，求总的组合次数可以编程为：number=0;for(int m=0;m=100;m+=5){number+=(m+2)/2;}coutnumberendl;这个程序,只需要循环21次,两个变量，就可以得到答案,比上面的那个程序高效了许多倍----只是因为作了一些简单的数学分析这再一次证明了：计算机程序=数据结构+算法，而且算法是程序的灵魂，对任何工程问题，当用软件来实现时，必须选取满足当前的资源限制，用户需求限制，开发时间限制等种种限制条件下的最优算法。而绝不能一拿到手，就立刻用最容易想到的算法编出一个程序了事 【华为硬件笔试题1】 一选择13个题目,没有全部抄下来,涉及的课程有电路,模拟电路,数字电路,信号与系统,微机原理,网络,数字信号处理 1.微分电路 2.CISC,RISC 3.数据链路层二填空10个题目,没有全部抄下来,涉及的课程有电路,模拟电路,数字电路,信号与系统,微机原理,网络,数字信号处理有关于 1.TIC6000DSP 2.二极管 3.RISC 4.IIR三简答 1.x(t)的傅立叶变换为X(jw)=$(w)+$(w-PI)+$(w-5) h(t)=u(t)-u(t-2)问:(1),x(t)是周期的吗?(2),x(t)*h(t)是周期的吗?(3),两个非周期的信号卷积后可周期吗?2.简述分组交换的特点和不足四分析设计 1.波形变换题目从正弦波->方波->锯齿波->方波,设计电路2.74161计数器组成计数电路,分析几进制的3.用D触发器构成2分频电路 4.判断MCS-51单片机的指令正确还是错误,并指出错误原因(1)MUL R0,R1(2) MOV A,@R7(3)MOV A,#3000H(4)MOVC@A+DPTR,A(5)LJMP#1000H() 5.MCS-51单片机中,采用12Mhz时钟,定时器T0采用模式1(16位计数器),请问在下面程序中,p1.0的输出频率MOV TMOD,#01H SETB TR0LOOP:MOV TH0,#0B1H MOV TL0,#0E0H LOOP1:JNB TF0,LOOP1CLR TR0CPL P1.0SJMP LOOP 【华为硬件笔试题2】 全都是几本模电数电信号单片机题目 1.用与非门等设计全加法器 2.给出两个门电路让你分析异同 3.名词:sram,ssram,sdram 4.信号与系统:在时域与频域关系 5.信号与系统:和4题差不多 6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) 7.串行通信与同步通信异同,特点,比较8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?)9.延时问题,判错10.史密斯特电路,求回差电压11.VCO是什么,什么参数
常见硬件工程师笔试题标准答案
硬件工程师笔试题 一、电路分析: 1、竞争与冒险 在组合逻辑中,在输入端的不同通道数字信号中经过了不同的延时,导致到达该门的时间不一致叫竞争。因此在输出端可能产生短时脉冲(尖峰脉冲)的现象叫冒险。 常用的消除竞争冒险的方法有:输入端加滤波电容、选通脉冲、修改逻辑设计等。 2、同步与异步 同步逻辑就是时钟之间有固定的因果关系。异步逻辑就是各时钟之间没有固定的因果关系。同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其它的触发器的状态变化不与时钟脉冲同步。 异步电路不使用时钟脉冲做同步,其子系统就是使用特殊的“开始”与“完成”信号使之同步 同步就就是双方有一个共同的时钟,当发送时,接收方同时准备接收。异步双方不需要共同的时钟,也就就是接收方不知道发送方什么时候发送,所以在发送的信息中就要有提示接收方开始接收的信息,如开始位,结束时有停止位 3、仿真软件:Proteus 4、Setup 与Hold time Setup/hold time 就是测试芯片对输入信号与时钟信号之间的时间要求。建立时间就是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就就是建立时间-Setup time、如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间就是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time不够,数据同样不能被打入触发器。 5、IC设计中同步复位与异步复位的区别 同步复位在时钟沿采集复位信号,完成复位动作。异步复位不管时钟,只要复位信号满足条件,就完成复位动作。异步复位对复位信号要求比较高,不能有毛刺,如果其与时钟关系不确定,也可能出现亚稳态。 6、常用的电平标准 TTL: transistor-transistor logic gate晶体管－晶体管逻辑门 CMOS:Complementary Metal Oxide Semiconductor互补金属氧化物半导体 LVTTL(Low Voltage TTL)、LVCMOS(Low Voltage CMOS):3、3V、2、5V RS232、RS485 7、TTL电平与CMOS电平
硬件工程师笔试题 附答案
一、填空题（每题5分，8题，共40分） 1.二极管的导通电压一般是0.7V 。 2.MOS管根据掺杂类型可以分为NMOS 、PMOS 。 3.晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和状态。 4.二进制数(11010010)2转换成十六进制数是D2 。 5.贴片电阻上的103代表10k 。 6.输出使用O C门或OD门实现线与功能。 7.假设A传输线的特征阻抗是70欧姆，B传输线的特征阻抗是30欧姆，A传输线与B传输线相 连，那么它们之间的反射系数是0.4。（-0.4也可以是正确答案） 8.假设模拟信号的输入带宽是10Hz~1MHz，对信号进行无失真采样的最低频率是 2MHz 。 二、问答题（每题10分，6题，共60分） 1.单片机上电后没有运转，首先要检查什么？（10分） 答案：第一步，测量电源电压是否正常；第二步，测量复位引脚是否正常；第三步，测量外部晶振是否起振。2.请分别画出BUCK和BOOST电路的原理框图。（10分） BU CK电路： BOOST电路： 3.请画出SAR型（逐次逼近型）ADC的原理框图，或者描述SAR型ADC的工作原理。（10 分）
SAR型ADC包括采样保持电路(S/H)、比较器(COMP ARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR L OGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR L OGIC 控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VIN>VDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VN 华为公司招聘职位要求文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58- 华为公司招聘条件要求 软件研发工程师: 工作职责: 负责通信系统软件模块的设计、编码、调试、测试等工作，参与相关质量活动，确保设计、实现、测试工作按时保质完成. 职位要求: 1、计算机、通信或相关专业本科以上学历 2、2、熟悉C/C++、JAVA、底层驱动软件编程，熟悉TCP/IP协议、 Internet网的基本知识 3、3、对通信知识有一定基础 4、4、能够熟练阅读和理解英文资料 5、硬件研发工程师: 6、工作职责: 7、从事单板硬件、光技术、逻辑、射频、装备、机电、CAD、器件可靠性 等模块开发工作，参与相关质量活动，确保设计、实现、测试工作的 按时保质完成。 8、职位要求: 9、1、电子、计算机、通信、自控、自动化相关专业本科以上学历 10、2、具备良好的数字、模拟电路基础 11、3、熟悉C/嵌入式系统开发/底层驱动软件编程/逻辑设计 12、4、能够熟练阅读和理解英文资料 芯片设计工程师: 工作职责: 1、负责数字/模拟芯片开发和设计、验证、实现工作； 2、按照模块规格和芯片总体方案的要求，严格遵循开发流程、模板、标准和规范，承担 模块的详细设计和实施工作，确保开发工作按时按质完成； 3、及时编写各种设计文档和标准化资料，实现资源、经验共享。 职位要求: 1、微电子、计算机、通信工程等相关专业 2、了解或实际应用过VHDL/Verilog语言编程，掌握数字电路设计，或具有FPGA设计经验，或熟悉综合(SYN)/时序分析（STA）/布局布线（Placeandrouting）/可测性设计（DFT），有相关工具应用的经验；或具有模拟IC设计项目经验 射频开发工程师: 工作职责:负责通讯设备射频模块的开发、设计和优化工作；从事无线基站通信设备天馈及其解决方 案方面的研究和开发工作。 职位要求: 1、电子、通信、电磁场与微波、微电子半导体等专业本科及以上学历； 2、能够熟练阅读和理解英文资料； 3、掌握并有RF仿真经验（如ADS）优先； 4、有射频产品开发经验优先。 硬件一些工程师面试题 1. 硬件工程师的主要职责是什么 数字电路和模拟电路的区别。在硬件设计是应该注意什么 2. 总线是什么概念什么原理常用的总线有哪些 各种存储器的详细性能介绍、设计要点及选型. 描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。 电压负反馈的特点：电路的输出电压趋向于维持恒定。 电流负反馈的特点：电路的输出电流趋向于维持恒定。 3、有源滤波器和无源滤波器的区别 无源滤波器：这种电路主要有无源元件R、L和C组成 有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。 同步电路和异步电路的区别是什么 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求 将两个门电路的输出端并联以实现与逻辑的功能成为线与。 在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。 由于不用OC门可能使灌电流过大，而烧坏逻辑门。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理 //OC门电路必须加上拉电阻，以提高输出的搞电平值。 OC门电路要输出“1”时才需要加上拉电阻不加根本就没有高电平 在有时我们用OC门作驱动(例如控制一个 LED)灌电流工作时就可以不加上拉电阻 OC门可以实现“线与”运算 OC门就是集电极开路输出 总之加上拉电阻能够提高驱动能力。 如何解决亚稳态。(飞利浦-大唐笔试) 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。华为公司招聘职位要求(终审稿)
硬件工程师面试题一