RS编码rs(204,188)设计原理

11.9.2 RS(204, 188)译码器的设计

RS码在通信系统、数字电视和计算机存储系统中应用很广泛。例如，DVB（数字电视）标准中信道编/解码采用RS(204, 188)；A TM网络中使用RS(128, 124)作为前向纠错编码（Forward Error Correcting, FEC）。

本节将以DVB标准中定义的RS(204, 188)译码器为例，详细介绍基于改进的BM迭代算法、pipeline结构的译码的所有技术细节。考虑到译码器的可扩展性、可维护性，实例中尽可能地使用参数化、模块化的设计。读者可在实例代码基础上作很小的改动，就能实现不同需要的RS译码器。

1. 应用背景

在数字通信、数字电视中，信道编码的使用提高了数据传输的质量。虽然增加了传输带宽，但信道编码减小了数据传输出现误码的概率，同时也减小了所需要的信噪比（signal-to-noise rate）。在大多数应用中，将RS码与卷积码级联使用进行纠错。

在自信源至接收的过程中，数字电视信号的编码包括信源编码、信道编码及加密。信道编码又称做前向纠错编码，其目的是提高信息传送或传输的可靠性，当传输差错在一定范围内，接收机都能将误码纠正过来。

必须指出，信道编码并非指信号经上变频发送出去后，在传输信道中（有线、卫星或地面）进行编码，而是指经过编码后便匹配信道传输和减少差错。因此，自信源编码后的所有编码包括能量随机化扰码、卷积、交织、Reed-Solomon编码等都可划为信道编码。典型的数字电视信道编码如图11-73所示。

为信息位，t为能纠正误码的最大的码位，且RS外码编码的特点是纠正与本组有关的误码，尤其对纠正突发性的误码最有效。通常，n、k、t分别为204、188和8。

如图11-74所示为"EN 300 429"有线数字电视（DVB-C）标准规定的发送端（Cable Head-end）框图，其中包括了数据帧结构（Framing structure）、信道编码及调制。可以看到，使用了RS(204, 188)编码。

2. 理论算法

RS译码主要有时域译码和频域译码，时域译码通常采用BM迭代算法或者欧式算法（Euclid's Algorithm）。本文主要介绍BM迭代算法原理及以此算法为基础的RS译码器的FPGA实现。RS译码可分为4步：第一步由接收到的码组计算伴随式；第二步求解关键方程；第三步计算出错误图样；最后由错误图样和接收码组计算出可能发送的码字。图11-75给出了RS译码器的一般步骤框图。

由伴随式计算错误位置多项式的迭代译码算法，这极大地加快了求解错误位置多项式的速度，该方法简单且易于实现，从而从工程上解决了RS译码的问题；1969年梅西（Massey）指出了该算法与序列的最短线性移位寄存器综合之间的关系，并进行了简化，因此，此译码算法就称为BM迭代译码算法。

（1）Reed-Solomon码基本概念

RS循环码是广泛用于数字电视传输系统中的前向纠错码的重要组成，是一个符号取自有限域GF(q)，长度为n，信息位长为k的（n, k）线性分组码。其中的任何码矢C = (Cn-1,…, C1,

同理，DFT的逆变换IDFT定义为：

如果通过接收到的R求出伴随式S，能够解出关键方程，然后又解出(x)和(x)，就可以很容易地恢复错误图样E。后面会介绍高效的Chien搜索及Forney算法用于恢复E。最后，通过计算C = R - E，就得到了发送码字C。下面将介绍关键方程的求解。

（3）BM及其改进算法求解关键方程

1966年伯利坎普（Berlekamp）提出了可以由伴随式计算错误位置多项式的迭代译码算法，这极大地加快了求解错误位置多项式的速度，该方法简单且易于实现，从而从工程上解决了RS译码的问题；1969年梅西（Massey）指出了该算法与序列的最短线性移位寄存器综合之间的关系，并进行了简化，因此，此译码算法就称为BM迭代译码算法。

在VLSI设计中，RS解码时的关键方程求解比较复杂，主要有以下三种方法：Berlekamp-Massey（BM）算法、Euclidean算法、PGZ 算法。当错误个数(t>3)值较大时，一般认为BM算法占用最少的面积和时间及相对小的结构复杂度。但是，BM算法涉及到有限域元素求逆（inverse），这是个很复杂、很耗时的运算。而本文的RS(204, 188)译码器关键方程求解采用了改进的BM算法，算法迭代时无需求解有限域元素逆（inversionless）。下面首先详细介绍BM算法。

3. RS(204, 188)译码器建模

这里以具体的DVB标准中定义的RS(204, 188)码为例，详细讨论其实现的FPGA/VLSI硬件模型。在DVB标准中，RS(204, 188)码定义如下：

在图11-82中，"Pow"模块表示生成根i的幂次i，"Exp"表示查表求i的幂，"Inv"用查找表求?( -i)的逆。

4. 程序说明

本部分将给出RS(204, 188)译码器的V erilog HDL程序代码，其中RS码的生成多项式g(x)为：

伴随式计算、关键方程求解、Forney算法、Chien搜索等模块并行工作。在经过243个字节的固有延时后，每个时钟周期都能连续输出经校正的码字。同时，与前端及后续电路的接口简单，无需额外的握手控制信号。

考虑到文章篇幅，此处仅给出几个关键模块的代码，在随书光盘中有完整的程序代码，请读者参阅。

下面首先给出伴随式计算模块程序，如下所示。

1.module SCalculate(clk, init, sc_done, r, s_out);

2.parameter t = 8, //t-纠错能力

3. N = 204,//N-RS码长度

4. m = 8; //m-GF(2m)扩展域

5.input clk, init;

6.input [m-1:0] r;

7.output[m-1:0] s_out;

8.output sc_done; //伴随式计算完成信号

9.

10.reg [m-1:0] s[t*2:1], s_latched[t*2:1];

11.wire [m-1:0] r_a[t*2-1:0];

12.integer counter;

13.always @(posedge clk)begin:SC_BLOCK

14.integer j;

15.if((init) || (counter==N))begin

16.for(j=1; j<=t*2; j=j+1) //锁存上一帧数据的伴随式，开始新的计算

17.s_latched[j] <= s[j];

18.

19.for(j=1; j<=t*2; j=j+1)

20.s[j] <= r;

21.counter <= 1;

22.end

23.else if(counter<=N-1)begin

24.for(j=1; j<=t*2; j=j+1)

25.s[j] <= r ^ r_a[j-1];

26.counter <= counter + 1;

27.end

28.end

29./* 下面是有限域的常数乘法器的例化 */

30.ff_const_mul r_x_a0(.din(s[1]), .dout(r_a[0])); //a^0

31.ff_const_mul r_x_a1(.din(s[2]), .dout(r_a[1])); //a^1

32.ff_const_mul r_x_a2(.din(s[3]), .dout(r_a[2])); //a^2

33.ff_const_mul r_x_a3(.din(s[4]), .dout(r_a[3])); // a^3

34.ff_const_mul r_x_a4(.din(s[5]), .dout(r_a[4])); // a^4

35.ff_const_mul r_x_a5(.din(s[6]), .dout(r_a[5])); // a^5

36.ff_const_mul r_x_a6(.din(s[7]), .dout(r_a[6])); // a^6

37.ff_const_mul r_x_a7(.din(s[8]), .dout(r_a[7])); // a^7

38.ff_const_mul r_x_a8(.din(s[9]), .dout(r_a[8])); // a^8

39.ff_const_mul r_x_a9(.din(s[10]), .dout(r_a[9])); // a^9

40.ff_const_mul r_x_a10(.din(s[11]), .dout(r_a[10])); // a^10

41.ff_const_mul r_x_a11(.din(s[12]), .dout(r_a[11])); // a^11

42.ff_const_mul r_x_a12(.din(s[13]), .dout(r_a[12])); // a^12

43.ff_const_mul r_x_a13(.din(s[14]), .dout(r_a[13])); // a^13