基于DSP+Builder的DSP系统开发及软硬件协同仿真研究

万方数据

万方数据

号．且两种频率切换时，相位连续。软件仿真与软硬件协同仿真结果相吻合，实验结果表明，该基于ＤＤＳ技术的调制系统频率和相位灵活可调。具有较高的频率分辨率，性能良好。理论上，只要构成正弦信号的查找表样本足够大，输出信号的位宽足够长．输出波形的分辨率可以无穷小。但ｍ于节省资源的角度考虑，通常不会将样本点数选得过大。

图５Ｓｉｍｕｌｉｎｋ的软硬件仿真波形图

４ＤＭＢ—ＴＨ系统的交织解交织器设计由于大多数编码是基于信道差错满足统计独立的特性而设计的，但由于实际信道往往是突发错误与随机错误并存的组合信道，所以需要利用交织技术将信道错误的相关度减小。在交织深度足够大的时候，就可以把突发错误离散为随机错误．为正确译码创造更好的条件。交织又可以分为分组交织和卷积交织。ＤＭＢ—ＴＨ标准中使用的是卷积交织。４．１卷积交织、解交织器原理

时域符号交织编码是在多个信号帧的基本数据块之问进行的，其原理如图６所示。数据信号（即星座映射输出的符号）基本数据块ｆ’日Ｊ的交织采用基于星座符号的卷积交织编码，变量Ｂ表示交织宽度（支路数目），变量Ｍ表示交织深度（延迟缓存器尺寸）。

圉６卷积交织、解交织器原理

进行符号交织的基本数据块的第一个符号与支路０同步。交织、解交织对的总时延为Ｍｘ（Ｂ一１）ｘＢ个符号同。４．２ＤＭＢ—ＴＨ标准下交织解交织器的设计与实现本文以国标中的一种交织模式为例进行设计，即Ｂ＝５２，Ｍ＝２４０个符号１６１。顶层模块如图７所示。Ｃｏｎｖｉｎｔｅｒ．１ｅｖｅｒ是交织器模块，Ｃｏｎ—Ｄｅｉｎｔｅｄｅｖｅｒ是解交织器模块。交织器子模块的核心是基于ＭｅｍｏｒｙＤｅｌａｙ的延迟模块．用来实现数据的定苗延时。在ＦＰＧＡ内部实现中是通过调用ＬＰＭ—ＲＡＭ模块来实现的。

图７利用ＤＳＰＢｕｉｌｄｅｒ构建的卷积交织器与解交织器结构图

４．３仿真结果及分析

图８是基于ＨＩＬ模块的软硬件联合仿真波形图．上面是输入的待交织信号。中间是经过交织后的信号．下面

是解交织后的数据信号。因国标中的交织与解交织器交织深度较大，故解交织器的输出信号会有一个明显的延迟。

构造仿真模块与搭建仿真环境完成后。运行ＳｉｇｎａｌＣｏｍｐｉｌｅｒ生成ＨＤＬ工程．由于本设计使用的片上存储单

元众多，所以需要注意一下资源的使用情况。硬件实现后发现本交织、解交织器共使用了５ｘｌ０６ｂｙｔｅ的存储单元，消耗十分巨大，有待进一步改进。

２４皇塑堕堕正丽磊再磊鼍ｉ鬲鬲丽虿五丽５结论

本文通过对基

于ＤＤＳ的多功能调

制器以及ＤＭＢ—ＴＨ

标准下的交织、解交

织器进行了设计实

罂。，本方法粤以。咚季图８交织与解交织器仿真波形构建ＤＳＰ系统．并在

外部硬件测试平台不够完备的情况下。引入ＨＩＬ模块进

（下转第３９页）万方数据

万方数据

基于DSP Builder的DSP系统开发及软硬件协同仿真研究

作者：魏子元， 于鸿洋， 张萍， WEI Zi-yuan， YU Hong-yang， ZHANG Ping

作者单位：电子科技大学,电子工程学院,四川,成都,610054

刊名：

电视技术

英文刊名：VIDEO ENGINEERING

年，卷(期)：2009，33(8)

引用次数：0次

参考文献(6条)

1.Altera DSP Builder User Guide 2009

2.Altera DSP Builder Reference Manual 2009

3.马品红基于SOPC的任意波彤发生器的研究与开发 2006

4.石玮基于FPGA和双端口RAM的DDS任意波形发生器的实现[期刊论文]-湖北师范学院学报（自然科学版） 2008(1)

5.徐孟侠对中国地面数字电视广播传输标准的注解和评论 2007(4)

6.GB 20600-2006,中华人民共和国国家标准数字电视地面广播传输系统帧结构、信道编码和调制 2006

相似文献(0条)

本文链接：https://www.360docs.net/doc/685876403.html,/Periodical_dsjs200908008.aspx

下载时间：2010年2月2日