实验七 SOPC 基础实验

实验七SOPC 基础实验

SOPC即System-On-a-Programmable-Chip（可编程片上系统），本章通过一系列的实验，使学习者对SOPC的应用有较为深刻的认识，并对FPGA的仿真与设计环境有深入的了解，为进一步的工作奠定基础。

7.1 SOPC概述

SOPC是PLD和ASIC技术融合的结果，它是一种特殊的嵌入式系统。首先它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。由于FPGA无论在逻辑门密度还是在运行频率等诸多方面都取得了长足进步，基于FPGA的嵌入式系统成为SOPC的热点。目前已经可以把处理器软核、ASIC硬核、数字信号处理器件以及网络控制等各种数字逻辑控制器以IP核的形式集成到FPGA芯片里，构成嵌入式系统。

7.2 基本硬件设计实验

嵌入式开发环境EDK是用于设计嵌入式处理系统的集成软件，是利用嵌入式PowerPC?硬处理器核和/或Xilinx MicroBlaze?软处理器核进行Xilinx平台FPGA设计时所需的全部技术文档和IP。

EDK包括硬件部分和软件部分：

1. 硬件部分：Xilinx Platform Studio (XPS)

XPS是设计嵌入式处理器系统硬件部分的开发环境和用户图形界面。可使用底层系统生成器BSB（Base System Builder ）创建XPS工程，BSB能够快速和有效地创建工程设计。

Xilinx推荐使用BSB向导来创建任何新的嵌入式设计工程，BSB能够满足你所有设计的需要，并且可以帮助你节省很多时间。

使用BSB创建XPS的过程如下：

创建顶层工程文件(*.xmp File)

选择板型

选择和配置处理器

选择和配置多重I/O口

添加内部的外围设备

设置软件

观看系统摘要页

2. 软件部分：Software Development Kit (SDK)

SDK是综合的开发环境，是对XPS的补充，可用C/C++进行嵌入式软件应用的编写和验证。SDK同其他很多软件开发工具一样，是建立在Eclipse?开放源码基础结构之上的。

1．实验目的

（1）学习生成XPS 工程；

（2）学习使用Base System Builder（BSB）生成一个系统；

（3）下载测试应用程序并检测超级终端输出。

2．实验内容

在XPS 中可以使用Base System Builder 生成一个工程，同时生成很多文件，包括：处理器系统文件MHS 文件；原理图文件PBD 文件。系统一旦生成，处理器系统的网表即可以生成。整个设计的结构如下：

图7-1 设计结构图

3．实验准备

（1）将光盘下03. Examples of Program \ 03. EDK9.1 实验程序目录下的labs 的

文件夹拷贝到E：盘根目录下；

（2）将USB 下载电缆与计算机及XUPV2Pro 板的J8 连接好；

（3）将RS232 串口线一端与计算机连接好，另一端与板卡的J11 相连接；（4）启动计算机后，将XUPV2Pro 的电源开关SW11 打开到ON 上。观察XUPV2Pro 板上的＋2.5V，＋3.3V，＋1.5V 的电源指示灯是否均亮，若有不亮的，请断开电源，检查电源；

（5）打开超级终端。

4．实验步骤

(1) 打开工程

1）选择Start → Programs → Xilinx Platform Studio 9.1i → Xilin x Platform Studio，进入EDK 的XPS 环境；

2）选择Base System Builder Wizard 并单击OK 按钮

图7-2 操作示意

3）弹出Create New Project Using Base System Builder Wizard 对话框，新建工程文件E:/labs/lab1/system.xmp，然后单击OK 按钮；

图7-3 操作示意

4）选择I would like to create a new design 选项卡，单击Next 按钮；

图7-4 操作示意

5）弹出Select Board 对话框，选择I would like to create a system for a custom board选项，单击Next 按钮；

图7-5 操作示意

6）弹出Select Processor 对话框，按照下面内容进行设置并选择PowerPC 作为处理器，单击Next 按钮；

Architecture: virtex2p

Device: xc2vp30

Package: ff896

Speed grade: -7

图7-6 操作示意

7）弹出Configure Processor 对话框。按照以下内容进行设置；

Reference Clock Frequency: 100 MHz （板上的这个外部时钟源可以用来产生处理器和总线时钟。时钟频率值取决于FPGA 或者你所使用的板卡，因为某一片上资源（DCMs）可能需要进行定时器乘除法运算）

Processor Clock Frequency: 300 MHz

Bus Clock Frequency: 100 MHz

JTAG Debug Interface: FPGA JTAG

On-Chip Memory (OCM) – Data: NONE

On-Chip Memory (OCM) – Instruction: NONE

图7-7 操作示意

8）单击Next 按钮，弹出Configure IO Interfaces 对话框，单击Add Device 按钮，按照如下选择，单击OK 按钮；

IO Interface Type：UART

Device：RS232

图7-8 操作示意

9）Peripheral 选择OPB UARTLITE，Baudrate 选择115200，不选择Use Parity

选项，其它选项采用默认值；

图7-9 操作示意

10）单击next 按钮，弹出Add Internal Peripherals 对话框，memory size 选择64 KB。PLB block RAM 接口控制器被默认添加，此时可单击Add Peripheral 来另外添加内部外设。在下个实验中，则是在已有工程中添加内部外

设的方法；

11）单击next 按钮，弹出Software Setup 对话框；

12）单击Next 按钮，弹出memory test 设置选项；

13）单击Next 按钮，弹出Peripheral test 设置选项；

图7-13 操作示意

14）单击Next 按钮，弹出System Created 对话框，显示生成的系统概况，

单击Generate 按钮。注意：外围设备的地址映像可能不同；

图7-14 操作示意

图7-15 操作示意

15）单击Finish 按钮，完成生成的工程。然后单击OK 按钮，选择start using

Platform Studio，单击OK 按钮；

图7-16 操作示意(2)分析生成的工程

1）研究生成的工程文件，并浏览黑体字图表显示；

图7-17 操作示意

2）浏览System Assembly 窗口，观察设计中使用的不同组件，会看到PowerPC 处理器，JTAG 控制器，plb2opb bridge 和plb_bram_if_cntlr 与PowerPC 处理器的一侧相连接，opb_uartlit 与opb 总线相连接；

图7-18 操作示意

3）双击opb_uartlite，弹出相关的参数，可看到其基地址和高地址的位置；

图7-19 操作示意

4）不用保存任何改变，关闭对话框。System Assembly viewer 可以方便的浏览整个系统和总线连接情况。如果需要更详细的信息，需要采用其它工具。5）在Project 选项中，打开system.ucf 文件，添加如下内容：

Net sys_clk_pin LOC=AJ15;

Net sys_clk_pin IOSTANDARD = LVCMOS25;

Net sys_rst_pin LOC=AH5;

Net sys_rst_pin IOSTANDARD = LVTTL;

Net fpga_0_RS232_RX_pin LOC=AJ8;

Net fpga_0_RS232_RX_pin IOSTANDARD = LVCMOS25;

Net fpga_0_RS232_TX_pin LOC=AE7;

Net fpga_0_RS232_TX_pin IOSTANDARD = LVCMOS25;

Net fpga_0_RS232_TX_pin SLEW = SLOW;

Net fpga_0_RS232_TX_pin DRIVE = 12;

(3) 生成硬件网表

1）在XPS中, 选择Hardware → Generate Netlist 或者在工具栏点击

按钮；

图7-20 操作示意

2）在生成过程中，注意观察输出窗口的网表生成器；

图7-21 操作示意

(4) 下载测试应用程序

1）在Project Information Area 窗口中的Applications 选项卡中，右键单击TestApp_Peripheral ，选择“Mark to Initialize BRAM”；

’

图7-22 操作示意

2）右键单击TestApp_Memory，取消选择“Mark to initialize BRAMs”；