数字频率合成器报告论文
南京信息职业技术学院
电子产品设计报告
作者赵小平学号 38 系部电子信息学院
专业电子信息工程技术
题目数字频率合成器的设计
指导教师李震涛
完成时间： 2014 年 10 月 5 日
目录
1 摘要 .............................................................
2 数字频率合成器的设计
3 数字频率合成器的组成及工作原理 ...................................
3.1 数字频率合成器的组成.........................................
3.2 锁相环的工作原理.............................................
3.3 参考振荡器的工作原理.........................................
3.4 可变分频器和分频比控制器的工作原理...........................
3.5 消抖动电路的工作原理.........................................
3.6 数码显示电路的工作原理.......................................
4 数字频率合成器的设计任务和性能指标 ...............................
5 频率合成器的调试 .................................................
5.1 晶体振荡器与4000分频电路调试...............................
5.2 消抖动电路和预置分频电路的安装和调试........................
5.3 锁相环电路和可变分频电路安装和调试..........................
5.4 频率合成器总体电路调试说明.................................. 结论
参考文献（第4章数字频率合成器的设计（8课时）PPT）
（《电子技术基础—数字部分》华中理工大学教研室编康华光主编）附录一：数字频率合成器原理图
附录二：频率合成器元器件清单
1 摘要
数字频率合成被广泛应用于通信，雷达，导航等领域。例如：在雷达领域应用于捷变频雷达、有源相控阵雷达、低截获概率雷达；在通信领域应用于跳频通信、扩频通信；在电子对抗领域应用于干扰和反干扰；在仪器仪表领域应用于各种信号源的合成、任意波形发生器、产品测试、冲击和振动等。
2 数字频率合成器的设计任务：
利用锁相环和中小规模集成电路设计并制作一个数字频率合成器，设计要求如下：
1、设计指标：
（1）要求频率合成器输出的频率范围；
（2）频率间隔为；
（3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于；（4）数字显示输出频率；
（5）频率调节采用计数方式，电路设计中要求有消抖动设计。
2、设计要求：
（1）要求设计出数字锁相式频率合成器的电路。
（2）数字锁相式频率合成器的各部分参数计算和器件选择。
（3）数字锁相式频率合成器的仿真与调试。
3、制作要求：
自行装配和调试，并能发现问题解决问题。测试主要参数：包括晶体振荡器输出频率；1/M分频器输出频率；1/N可编程分频器的测试；锁相环的捕捉带和同步带测试。
4、设计报告的撰写
写出设计与制作的全过程，具体要求详见4.4电子产品设计报告的撰写。
3 数字频率合成器的组成及工作原理：
频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。锁相式频率合成器，其优点是可以实现任意频率和带宽的频率合成，具有极低的相位噪声和杂散。是目前应用最为广泛的一种频率合成方法。
3.1 数字频率合成器的组成
数字锁相式频率合成器根据信道间隔和工作频率可分为直接式频率合成器和吞脉冲式频率合成器。
1、直接式频率合成器
典型的直接式频率合成器组成框图如图4-1所示。它由参考振荡器、参考分频器、鉴相器（PD ）、环路滤波器（LF ）、压控振荡器（VCO ）和可编程分频器等部分组成。
频率控制编码
N f f f o
N R =
=；
R
N o Nf Nf f ==
2、吞脉冲式频率合成器
吞脉冲式频率合成器也称变模分频频率合成器。在直接式频率合成器中，VCO 的输出频率是直接加在可编程分频器上的。目前可编程分频器还不能工作到很高的频率，这就限制了这种合成器的应用。加前置分频器后固然能提高合成器的工
作频率，但这是以降低频率分辨力为代价的。若以减小参考频率 的办法来维持原来的频率分辨力，这又将造成转换时间的加长。最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器，也称吞脉冲技术。它的工作速度虽不如固定模数的前置分频器那么快，但比可编程分频器要快得多。
吞脉冲式频率合成器组成框图如图4-2所示。
0N 1
N N-1
N 0A 1
A N-1
A （频率控制编码）
3.2 锁相环路的工作原理
锁相环（PLL ）是一个相位误差控制系统，利用反馈控制原理实现频率及相位的同步技术。锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。
1、锁相环路的组成
锁相环路的基本组成框图如图4-3所示。它由鉴相器（PD ）、环路滤波器（LF ）和压控振荡器（VCO ）三部分组成。其中，PD 和LF 构成反馈控制器，而VCO 就是它的控制对象。
（1）鉴相器（PD ）
鉴相器的组成框图如图4-4所示，它是一个相位比较装置。它把输入信号和压控振荡器的输出信号的相位进行比较，产生对应于两信号相位差的误差电压。
e d d K u θ=；V R e
θθθ-= （2）环路滤波器（LF ）
在锁相环路中，环路滤波器实际上就是一个低通滤波器，其作用是滤出除鉴相器输出的误差电压 中的高频分量和干扰分量，得到控制电压 ，常用的环路滤波器有RC 低通滤波器、无源比例积分滤波器及有源比例积分滤波器等。
R2
（3）压控振荡器（VCO ）
压控振荡器是振荡频率 受控制电压 控制的振荡器。实际上是一种电压-频
率变换器。可以通过改变控制电压 来改变压控振荡器的频率。压控振荡器频率 随控制电压 变化的曲线称为压控特性曲线。压控特性曲线一般为非线性，如图4-9所示。
2、锁相环路的基本特性 （1）捕捉与锁定特性
若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。
（2）自动跟踪特性
若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。（3）锁相环路的捕捉带与同步带
。
环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作Δf
P
。
环路所能跟踪的最大频率范围称同步带，记作Δf
H
当?f0＞?f P时，环路将不能锁定。
当?f0＞?f H时，环路将不能跟踪。
一般有?f H＞?f P。
3、常用集成锁相环路CD4046简介
CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。采用 16 脚双列直插式，图4-11为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。
CD4046的内部功能框图
Text
1
2
C
各引脚功能如下：
1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。2脚相位比较
器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电
平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源
的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、
12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独
立的齐纳稳压管负极。
（1）鉴相器PDI和PDII
CD4046芯片内的鉴相器PDI是一个数字逻辑异或门，由于CMOS门输出电平
在0～VDD之间变化。所以只要用简单的积分电路就可以取出平均电平，因而使
锁项环路的捕捉范围加大。该鉴相器主要应用在调频波的解调电路中。PDII是
一个由边沿控制的数字比相器和互补CMOS输出结构组成的三态输出式鉴相器。
由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意占空
比的输入脉冲，即非常窄的脉冲。
PDII 的工作过程可用图4-12所示波形图来表示。14脚ui 信号出现上跳变时，13脚也上跳输出高电平，3脚uv 信号出现上跳变时，13脚下跳输出低电平；ui 、uv 同时触发时，13脚呈现高阻状态。因此，PDII 可以使uv 和ui 严格同步，它常被应用在锁相频率合成器中。采用PDII 的锁项环其锁定范围等于捕捉范围，与环路滤波器关系不大。
( )f i u i ( )f v
u v U d
超前u v
u i 滞后u v
u i 与u v u i 同步
v
（2）压控振荡器VCO
CD4046内部的VCO 是一个电流控制型振荡器，其振荡频率与控制电压Ud 之间的关系可以用下式表示：
t 4DS
DD t 3GS d o
828C R U V C R U U f -+-=
式中VGS 为耗尽型NMOS 三极管的源栅间导通压降，约0.5左右，VDS 为耗尽型PMOS 管的漏源饱和压降，约为1V 左右。式中的第二项为常数项，也就是VCO 的最低振荡频率fomin 。当R4的增大到12脚开路时，fomin 减小至零。式中第一项为Ud 的函数，当R3＞10k Ω时。f0与Ud 基本呈直线性关系。
VCO 的fomin 与Ct 及R4的关系可用图4-13所示曲线表示。由图中可知，若已知fomin 、VDD ，且确定R4以后，就可以从图中曲线查得所需Ct 值。
f omin
C t
R 410
5
104103102
101
110 PF
1
106
10 PF
2
10 PF
310 PF
4
10 PF
5
10k Ω1M Ω
=100k ΩV DD =10V
V DD =5V
V DD =15V
当Ud =VDD 时，
VCO 维持在最高振荡频率fomax
omin
t 3GS
DD omax 8f C R U V f +-=
已知fomin 、fomax 和Ct 以后，就可以由上式中求得R3值。实践中，为微调f0的范围，R3往往采用一只固定电阻和一只可调电阻相串联。
3.3 参考振荡器的工作原理
参考振荡器可采用门电路（74LS 系列或CD 系列）与标称石英晶体构成振荡器。石英晶体振振器的电路符号、等效电路、电抗曲线如图4-14所示。
从石英晶体谐振器的电抗特性可以看出，在串、并联谐振频率之间很狭窄的工作频带内，它呈电感性。因而石英振荡器可以工作于感性区，也可以工作于串联谐振频率上，但不能使用容性区。根据晶体在振荡电路中的不同作用，振荡电路可分为两类：一类是石英晶体在电路中作为等效电感元件使用，这类振荡器称
为并联型晶体振荡器；另一类是把石英晶体作为串联谐振元件使用，使它工作于串联谐振频率上，称为串联型晶体振荡器。
3.4 参考分频器的工作原理
1、二-五-十进制计数器74390逻辑符合和逻辑功能
图4-17中的计数器为二－五－十进制异步计数器，在一片74LS390集成芯片中封装了2个二－五－十进制的异步计数器。所谓二－五－十进制异步计数器是由一个二进制计数器和一个五进制计数器组合而成的，每个二－五－十进制分别有各自的清零端CLR 。
123
4567141312
11109
8
2CP 0GND V CC 2Q 12CP 1
2Q 22Q 3
1Q 31Q 0
74LS390
15162CLR 2Q
0（a ）
1CP 01CLR 1CP 11Q 11Q 2（b ）
如需实现十进制计数器功能应将Q0与CP1相连或将Q3与CP0相连。这两种连接方式是构成的十进制计数器计数的结果相同，但其编码结果不同，2、由两片74390计数器构成4000分频器电路，产生1KHz 基准参考信号。
电路接线图如图4-19所示。图中输入信号为4MHz方波信号，输出为1KHz方波信号。4.2.5 可变分频器和分频比控制器的工作原理
1、可逆计数器CD4510
CD4510是4位加/减法的十进制计数器，计数器的方向由控制输入端U/D控制。当U/D为高电平时，则为加法计数器，当U/D为低电平时，则为减法计数器。2、用CD4510设计99分频器
1s
3、1～99分频比控制器电路的设计
3.5 消抖动电路的工作原理
基本RS触发器虽然电路简单，但具有广泛的用途。图4-24（a）是在时序电路中广泛应用的消抖动开关电路的原理电路。
(a)
Q
(b)
3.6 数码显示电路的工作原理
数码显示电路：由共阴极七段数码器LC5011和显示译码器CD4511构成。
4 数字频率合成器的设计
1、首先，根据课题给定的设计指标要求，确定系统设计框图。由于系统工作频率较低，因此可以选择直接式频率合成方案。
2、然后，根据系统框图，确定各个单元电路的结构，并进行元器件选择和参数计算。
（1）集成锁相环路PLL 及外接振荡元器件根据设计指标要求，集成锁相环路可选为CD4046，它包含PD 和VCO ，最高工作频率为1.4MHz ，满足设计要求。CD4046的内部组成框图及外接元件电路如图4-11所示。作为频率合成器时，3、4端之间应插入可变分频器N 。根据设计要求，有fomax=99kHz ，fomin=1kHz 。CD4046内部的VCO 是一个电流控制型振荡器，查资料，其振荡频率与控制电压Ud 的关系
t 4DS DD t 3G S d o 828C R U V C R U U f -+-=
t 4DS
DD t 3G S d o
828C R U V C R U U f -+-=
式中VGS 为耗尽型NMOS 三极管的源栅间导通压降，
约0.5V 左右，VDS 为耗尽型PMOS 管的漏源饱和压降，约为1V 左右。式中的第二
项为常数项，也就是VCO 的最低振荡频率fomin 。
t DS
DD
o C R U V f 4min 82-=取电源电压
VDD=5V 。取Ct=100pF ，如f=1KHz ，则R4=3.3M Ω，但VCO 频率范围应小于1KHz ，取R4=22M Ω。
当Ud =VDD 时，VCO 维持在最高振荡频率fomax omin
t 3GS DD omax 8f C R U V f +-=
因此可得：
)(8om in om ax t GS
DD 3
f f C U V R --=
)Ωk (5810)199(1010085.05312=?-???-=-
（2）参考频率和环路滤波器
设环路滤波器的上限截止频率为fH ，从滤波的角度考虑，应有fR =(5～10)
fH 。
若选简单RC 低通滤波器，则有：
RC f π21H =
取fR=1×103=10 fH=10/(2πRC)，则RC=1/(200π )≈1.6（ms ）。若取C=0.033μ F ，则R ≈48.48（k Ω ）。最终取R1=51k Ω 。这里选RC 比例积分滤波器作环路滤波器，R2 ＜＜R1，则取C=0.033 μ F ，R1=51k Ω ，R2=5.1k Ω 。
（3）参考振荡器
振荡器电路选用晶体振荡电路，不使电路具有更高的Q 值，以提高频率的稳定性。又由于CMOS 电路输入阻抗极高，选用CMOS 与非门构成参考振荡器。为适应低电压工作条件，采用74HC 系列。Rf 为反馈电阻，它的作用是保证在静态时，非门U1能工作在其电压传输特性的转折区—线性放大区，构成使反相器成为具有很强放大能力的放大电路，Rf 常取10-100 M Ω ，较高的反馈电阻有处于提高振荡频率的稳定性，选Rf=22M Ω 。晶体、C1、C2构成π型选频反馈网络，电路只能在晶体谐振频率处产生振荡，反馈系数由C1、C2之比决定。根据晶体外接电容的要求，可选C1=C2=24pF 。晶体XTAL 的频率选4.096MHz （该频率点附近的频率稳定度较高）。即 U1与Rf 、晶体、C1、C2构成电容三点式振荡电路，产生一个近似正弦波的波形。U2是整形缓冲用反相器，经U2整形后，输出变为矩形波，同时U2可以隔离负载对振荡电路的影响。（4）参考分频器
现在要将4MHz 的参考振荡频率分频为1kHz ，因此分频比R=4000（=10×10×10×4），即用3个十进制计数器和1个四进制计数器级联来实现。
通常实现分频器的电路是计数器电路，因此可以选74LS390为参考分频器。
（5）可变分频器
由于最大可变分频比N=99，且输出方式为十进制方式，因此，可变分频器N 应选初始值可预置的十进制计数器。需要两级这样的计数器可选2片CD4510作为可变分频器。CD4510是初始值可预置BCD码加减法计数器，要实现f从1-99KHz，分频比N为1-99，采用预置端和清零端来做N进制计数器。预置数就采用分频比控制计数器个位和十位输出的数据。
如果采用加法，如预置数为60~99复位置数，这时N=99-60+1=40进制，不符合设计要求，显示频率就与锁相环路实际输出的信号频率不同。
由于初始值输入端数据同时也作为VCO输出结果译码显示的输入数据，考虑到二者的一致性，计数器应选减法计数器。这样数码管显示的值就是输出信号的频率。
（6）分频比控制计数器及消抖动电路
分频比控制计数器是用来产生可变分频器所需要的分频比N。选用1片74L390（含两级十进制计数器）构成频率调节电路，另用一开关电路来控制计数脉冲的通断。
另外，通常使用的开关是由机械触点实现开关的闭合和断开，由于机械触点存在弹性，闭合后会产生反弹，为了得到稳定的信号，增加消抖动电路。消抖动电路可以用RS触发器或者门电路（如74LS00）构成。
（7）显示译码器和数码显示器
显示电路用来显示输出频率数值，由于fi=1KHz，N分频后fo=Nfi=N（KHz），因此分频比N即为此数值（单位：kHz），故可将可变分频器初始值数据作为译码器输入数据。分频比控制计数器个位和十位输出的数据同时也是译码器的输入数据。
显示器件可以选用LED共阴极数码管，显示译码器选用CD4511与之配合。3、在完成电路的初步设计后，再对电路进行仿真调试，目的是为了观察和测量电路的性能指标并调整部分元器件参数，从而达到各项指标的要求。
5 频率合成器的调试
5.1 晶体振荡器与4000分频电路调试
1.指标要求：
晶体振荡器和4000分频电路相连应输出1KHz的方波信号。
2.测试仪器：
＋5V直流稳压电源 1台
双踪示波器 1台
频率计 1台
3.测试步骤
1)对照原理图，检查焊接电路是否正确。
图4-1 晶体振荡器和4000分频测试电路
2)焊接正确无误后，按照接线图，连接测试仪器
3) 打开电源，打开频率计电源，将频率计调至0000.00Hz频率计应显示1000.xx Hz。
4)若不正确，用示波器监测晶体振荡器输出有无信号。分步检查电路。
5)测试正确后，关闭电源。
5.2 消抖动电路和预置分频电路的安装和调试：
1.指标要求：
分别按动开关置数，按动个位开关1～9下，个位数码管应有显示相应数字，74LS390输出应有相应输出。同理十位数测试方法相同。
2.测试仪器：
+5V直流稳压电源 1台
双踪示波器 1台
频率计 1台
3.测试步骤：
1) 对照原理图，检查焊接电路是否正确。
图4-2 消抖动电路和预置分频电路
2) 焊接正确无误后，按照接线图，连接测试仪器。
3) 打开电源，分别按动K1、K2，数码管应有相应显示。
4) 若不正确，分别检查数码管电路、消抖动电路、74LS390计数器电路。
5) 测试正确后，关闭电源。
5.3 锁相环电路和可变分频电路安装和调试：
1.指标要求：
1) 可变分频器可根据预置频率的不同，将输入信号（cp）N分频。
2) 在锁相环的输出端（4脚）可测得所设置方波信号的频率（1k～99k）。2.测试仪器：
＋5V直流稳压电源 1台
双踪示波器 1台
数字万用表 1只
频率计 1台
3.测试步骤：
1）对照原理图，检查焊接电路是否正确。
2）焊接正确无误后，按照接线图，连接测试仪器。
3) 打开电源，分别按动K1、K2，数码管应有相应显示。
4) 用示波器和频率计监测锁相环CD4046的4脚应为所设置的频率，且输出1脚应为高电平。
5)若测试不正确，继续测试CD4510预分频电路的输入信号频率和输出信号
图4-3 可变分频电路
频率。
6)测试正确后，关闭电源。
5.4 频率合成器总体电路调试说明：
1.指标要求：
1）输出频率范围：fo= 1kHz ～99kHz ； 2
f =1kHz ；
3）基准频率采用晶体振荡频率，频率稳定度应优于10的-4次方； 4）数字显示频率； 5）频率调节采用计数方式。 2.测试仪器：
+5V 直流稳压电源 1台 双踪示波器 1台 数字万用表 1台 频率计 1台 3.测试步骤：
1) 将各部分电路正确连线，检查无误后按接线图连接被测电路。 2) 测试接线图：
3）
图 4-4 总体电路调试接线图
3) 按接线图接好连线后, 打开电源。
4) 按动开关k1 1～9次，LED数码管个位应有相应显示。同理按动k2测试。
5) 将频率分别设定在4K、55K、99K分别检查LED数码管，并分别用频率计测试锁相环的4脚对地，频率应和数码管显示的相同，且用示波器监测波形，记录输出波形。
6) 测试正确后，记录测试数据和输出波形。关闭电源。
结论
课程的设计是培养学生综合运用所学知识，发现，分析和解决实际问题。锻炼实践能力的重要环节，是对我们课程学习的具体训练和考察。考察我们在学习这门课程中学习能力和实践能力的综合素质。随着现今社会科学的飞速发展，电子产品可以说在生活中无处不在。因此作为新时代的大学生学习电子产品的设计是必不可少的。
通过这次课程的学习，让我学到了以前从未学过的知识。同时也复习了许多以前旧的东西，锻炼了自己的动手能力和查阅资料的能力。尤其是在实际问题中排查问题的能力，使我懂得了理论与实际相结合的重要性，只有理论知识是往往不够的。只有把所学的知识与实际相结合起来，从而提高自己的实际动手能力和独立思考能力。这次的课程我收获良多，不仅在知识运用上有了显著地提高，而且在动手放面也有了更深层次的进步。
基于51单片机的数字频率计_毕业设计
毕业论文声明 本人郑重声明： 1．此毕业论文是本人在指导教师指导下独立进行研究取得的成果。除了特别加以标注地方外，本文不包含他人或其它机构已经发表或撰写过的研究成果。对本文研究做出重要贡献的个人与集体均已在文中作了明确标明。本人完全意识到本声明的法律结果由本人承担。 2．本人完全了解学校、学院有关保留、使用学位论文的规定，同意学校与学院保留并向国家有关部门或机构送交此论文的复印件和电子版，允许此文被查阅和借阅。本人授权大学学院可以将此文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本文。 3．若在大学学院毕业论文审查小组复审中，发现本文有抄袭，一切后果均由本人承担，与毕业论文指导老师无关。 4.本人所呈交的毕业论文，是在指导老师的指导下独立进行研究所取得的成果。论文中凡引用他人已经发布或未发表的成果、数据、观点等，均已明确注明出处。论文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究成果做出重要贡献的个人和集体，均已在论文中已明确的方式标明。 学位论文作者（签名）： 年月
关于毕业论文使用授权的声明 本人在指导老师的指导下所完成的论文及相关的资料（包括图纸、实验记录、原始数据、实物照片、图片、录音带、设计手稿等），知识产权归属华北电力大学。本人完全了解大学有关保存，使用毕业论文的规定。同意学校保存或向国家有关部门或机构送交论文的纸质版或电子版，允许论文被查阅或借阅。本人授权大学可以将本毕业论文的全部或部分内容编入有关数据库进行检索，可以采用任何复制手段保存或编汇本毕业论文。如果发表相关成果，一定征得指导教师同意，且第一署名单位为大学。本人毕业后使用毕业论文或与该论文直接相关的学术论文或成果时，第一署名单位仍然为大学。本人完全了解大学关于收集、保存、使用学位论文的规定，同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存或汇编本学位论文；学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有关部门或者机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入学校有关数据 库和收录到《中国学位论文全文数据库》进行信息服务。在不以赢利为目的的前提下，学校可以适当复制论文的部分或全部内容用于学术活动。 论文作者签名：日期： 指导教师签名：日期：
简易数字频率计设计
简易数字频率计设计报告 设计内容： 1、测量信号：方波、正弦波、三角波； 2、测量频率范围: 1Hz~9999Hz； 3、显示方式：4位十进制数显示； 4、时基电路由由555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）； 5、当被测信号的频率超出测量范围时，报警。 设计报告书写格式： 1、选题介绍和设计系统实现的功能； 2、系统设计结构框图及原理； 3、采用芯片简介； 4、设计的完整电路以及仿真结果； 5、Protel绘制的电路原理图； 6、制作的PCB； 7、课程设计过程心得体会（负责了哪些内容、学到了什么、遇到的难题及解决方法等）。 电子课程设计过程： 系统设计→在Multisim2001下仿真→应用Protel 99SE绘制电路原理图→制作PCB →撰写设计报告
简易数字频率计课程设计报告 第一章技术指标 1.1整体功能要求 1.2系统结构要求 1.3电气指标 1.4扩展指标 1.5设计条件 第二章整体方案设计 2.1 算法设计 2.2 整体方框图及原理 第三章单元电路设计 3.1 时基电路设计 3.2闸门电路设计 3.3控制电路设计 3.4 小数点显示电路设计 3.5整体电路图 3.6整机原件清单 第四章测试与调整 4.1 时基电路的调测 4.2 显示电路的调测 4-3 计数电路的调测 4.4 控制电路的调测 4.5 整体指标测试 第五章设计小结 5.1 设计任务完成情况 5.2 问题及改进
5.3心得体会附录 参考文献
第一章技术指标 1.整体功能要求 频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。 2.系统结构要求 数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。 数字频率计整体方案结构方框图 3.电气指标 3.1被测信号波形：正弦波、三角波和矩形波。 3.2 测量频率范围：分三档： 1Hz~999Hz 0.01kHz~9.99kHz 0.1kHz~99.9kHz 3.3 测量周期范围：1ms~1s。 3.4 测量脉宽范围：1ms~1s。 3.5测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误 差）。 3.6当被测信号的频率超出测量范围时,报警. 4.扩展指标 要求测量频率值时，1Hz~99.9kHz的精度均为+1。
实现直接数字频率合成器的三种技术方案
实现直接数字频率合成器的三种技术方 案 [日期：2004-12-7] 来源：电子技术应用作者：杭州商学院信息 与电子工程学院姜田华 [字体：大中 小] 摘要：讨论了DDS的工作原理及性能性点，介绍了目前实现DDS常用的三种技术方案，并对各方案的特点作了简单的说明。 关键词：直接数字频率合成器相位累加器信号源现场可编程门限列 1971年，美国学者J.Tierney等人撰写的“A Digital Frequency Synthesizer”-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新给成原理。限于当时的技术和器件产，它的性牟指标尚不能与已有的技术盯比，故未受到重视。近1年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。 1 DDS基本原理及性能特点 DDS的基本大批量是利用采样定量，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图1来表示。 相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs，加法器将控制字 k与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位加累加。由此可以看出，相位累加器在每一个中输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的出频率就是DDS输出的信号频率。 用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址。这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
数字逻辑数字频率计的设计课程设计报告
滁州学院 课程设计报告 课程名称：数字逻辑课程设计 设计题目：数字频率计的设计 系别：网络与通信工程系 专业：网络工程（无线传感器网络方向）组别：第七组 起止日期:2012年5月28日～2012年6 月18日指导教师:姚光顺 计算机与信息工程学院二○一二年制
课程设计任务书
目录 1绪论 (1) 1.1设计背景 (1) 1.2主要工作和方法 (1) 1.3本文结构 (1) 2相关知识 (1) 2.1数字频率计概念...................................................................................................................... .. (1) 2.2数字频率计组成 (1) 3系统设计 (2) 4系统实现 (2) 4.1计数译码显示电路 (2) 4.2控制电路 (3) 5系统测试与数据分析 (5) 6课程设计总结与体会 (8) 6.1设计总结 (8) 6.2设计体会 (8) 结束语 (9) 参考文献 (9) 附录 (10) 致谢 (12)
1绪论 1.1设计背景 数字频率计是一种基础测量仪器，到目前为止已有 30 多年的发展史。早期，设计师们追求的目标主要是扩展测量范围，再加上提高测量精度、稳定度等，这些也是人们衡量数字频率计的技术水平，决定数字频率计价格高低的主要依据。目前这些基本技术日臻完善，成熟。应用现代技术可以轻松地将数字频率计的测频上限扩展到微频段。 随着科学技术的发展，用户对数字频率计也提出了新的要求。对于低档产品要求使用操作方便，量程（足够）宽，可靠性高，价格低。而对于中高档产品，则要求有高分辨率，高精度，高稳定度，高测量速率；除通常通用频率计所具有的功能外，还要有数据处理功能，统计分析功能，时域分析功能等等，或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现，但要真正完美的实现这些目标，对于生产厂家来说，还有许多工作要做，而不是表面看来似乎发展到头了。 随着数字集成电路技术的飞速发展，应用计数法原理制成的数字式频率测量仪器具有精度高、测量范围宽、便于实现测量过程自动化等一系列的突出特点。 1.2主要工作和方法 设计一个数字频率计。要求频率测量范围为1Hz-10kHz。数字显示位数为四位静态十进制计数显示被测信号。先确定好数字频率计的组成部分，然后分部分设计，最后组成电路。 1.3本文结构 本文第1部分前言主要说明频率计的用处和广泛性。第2部分简要说明了本次课程设计的要求。第3部分概要设计大致的勾画出本次设计的原理框架图和电路的工作流程图。第4部分简要说明4位二进制计数器74160的原理和搭建计数译码显示电路的原理，同时分析控制电路的功能，形成控制电路图，及搭建显示电路和控制电路的组合原理图。第5部分调试与操作说明，介绍相关的操作和输入不同频率是电路的显示情况。 2相关知识 2.1数字频率计介绍 2.1.1数字频率计概念 数字频率计是一种直接用十进制数字现设被测信号频率的一种测量装置，它不仅可以测量正弦波、方波、三角波等信号的频率，而且还可以用它来测量被测信号的周期。经过改装，在电路中增加传感器，还可以做成数字脉搏计、电子称、计价器等。因此，数字频率计在测量物理量方面有广泛的应用。 2.1.2数字频率计组成 数字频率计由振荡器、分频器、放大整形电路、控制电路、计数译码显示电路等部分组成。其中的控制脉冲采用时钟信号源替代，待测信号用函数信号发生器产生。数字频结构原理框图如图3.1
基于FPGA的直接数字频率合成器设计
1 JANGSU UNIVERSITY OF TECHNOLOGY FPGA技术实验报告基于FPGA的直接数字频率合成器设计 学院：电气信息工程学院 专业：电子信息工程 班级： 姓名： 学号： 指导教师：戴霞娟、陈海忠 时间: 2015.9.24
1 目录 绪论.......................................................................................... 错误！未定义书签。 一、背景与意义 (2) 二、设计要求与整体设计 (2) 2.1 设计要求 (2) 2.2 数字信号发生器的系统组成 (3) 2.3 DDS技术 (3) 三、硬件电路设计及原理分析 (4) 3.1 硬件电路设计图 (4) 3.2 设计原理 (5) 四、程序模块设计、仿真结果及分析 (5) 4.1顶层模块设计 (6) 4.2分频模块设计 (6) 4.3时钟模块设计 (11) 4.4数据选择模块设计 (12) 4.5正弦波产生模块设计........................................................ 错误！未定义书签。 4.6三角波产生模块设计 (15) 4.7方波产生模块设计............................................................ 错误！未定义书签。 4.8锯齿波模块设计 (18) 五、软硬件调试 (21) 5.1正弦波 (22) 5.2锯齿波 (22) 5.3方波 (23) 5.4三角 (23) 六、调试结果说明及故障分析 (24) 七、心得体会 (24) 八、参考文献 (25) 九、附录 (25)
数字频率合成器的外文翻译
英文原文 Modulating Direct Digital Synthesizer In the pursuit of more complex phase continuous modulation techniques, the control of the output waveform becomes increasingly more difficult with analog circuitry. In these designs, using a non-linear digital design eliminates the need for circuit board adjustments over yield and temperature. A digital design that meets these goals is a Direct Digital Synthesizer DDS. A DDS system simply takes a constant reference clock input and divides it down a to a specified output frequency digitally quantized or sampled at the reference clock frequency. This form of frequency control makes DDS systems ideal for systems that require precise frequency sweeps such as radar chirps or fast frequency hoppers. With control of the frequency output derived from the digital input word, DDS systems can be used as a PLL allowing precise frequency changes phase continuously. As will be shown, DDS systems can also be designed to control the phase of the output carrier using a digital phase word input. With digital control over the carrier phase, a high spectral density phase modulated carrier can easily be generated. This article is intended to give the reader a basic understanding of a DDS design, and an understanding of the spurious output response. This article will also present a sample design running at 45MHz in a high speed field programmable gate array from QuickLogic. A basic DDS system consists of a numerically controlled oscillator (NCO) used to generate the output carrier wave, and a digital to analog converter (DAC) used to take the digital sinusoidal word from the NCO and generate a sampled analog carrier. Since the DAC output is sampled at the reference clock frequency, a wave form smoothing low pass filter is typically used to eliminate alias components. Figure 1 is a basic block diagram of a typical DDS system design.The generation of the output carrier from the reference sample clock input is performed by the NCO. The basic components of the NCO are a phase accumulator and a sinusoidal ROM lookup table. An optional phase modulator can also be include in the NCO design. This phase modulator will add phase offset to the output of the phase accumulator just before the ROM lookup table. This will enhance the DDS system design by adding the
简易数字频率计课程设计报告书
一、课题名称与技术要求 <1>名称：简易数字频率计 <2>主要技术指标和要求： 1. 被测信号的频率围100HZ～100KH 2. 输入信号为正弦信号或方波信号 3. 四位数码管显示所测频率，并用发光二极管表示单位 4. 具有超量程报警功能 二、摘要 以门电路，触发器和计数器为核心，由信号输入、放大整形、闸门电路、计数、数据处理和数据显示等功能模块组成。放大整型电路：对被测信号进行预处理；闸门电路：由与门电路通过控制开门关门，攫取单位时间进入计数器的脉冲个数；时基信号：周期性产生一秒高电平信号；计数器译码电路：计数译码集成在一块芯片上，计单位时间脉冲个数，把十进制计数器计数结果译成BCD码；显示：把BCD码译码在数码管显示出来。 关键字：比较器，闸门电路，计数器，锁存器，逻辑控制电路 三、方案论证与选择 <1>频率测量原理与方法 对周期信号的测量方法，常用的有下述几种方法。 1、测频法（M法） 对频率为f的周期信号，测频法的实现方法，是用以标准闸门信号对被测信号的重复周期数进行计数，当计数结果为N时，其频率为：f1=N1/TG。TG为标准闸门宽度，N1是计数器计出的脉冲个数，
设在TG期间，计数器的精确计数值为N，根据计数器的技术特性可知，N1的绝对误差是△N1=N ±1,N1的相对误差为&N1=（N1-N）/N=（N±1-N）/N=±1/N,由N1的相对误差可知，N（或N1）的数值愈大，相对误差愈小，成反比关系。因此，在f已确定的条件下，为减小N1的相对误差，可通过增大TG的方法来降低测量误差。但是，增大TG会使频率测量的响应时间长。当TG为确定值时(通常取TG=1s)，则有f=N，固有f1的相对误差：&f1=(f1-f)/f=(f±1-f)/f=±1/f 由上式可知，f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。因此，M法适合于对高频信号的测量，频率越高，测量精度也越高。 测频法原理图 2、测周法（T法） 首先把被测信号通过二分频，获得一个高电频时间和低电平时间都是一个信号周期T的方波信号；然后用一个已知周期的高频方波信号作为计数脉冲，在一个信号周期T的时间对此高频信号进行计数。若在T时间的计数值为N2,则有 T2=N2*Tosc f2=1/T=1/(N2* Tosc)= fosc/N2 N2的绝对误差为△N=±1 N2的相对误差为&N2=(N2-N)/N=(N±1-N)/N=±1/N 从T2的相对误差可以看出，周期测量的误差与信号频率成正比，而与高频你标准计数信号的频率成反比。当fosc为常数时，被测信号频率越低，误差越小，测量精度也就越高。
基于51单片机的数字频率计毕业论文
基于51单片机的数字频率计 目录 第1节引言 (2) 1.1数字频率计概述 (2) 1.2频率测量仪的设计思路与频率的计算 (2) 1.3基本设计原理 (3) 第2节数字频率计（低频）的硬件结构设计 (4) 2.1系统硬件的构成 (4) 2.2系统工作原理图 (4) 2.3AT89C51单片机及其引脚说明 (5) 2.4信号调理及放大整形模块 (7) 2.5时基信号产生电路 (7) 2.6显示模块 (8) 第3节软件设计 (12) 3.1 定时计数 (12) 3.2 量程转换 (12) 3.3 BCD转换 (12) 3.4 LCD显示 (12) 第4节结束语 (13) 参考文献 (14) 附录汇编源程序代码 (15)
基于51单片机的数字频率计 第1节引言 本应用系统设计的目的是通过在“单片机原理及应用”课堂上学习的知识，以及查阅资料，培养一种自学的能力。并且引导一种创新的思维，把学到的知识应用到日常生活当中。在设计的过程中，不断的学习，思考和同学间的相互讨论，运用科学的分析问题的方法解决遇到的困难，掌握单片机系统一般的开发流程，学会对常见问题的处理方法，积累设计系统的经验，充分发挥教学与实践的结合。全能提高个人系统开发的综合能力，开拓了思维，为今后能在相应工作岗位上的工作打下了坚实的基础。 1.1数字频率计概述 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。 本数字频率计将采用定时、计数的方法测量频率，采用一个1602A LCD显示器动态显示6位数。测量围从1Hz—10kHz的正弦波、方波、三角波，时基宽度为1us,10us,100us,1ms。用单片机实现自动测量功能。 基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量。 1.2频率测量仪的设计思路与频率的计算 频率测量仪的设计思路主要是：对信号分频，测量一个或几个被测量信号周期中已知标准频率信号的周期个数，进而测量出该信号频率的大小，其原理如右图1所示。 1 图可知： T=NT o 为标准信号的周期，所以T为分频后信号的周期，则可以算出被测量信（注：T o
毕业设计数字频率计的设计论文
数字频率计的设计 摘要:本论文是一种直接用十进制数字来显示被测信号频率的测量装置。它不仅可以测量正弦波、方波、三角波的频率，而且还可以测量其它各种单位时间内变化的物理量的频率。该频率计是首先将被测信号变成脉冲信号，其重复频率等于被测频率。时钟电路提供标准的时间脉冲信号。闸门电路由标准秒信号进行控制，当闸门信号为高电平时，闸门开通，被测信号的脉冲通过闸门送入计数显示电路进行显示；当闸门信号为低电平时，闸门关断，计数器没有时钟脉冲输出，计数器停止计数。 关键词:频率显示闸门秒信号 引言 随着无线电技术的发展与普及，“频率”已成为广大群众所熟悉的物理量。调节收音机上的频率刻度盘可以使我们选听到自己所喜欢的电台节目；调节电视机上的微调旋钮可使电视机对准电视台的广播频率，获得图像清晰的收看效果，这些已成为人们的生活常识。 人们在日常生活、工作中更离不开计时。学校何时上、下课？工厂几时上、下班等这些都涉及到计时。频率、时间的应用，在当代高科技中显得尤为重要。例如，邮电通讯，大地测量，地震预报等等，都与频率、时间密切相关，只是其精密度和准确度比人们日常生活中的要求高得多罢了。 本次设计主要采用计数法制成一个测量范围在0～9999Hz的频率计。该频率计闸门信号的采样时间为1s，并采用4位数码管显示。它不仅可以测量正弦波、方波、三角波的频率，而且还可以测量其它各种单位时间内变化的物理量的频率。 一、数字频率计的组成 数字频率计电路主要由串联型稳压电源、整形电路、10分频电路、时钟电路、闸门形成及控制电路、计数显示电路等组成。
电路组成框图1-1如下: 待测信号整形电路10分频电路闸门形成及控制电路 串联型稳压电源时钟电路计数显示电路 电路组成框图1-1 二、设计所用集成电路简介 1.集成电路NE555概述 NE555是一种集模拟、数字于一体的中规模集成电路，它常应用于信号的产生与变化、电路的检测与控制。芯片采用双列直插式封装，有八个管脚。NE555引脚图2-1和功能如下 图2-1 引出端功能符号： TR: 置位控置制端，也称电平触发端 RD: 复位端，低电平有效 Q: 电路的输出端 CO: 电压控制端 TH: 复位控制端 DIS: 放电端 Vcc: 电源端 GND: 接地脚 2.集成电路CD4518概述 集成电路CD4518是一个双BCD码加法计数器。它有两个时钟输
直接数字式频率合成器
实验八 直接数字式频率合成器（DDS ）程序设计与仿真实验 1 实验目的 (1) 学习利用EDA 技术和FPGA 实现直接数字频率合成器的设计。 (2) 掌握使用Quartus Ⅱ原理图输入设计程序。 2 实验仪器 （1）GW48系列SOPC/EDA 实验开发系统 （2）配套计算机及Quartus II 软件 3 实验原理 直接数字频率合成技术，即DDS 技术，是一种新型的频率合成技术和信号产生方法。其电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。 传统的生成正弦波的数字是利用—片ROM 和一片DAC ，再加上地址发生计数器和寄存器即可。在ROM 中，每个地址对应的单元中的内容(数据)都相应于正弦波的离散采样值，ROM 中必须包含完整的正弦波采样值，而且还要注意避免在按地址读取ROM 内容时可能引起的不连续点，避免量化噪音集中于基频的谐波上。时钟频率f clk 输入地址发生计数器和寄存器，地址计数器所选中的ROM 地址的内容被锁入寄存器，寄存器的输出经DAC 恢复成连续信号，即由各个台阶重构的正弦波，若相位精度n 比较大，则重构的正弦波经适当平滑后失真很小。当f clk 发生改变，则DAC 输出的正弦波频率就随之改变，但输出频率的改变仅决定于f clk 的改变。 为了控制输出频率更加方便，可以采用相位累加器，使输出频率正比于时钟频率和相位增量之积。图1所示为采用了相位累加方法的直接数字合成系统，把正弦波在相位上的精度定为n 位，于是分辨率相当于1／2n 。用时钟频率f P 依次读取数字相位圆周上各点，这里数字值作为地址，读出相应的ROM 中的值(正弦波的幅度)，然后经DAC 重构正弦波。这里多了一个相位累加器，它的作用是在读取数字相位圆周上各点时可以每隔M 个点读一个数值，M 即力图1中的频率字。这样，DAC 输出的正弦波频率f sin 就等于“基频” f clk 1／2n 的M 倍，即DAC 输出的正弦波的频率满足下式： )2(sin n clk f M f (1) 这里，f clk 是DDS 系统的工作时钟，式(6-1-1)中的n 通常取值在24~32之间，由图1可知，
数电课程设计报告-数字频率计
数电课程设计报告：频率计 目录 一、设计指标 二、系统概述 1.设计思想 2.可行性论证 3.工作过程 三、单元电路设计及分析 1.器件选择 2.设计及工作原理分析 四、电路的组构及调试 1.遇到的问题 2.现象记录及原因分析 3.解决及结果 4.功能的测试方法、步骤、设备、记录的数据 五、总结 1.体会 2.电路总图 六、参考文献 一、设计指标 设计指标：要求设计一个测量TTL方波信号频率的数字系统。测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。
频率的测量范围有四档量程。 1）测量结果显示四位有效数字，测量精度为万分之一。 2）频率测量范围：100.1Hz——999.9kHz，分为： 第一档： 100.0Hz——999.9Hz 第二档： 1.000kHz——9.999kHz 第三档： 10.00kHz——99.99kHz 第四档： 100.0kHz——999.9kHz 3）量程切换可以采用两个按键SWB、SWA手动切换。 扩展要求： 一、当被测频率大于999.9kHz，超出最大值时，设置亮一个警灯，并同时发出报警声音。 二、自动切换量程 提示： 1.计数器计到9999时，产生溢出信号CO，启动量程加档。 2.显示不足4位有效数字时量程减档。 三、各量程输出信号的频率最高位有效数字为1、2、3、4、5、6、7、8、9。 二、系统概述 1.设计思想 周期性信号频率可通过记录信号在1s内的周期数来确定其频率。
累计标准时间Ts中被测信号的脉冲个数Nx，被测信号频率：fx≈Nx/Ts 测量时间Ts选择：由于测量时间Ts需要根据被测信号的频率切换，所以通常对振荡时钟进行分频以获得不同的定时时间。 采样定时、显示锁存、计数器清零的控制时序波形图 2.可行性论证 用计数器实现记录周期数的功能；用时基信号产生计数时间作为采样时间；用四位动态扫描通过数码管显示结果；因为如果计数器直接把数据输入到数码管显示，那么数码管的数据就会不断变化，累计增加的情况，所以采用锁存器，在每个时间信号内，通过一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器；为了不要让每次锁存的数据会比上次
电子数字频率计测量方法毕业论文
电子数字频率计测量方法毕业论文 1绪论 1.1研究背景及主要研究意义 频率是电子技术领域永恒的话题，电子技术领域离不开频率，一旦离开频率，电子技术的发展是不可想象的，为了得到性能更好的电子系统，科研人员在不断的研究频率，CPU就是用频率的高低来评价性能的好坏，可见，频率在电子系统中的重要性。 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器，其最基本的工作原理为：当被测信号在特定的时间段T的周期个数N时，则被测信号的频率f=N／T.电子计数器是一种基础测量仪器，到目前为止已有三十多年的发展历史。早期，设计师们追求的目标主要是扩展测量围，再加上提高测量精度、稳定度等，这些也是人们衡量电子计算机的技术水平，决定电子技术器价格高低的主要依据。目前这些技术日臻完善，成熟。应用现代技术可以轻松地将电子计数器的频率扩展到微波频段。 1.2数字频率计的发展现状 随着科学技术的发展，用户对电子计数器也提出了新的要求。对于低档产品要求使用操作方便，量程（足够）宽，可靠性高，价格低。而对中高档产品，则要求有较高的分辨率，高精度，高稳定度，高测量速率；除通常通用计数器所具有的功能外，还要有数据处理功能，统计分析功能等等，或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现，但要真正地实现这些目标，对于生产厂家来说，还有许多工作要做，而不是表面看来似乎发展到头了。 由于微电子技术和计算机技术的发展，频率计都在不断地进步着，灵敏度不断提高，频率围不断扩大，功能不断增加。在测试通讯、微波器件或产品时，通常都市较复杂的信号，如含有复杂频率成分、调制的含有未知频率分量的、频率固定的变化的、纯净的或叠加有干扰的等等。为了能正确的测量不同类型的信号，必须了解待测信号特性和各种频率测量仪器的性能。微波技术器一般使用类型频谱分析仪的分频或混频电路，另外还包含多个时间基准、合成器、中频放大器等。虽然所有的微波计数器都是用来完成技术任务的，但各自厂家都有各自的一套复
直接数字频率合成知识点汇总(原理_组成_优缺点_实现)
直接数字频率合成知识点汇总（原理_组成_优缺点_实现） 直接数字频率合概述DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。 直接数字频率合成是一种新的频率合成技术和信号产生的方法，具有超高速的频率转换时间、极高的频率分辨率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。因此，这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设各中频率源的首选器件。 直接数字频率合成原理工作过程为： 1、将存于数表中的数字波形，经数模转换器D/A，形成模拟量波形。 2、两种方法可以改变输出信号的频率： （1）改变查表寻址的时钟CLOCK的频率，可以改变输出波形的频率。 （2）、改变寻址的步长来改变输出信号的频率.DDS即采用此法。步长即为对数字波形查表的相位增量。由累加器对相位增量进行累加，累加器的值作为查表地址。 3、D/A输出的阶梯形波形，经低通（带通）滤波，成为质量符合需要的模拟波形。 直接数字频率合成系统的构成直接数字频率合成主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。DDS的实质是对相位进行可控等间隔的采样。 直接数字频率合成优缺点优点：（1）输出频率相对带宽较宽 输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。 （2）频率转换时间短
数字频率计设计报告
数字电子技术课程设计 数字频率计的设计 姓名：杜昌波 学院：工学院 专业：电气工程及其自动化 学号：12100 505 指导教师：刘权吴敏 2014年06月04日
目录 目录 (2) 1 设计任务与要求 (3) 1.1 基本功能 (3) 1.2 扩展功能 (3) 2 设计原理 (3) 3 电路设计 (4) 3.1 整形电路 (4) 3.2脉冲波形产生及分频电路 (6) 3.3 闸门电路 (8) 3.4 计数电路 (9) 3.5 锁存显示电路 (11) 3.6 超量程报警显示电路 (12) 3.7 单稳态触发器电路 (13) 3.8 整机电路 (14) 3.9 说明 (15) 3.10 仿真结果 (15) 4 元器件清单 (19) 5 设计体会 (21) 参考资料 (22)
数字频率计的设计（第十组） 1 设计任务与要求 1.1 基本功能 1）能够测量正弦信号，矩形信号等波形的频率； 2）测量信号的频率范围为1HZ~100KHZ，分辨率为1HZ； 3）测量结果直接用十进制数值计数，通过五个数码管显示； 4）具有自较和测量两种功能； 5）测量误差小于5%； 6）多谐振荡器采用12M晶振电路，闸门用与门实现，显示用共阳极数码管。 1.2 扩展功能 1）分成四个频段，即1~99Hz,100~1KHz,1~10KHz,10~100KHz； 2）有超量程警告功能，当测量信号频率超过所选档位的量程时，频率计发出铃声警报。 2 设计原理 脉冲信号的频率就是在单位时间(1s)里产生的脉冲个数，若在一定时间间隔tw内测得这个周期信号的重复变化次数为N，则其频率可表示为： f=N/T 数字频率计的总体框图如图1所示： 图1
数字频率计设计 毕业设计
毕业设计（论文）任务书 课题名称数字频率设计课题性质毕业论文 专业楼宇智能化工程技术班级 11级学生姓名学号 113121 指导教师教研室主任系部主任 发放日期 一、课题条件： 1．分析频率计的设计方法； 2．利用现有的仿真软件进行波形仿真； 二、毕业论文（设计）主要内容： 1、测量信号：方波； 2、测量频率范围：1KHZ~9999HZ；10KHZ~100KHZ； 3、显示方式：4位十进制数显示； 4、时基电路由555定时器及分频器组成，555振荡器产生脉冲信号，经分频器分频产生的时基信号，其脉冲宽度分别为：1秒，0.1秒； 5、当被测信号的频率超出测量范围时，报警。 三、计划进度： 1. 资料的收集撰写开题报告 7月18日至9月8日 2. 方案设计 9月9日至9月15日 3. 电路的设计指标分析与确定；后期的电路优化元器件的选择与参数确定 9月16日至11月2日 4. 毕业设计论文的修改、完善 11月3日至11月10日 5. 毕业设计答辩11月15 日至11月20日 6. 毕业设计工作总结11月20日至11月25日 四、主要参考文献： (1)电子技术基础(第三版) (2)电子产品的设计与制作工艺 (3)电子设计技术杂志 (4)现代电子学及应用1 (5)AD (6)数字电子技术基础阎石主编高等教育出版社 指导教师（系）教研室主任 年月日年月日
摘要 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N 时，则被测信号的频率f=N/T。 频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。 在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。 在传统的生产制造企业中，频率计被广泛的应用在产线的生产测试中。频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。 在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。 常用的频率测量方法有测频法、测周法、测周期/频率法、F/V与A/D法。本文阐述了用测频法构成的数字频率计。 关键词：逻辑控制，计数器，时基（T）电路、输入电路、计数显示电路以及控制电路。
DDS 直接数字频率合成器 实验报告(DOC)
直接数字频率合成器（DDS） 实验报告 课程名称电类综合实验 实验名称直接数字频率合成器设计 实验日期2015.6.1—2013.6.4 学生专业测试计量技术及仪器 学生学号114101002268 学生姓名陈静 实验室名称基础实验楼237 教师姓名花汉兵 成绩
摘要 直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。其输出频率及相位均可控制，且能输出正弦波、余弦波、方波、锯齿波等五种波形，经过转换后在示波器上显示。经控制能够实现保持、清零功能。除此之外，还能同时显示出频率控制字、相位控制字和输出频率的值。实验要求分析整个电路的工作原理，并分别说明了各子模块的设计原理，依据各模块之间的逻辑关系，将各电路整合到一块，形成一个总体电路。本实验在Quartus Ⅱ环境下进行设计，并下载到SmartSOPC实验系统中进行硬件测试。最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。 关键词：Quartus Ⅱ直接数字频率合成器波形频率相位调节 Abstract The Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last. Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment
数字PPL频率合成器的原理与使用
龙源期刊网 https://www.360docs.net/doc/795534309.html, 数字PPL频率合成器的原理与使用 作者：伊力多斯·艾尔肯 来源：《中国科技博览》2013年第36期 中图分类号：TN742.1 文献标识码：A 文章编号：1009-914X（2013）36-0323-01 中波广播发射机载波频率振荡器能在531KHZ--1602KH频段内提供，1KHZ为间隔的1071个频率点。这些频点的载波振荡频率稳定度和精度都应满足系统的性能要求，并能迅速变换。显然常用的晶体振荡器无法满足上述要求，因为尽管晶体振荡器能提供高稳定的振荡频率，但其频率值单一，只能在很小的频率段内进行微调。频率合成技术则是能够实现上述要求的一种新技术，数字PLL频率合成器是目前应用最广泛的一种频率合成器，它与模拟PLL频率合成器的区别在于数字PLL中采用除法器（分频器），而不是用频率减法器来降低输入鉴相器频 率的。由于分频器可以很方便的用数字电路来实现，而且还具有可储存可变换的功能。因此它比一般的模拟PLL频率合成器更方便、更灵活。此外，数字电路易于集成和超小型化。 PLL即相位锁定环路，它是自动控制两振荡信号频率相等和相位同步的闭环系统，频率合成是指用可变分频器的方法将一个（或多个）基准频率信号转换为频率按比例降低或升高的另一个（或多个）所需频率信号的技术，采用PLL技术的频率合成器称为锁相环路频率合成 器，图（1）所示为数字PLL合成器的原理框图。它主要有鉴相器（PD），压控振荡器（VCO），基准晶体振荡器，基准分频器（1/R），前置分频器（1/K），可编程分频器也叫程控分频器（1/N），低通滤波器（LPF）等组成。可编程分频器的分频系数N由二进制码Po---Pn制定（如图1）。 其中鉴相器（PD）是完成压控振荡器（VCO）的输出信号U0（t），经前置分频和程控分频的信号Uf（T）与输入信号Ui（t）的相位比较，得到误差相位Φe（t）=Φf（t）-Φi（t），产生一个输出电压Ud（t），这个电压的大小直接反映两个信号相位差的大小，电压的极性反应输入信号Ui（t）超前或滞后于Uf（t）的相对相位关系。由此可见，PD在环路中是用来完成相位差电压转换作用，其输出误差电压是瞬间相位的函数。低通滤波器（LPF）滤除Ud （t）中的高频分量与噪声成分，得到控制信号Uc（t），压控振荡器（VCO）受Uc（t）控