微机原理及接口技术复习题
试卷一
一、选择题(每题3分,共30分)" y8 t2 r3 j# w1 N1 Y
1、某微机最大可寻址的内存空间为16MB,其CPU地址总线至少应有条。
A. 32
B. 16
C. 20
D. 24
2、在8086宏汇编过程中不产生指令码,只用来指示汇编程序如何汇编的指令是。
A. 汇编指令
B. 伪指令
C. 机器指令
D. 宏指令8 R6 L& K; U; ~ q1 C+ @9 p
3、微处理器系统采用存储器映像方式编址(统一编址)时,存储单元与I/O端口是通
过来区分的。! T [8 v- u' V9 D: t& Y/ \
A. 不同的地址编码
B. 不同的读控制逻辑
C. 不同的写控制逻辑
D. 专用I/O指令
4、若CPU地址线共16条,某存储芯片容量为2K,加在该存储器芯片上的地址线为。
0 I3 Q8 Q( o! f3 L+ z; n
A. A0~A10
B. A0~A11
C. A0~A15
D. A0~A16( G; V4 b; g6 w
5、从键盘输入的数据,通常以形式表示的。3 h$ h) _) i2 r
A. 二进制
B. 十六进制
C. ASCII码
D. BCD码( E q; D1 ~s' r! f" p! |
6、8086系统中,送给CPU的READY信号是由芯片产生的。
A. 8284
B. 8259
C. 8250
D. 8288
7、指令MOV AX,ES:[BX][SI]中,源操作数的物理地址是。# r# I" P% ^& D3 Z @/ d4 X
A. 16*(DS)+(BX)+(SI)
B. 16*(ES)+(BX)+(SI)3 B' [3 q4 x0 {*
C. 16*(SS)+(BX)+(SI)
D. 16*(CS)+(BX)+(SI)
8、IBM PC/XT开机后,中断向量表存放在。, [2 ^1 C' H0 l5 z0 V7 d
A. ROM地址高端
B. ROM地址低端. U5 q/ v. d4 m, t1 q" a4
C. RAM地址高端
D. RAM地址低端
9、动态RAM的特点是。
A. 速度高于静态RAM
B. 需刷新电路
C. 集成度低于静态RAM
D. 一般用于高速缓存5 |. H4 m# o) V/ {$ F
10、一般查询I/O时总是按次序完成一个字符的传输。4 A6 ?! X; G6 B. }" c2 J! r7 E
A. 写数据端口,读/写控制端口& }* W/ I9 P+ `0 i- R. P
B. 读状态端口,读/写数据端口
C. 写控制端口,读/写状态端口. t; c9 |& q9 `( {# i2 [
D. 读控制端口,读/写数据端口
二、填空题(每空4分,共40分)0 M, p/ m5 h4 z7 {! f8 ^2 a
1、在8086系统中,若CS为0A000H,这代码可寻址的物理空间范围为0A0000H ~
()。
2、指令MOV SI,2100H的源操作数寻址方式是(),目的操作数寻址方式是()。 @) U0 J: `; s! J" l3 C* }+ w
3、列出两种目前普遍采用的总线标准()、()。* W( u, L) g9 _7 T% @5 R, y
7 q0 [;@2 j+ C0 I
4、已知ROM芯片容量为256*4位,则其地址端有()位,数据端有()位。
5、若(AL)=96H,(BL)=12H,则执行MUL BL指令后,结果为()。: m H( L) q) s) M. y
' B y4 T9 _0 X+ g7 {9 }
三、简答题(每题10分,共50分)
1、微处理器内部一般有哪些基本部件组成?试简述它们的主要功能。
2、列出8086/8088 CPU接口部件(BIU)和执行部件(EU)的主要组成及其寄存器。
3、设DS=4500H,AX=0508H,BX=4000H,SI=0320H。当8088 CPU在最小状态下执行指令MOV [BX+SI+0100H],AX时,各控制信号IO/M、DT/R、/RD、/WR在有效期间的状态分别是什么?数据总线和地址总线上的数据分别是多少?0 M6 ~; C4 B) w* u( V! p( O
4、常用存储器片选控制方法有哪几种?它们各有什么优缺点?
5、比较软件、硬件和可编程定时/计数器用于定时的特点。
# u( O" e6 S, n$ x
四、分析题(每题15分,共30分)
1、已知数据段定义如下:* w N" Z- m6 d& I5 ~9 X
DSEG SEGMENT AT 1000H , D' _, |% N$ Y4 x
ORG 6+ b! x1 j3 p: M/ |: g% ?7 r
VAR1 DB 2,18. ^* h7 w. M) q- ^2 k5 E( k5 Y
ORG $+2
VAR DW 569AH
DB ‘AB’
DSEG ENDS! O3 `7 V8 _" J: m. J& \
用示意图说明该数据段的存储单元分配情况。( X' v+ X! T5 c! m+ @
3 b. \% A( Q# l5 R6 p
2、某微机存储系统如图所示。试写出每片存储芯片的地址范围,并说出ROM和RAM的存储容量。
试题一答案
` 9 z& T# }; ~" ?% S' w+ E
) _6 [& `* }) a K, q# m
一、选择题(每题3分,共30分)
1、D
2、B
3、A
4、A
5、C
6、A
7、B
8、D
9、B 10、B:
V( f1 F \. @- ]0 F8 @" T
$ \! j- b6 \% E! r* O! b6 f4 ^
二、填空题(每空4分,共40分)* d8 @' R% `) N/ V- k2 M
1、(1)111.101 (2)1011.0111$ f. W9 W& ~; }! Y、0AFFFFH- p6 y8 X4
U9 L5 U) g- m. a, Z1 P
3、立即数寻址寄存器寻址
、ISA PCI (USB等): E1 l! h E& b,
w; P3 @& N
5、8 48 a8 S6 C2 e- M/ _" c( q4 Q- Q) B
6、0A8CH! k1 r9 k& v$ B
三、简答题(每题10分,共50分)" ^/ D1 J7 Z% p X# R7 O
1、/ \8 V! y+ @( p2 v* P
答:算术逻辑单元ALU(运算器)。对二进制进行算术和逻辑运算的部件;# n5 e4 C4 X& e7 m5 n# g1
g1 h y
控制与定时单元(控制器)。发布操作命令的机构,执行程序时负责取出指令、分析指令、执行指令;
0 C7 l' E( Q" }1 N0 z
内部总线负责在微处理器内部各部件之间传送信息,总线缓冲器用来隔离微处理器内部和外部总线,避
免总线冲突;; f2 E- X$ h* z9 `8 r' {% Q
寄存器阵列用于临时存放数据和地址。
、
答:BIU:段地址寄存器CS、DS、SS、ES;7 x; C0 J h; n2 Q
16位指令指针寄存器IP; 20位地址加法器;3 ]9 L# R, \9 p, j8 g
输入输出总线控制逻辑等。
:运算器;控制器;
通用寄存器AX、BX、CX、DX;6 y/ V' h4 H0 S2 f1 b
专用寄存器BP、SP、SI、DI;* V0 U7 m% A9 T% |( E! [8 r ~, B! A 16位标志寄存器FR。* s$ G3 H# o6 W) q) O
3、
答:IO/M低、DT/R高、/RD高、/WR低;0 N3 C7 P1 e4 V7 U
数据总线:0508H;地址总线:49420H。
、
答:线选法:CPU高位地址不经过译码,直接分别连接各存储芯片的片选端以区别各芯片的地址。连线简单,不需译码器;但容易产生地址冲突,且地址空间不连续。
全译码:所有高位地址全部参与译码,译码输出作为各芯片的片选信号。各组芯片之间不存在地址重叠和冲突问题,每个单元地址是唯一的;缺点是译码电路比较复杂,译码其输出有时不能全部利用。2 k9
s) t# f* r+ l) p- `0 P4 c
部分译码法:只选CPU高位地址总线中的一部分进行译码,以产生各个存储芯片的片选控制信号。部分译码法能充分利用译码器;但存在地址重叠。它是介于全译码法和线选法之间的一种片选方法。
、4 |( @; [1 ?( x7 b
答:软件定时一般根据要求设计一个时延子程序,其优点是成本低;缺点是CPU利用率低,且定时间隔
不准确。
硬件定时会增加相应的硬件设备,使硬件成本增加,但可以不占用CPU,并且定时准确;不过一旦硬件
设计制作好后,不便于更改定时间隔。
用可编程定时/计数器可以兼顾前两者的优点,即定时信号的产生由专门的硬件电路产生,定时准确且CPU利用率高,并且可以通过程序更改定时间隔而不改变硬件电路。
四、分析题(每题15分,共30分)( x) {1 a/ Q" J: D- V n; l
1、
2、
解:9 ^! U0 L& `# [" t, t0 x$ |
2732(1)地址范围:0000H~0FFFH, U7 X2 S. A' u4 F9 v2 n 2732(2)地址范围:1000H~1FFFH
容量8KB。
(1)地址范围:4000H~5FFFH
(2)地址范围:6000H~7FFFH' I2 }5 n+ q& I* a* O
6264(3)地址范围:8000H~9FFFH8 C+ ^: w" Z2 j1 a& t4 N 6264(4)地址范围:A000H~BFFFH
(5)地址范围:C000H~DFFFH) o# _, P, Y x1 e. d
RAM容量40KB。