自动化教材(computer)微机部分

第2章微型计算机的基本知识

第一节数制与码制

数制是人们利用符号来计数的科学方法。数制可以有很多种，但在计算机的设计与使用上常使用的则为十进制、二进制、八进制和十六进制。

一、数制的基与权

数制所使用的数码的个数称为基，数制每一位所具有的值称为权。

十进制 (Decimal System) 十进制的基为“十”，即它所使用的数码为0、1、2，3，4，5，6，710为底的幂，如下面这个数：

101010101010

十万万千百十个

其各位的权为个，十，百、千、万，十万，即以十为底的0幂、1幂，2幂，3幂……等。故有时为了说话简便而顺次称其各位为0权位，1权位、2权位、3权位等。

二进制 (Binary System) 二进制的基为“二”，即其使用的数码为0，l，共二个。

二进制各位的权是以2。为底的幂，如下面这个数

222222

32 16 8 4 2 1

其各位的权为1，2，4、8……，即以二为底的0次幂、1次幕、2次幂、3次幂……等。

八进制 (Octave System) 八进制的基为“八”，即其数码共有八个：0，1，2，3，4、5，6，7。八进制的权为以8为底的幂，有时也顺次称其各位为0权位， 1权位、2权位等。

十六进制(Hexadecimal System) 十六进制的基为“十六”，即其数码共有十六个，0、1、2，3，4，5，6，7，8，9，A，B、C、D，E，F。十六进制的权为以16为底的幂，有时也称其各位的权为0权，1权、2权等。

在微型计算机中这些数制都是常用到的，但在本书后面的内容中，二进制和十六进制更为常用，希初学者注意。

二、为什么要用二进制

电路通常只有两种稳态：导通与阻塞，饱和与截止，高电位与低电位等。具有两个稳态的电路称为二值电路。因此，用二值电路来计数时，只能代表两个数码：0和1。如以1代表高电位，则0代表低电位，所以，采用二进制，就可以利用电路进行计数工作．而用电路来组成计算机，则有运算迅速、电路简便，成本低廉等优点。

三、为什么要用十六进制

用十六进制既可简化书写，又便于记忆。如下列一些等值的数：

1000（2）=8（16），(即八)

1111 1001（2）=F9（16），(即二百四十九)

可以看出用十六进制，可以写得短些，也更易于记忆。尤其是，当二进制位数很多时，更可看到十六进制的优点了。

如： 1010 1101 1000 0101（2）=AD85（16）

显然，记AD85（16），要比记十六位的二进制数容易得多了。

上面书写的意义；在数字后面加上(2)和(16)是指二进制和十六进制．同理如写(8)和(10)则表示为八进制和十进制。也有用字母符号来表示这些数制的，

B——二进制，H——十六进制，D——十进制，O——八进制。

通常如上下文可以理解所写的数是什么进位时，就不必附加数制符号．

四、数制的转换方法

由于我们习惯用十进制计数，在研究问题或讨论解题的过程时，总是用十进来考虑和书写的。当考虑成熟后，要把问题变成计算机能够“看得懂”的形式时，就得把问题中的所有十进制数转换成二进制代码。这就需要用到“十进制数转换成二进制数的方法”，在计算机运算完毕得到二进制数的结果时，又需要用到“二进制数转换为十进制数的方法”，才能把运算结果用十进制形式显示出来。

（一）、二进制数转换成十进制数的方法

这可以由二进制数各位的权乘以各位的数(0或1)再加起来就得到十进制数．

[例] 把二进制数1011100011B转换成十进制数为

110111011B=1x28+1x27+0x26+1x25+1x24+1x23+0x22+1x21+1x20=443

此外，还有十进制与十六进制互相转换其方法和上述的差不多，都可以从数制的定义中找到转换的方法。

（二）、十进制数转换成二进制数的方法

一般可用下列方法来求一个十进制数的二进制代码：

用2除该十进制数可得商数及余数，则此余数为二进制代码的最小有效位(LSB)之值。再用2除该商数，又可得商数和余数，则此余数为LSB左邻的二进制数代码。用同样的方法继续用2除下去，就可得到该十进制数的二进制代码。

[例] 求26的二进制代码。其过程如下：

这样把十进制数26转换成的二进制数为11010B

（三）、十六进制数转换成十进制数

把一个十六进制数按权数(16i)展开，然后求和，即为十进制数；

[例] 把十六进制数EA71H转换成十进制数的计算如下：

EA71H=14×163+10×162+7×161+1×160＝3840+48+13＝60017D

（四）、十进制数转换成十六进制数

与把十进制数转换成二进制数的方法类似，只是对要转换的十进制数，用十六进制的基数16连除取余数，最先得到的余数是十六进制数的最低位，最后得到的余数是最高位。 [例] 把十进制数7382D转换成十六进制数，其计算方法为:

这样，把十进制数7382D转换为十六进制数为1CD6H。

（五）、十六进制数转换成二进制数

这种转换是很简单的，只要把每一位十六进制数用相应的4位二进制数表示即可。[例] 把十六进制数1CD6H可转换成二进制数为：

转换结果： 1CD6H=1 1100 1101 0110B

（六）、二进制数转换成十六进制数

若把一个二进制数转换成十六进制数，可把要转换的二进制数从右向左(从低位到高位) 每4位分一组，每组用相应的十六进制数表示即可。最后一组如果不够4位二进制数，其高位用零补足。

[例] 把10101101011B转换成十六进制数：

结果：10101101011B=56BH

二进制数与十六进制数之间的转换，在计算机中的应用是很普遍的。计算机存贮、运算和处理的数都是二进制数。如果在编程时，每条指令都用冗长的二进制来表示，不仅很不方便，而且容易出错。用十六进制数表示就简单多了。在计算机中，把一个8位二进制数叫一个字节，一个字节正好可用2位十六进制数来表示，2个字节可用4位十六进制数来表示，这既方便又不会出错。另外，把一个较大的十进制数转换成二进制数，用连除取余的办法是很麻烦的。如果先把十进数转换成十六进制数，在把十六进制数转换成而今指数，其计算过程就会简单一些。

（七）、八进制数转换成二进制数

二进制数与八进制数之间的转换也是很方便的。因为八进制数的基数是8，与二进制基数2之间存在8=23的关系。因此一位八进制数相当于3位二进制数。

要把一个八进制数转换成二进制数，只要把八进制数中的每一位用3位二进制数表示即可。

[例] 有一八进制数5726Q，可转换为：

转换结果：5726Q＝101111010110B。

（八）、二进制数转换成八进制数

把二进制数从右向左(从低位到高位)，每3位分一组，每组用相应的八进制数来表示即可。如果高位的一组不够3位二进制数，则用零在高位上补足。

[例] 有一二进制数10111110B，要转换成八进制数为：

转换结果：10111110B=476Q。

五、数字电子计算机中常用编码

计算机中要用二进制代码来表示各种字符和符号。另外，有时也希望计算机能用二进制的方式直接进行十进制的运算，这时就要用BCD码来表示十进制数。这一节介绍有关这些编码的基本知识。

（一）、BCD码及十进制调整

BCD码就是用二进制代码表示的十进制数，有时也称为BCD数。它是采用二进制代码0000—1001来代表10个十进制数0—9，而1010—1111不用，在BCD码中，该数字范围作为非法码来处理。准确地说，这种代码应该称为8421BCD码。但一般也就直接称为BCD码了。

若是两位十进制数则要用两个相应的BCD码的组合来表示。如十进制数39写成BCD数

为0011 1001。十进制数的位数越多，所用的BCD码也越多。已知一个BCD码，也会很容易写出所对应的十进制的数值。例如0111 0100 0010其对应十进制数字为742。但BCD码与二进制之间是不能直接转换，因此，对任何进制的数字，都必须先转换成十进制数字，然后才能写出BCD码。例如，有一二进制数字为1010 0110B，要把它写成BCD码，先要把这个二进制数转换成十进数，即1010 0110B=166D，其BCD码为0001 0110 0110。把十六进制数字C5H写成BCD码，先要把C5H转换成十进制数，即C5H＝197D，在转化成BCD码为0001 1001 0111。把八进制数字672Q写成BCD码，先把736Q转换成十进制数为442，故BCD码为0100 0100 0010。

前面介绍了各种进制数之间的转换，及十进制数字的BCD码。现以4位二进制数为例，把它所对应的十进制数、八进制数、十六进制数及其BCD码均列人表1.1中，以便能熟记这些常用的转换。

表1.1

（二）、 ASCII码及国内通用字符编码

计算机系统中除了数字0—9之外，还经常用到其他字符，如字母a—z，各种标点符号，及其他的控制符号，如空格、换行等等。ASCII码本是美国的一种标准，全称为“美国信息交换标准代码”，即American Standard Code for Information Interchange，简称为ASCII 码。这个标准制订于1963年。后来，国际标准化组织ISO和国际电报电话咨询委员会CCITT 以它为基础制订了相应的国际标准。现在微型计算机的字符编码都采用ASCII码。这种编码在数据传输中也有广泛的应用。

ASCII码是一种7位代码，共有128个字符和控制符。一般使用时仍然用一个字节表式，最高位用0，或者最高位可用于奇偶校验。也可以将最高位固定为1，构成扩展的ASCII码，来表示一些图形符号。但扩展的ASCII码还没有完全形成统一的标准。

128个ASCII代码中，前33个和最后一个代码都是控制字符，共34个。其余94个是各种字符和符号。ASCII码表见表1.2。在表中最高一位未列出，一般表示时都以0来代替而不考虑其奇偶校验位的功能。

表1.2ASCII码字符表

如数字0—9的ASCII码为00110000—00111001，可表示为十六进制数30H—39H。字母A—Z的ASCII码用十六进制数表示为41H—5AH。字母a—z的ASCII码用十六进制数表示61H—7AH等等。常用的控制符如回车键的ASCII码是0DH(表中用CR表示)，换行键的ASCII 码是0AH(表中用LF表示)。

第二节 Intel 8085A微处理器

Intel 8085A微处理器是一种适用范围很广的8位微处理机。它是在8080微处理机的基础上开发的，并大大提高了它的集成度和性能，它共有40线双列直插式片脚，74条指令。

一、Intel 8085A 微处理器内部结构

图2.1给出了Intel 8085A的内部结构图。

INTA RST6.5 TRAP 图2.1

8085A 包含有专用和通用两种寄存器的寄存器阵列。 (一) 一个16位程序计数器(PC)

16位程序计数器从65536个可能的存贮单元中的任何一个取指令。当8085A 的RESET IN 引线为逻辑0时，程序计数器复位到0；当RESET IN 引线返回到逻辑1时，控制单元把PC 的内容传送到地址锁存器，提供被执行的第一条指令的地址。因此，8085A 中的程序是从存贮单元0中的指令开始执行的。

8085A 指令的长度是1到3个字节。第一字节总是装有操作码的，在取指令期间，第一个字节用外部数据总线经由数据总线缓冲器锁存的方法从存贮器传送到指令寄存器。PC 是自动加l 的，因此，若指令只含有1个字节，PC 就装有下一条指令的地址；若指令由2个或3个字节组成，则PC 装的是现行指令的下一个字节的地址。

在多字节指令的情况下，定时和控制部分提供读取附加字节的附加操作，它使用指令译码器的输出和外部控制信号来产生状态和循环定时信号以及外部设备的控制信号。在指令的所有字节均被取到微处理机之后，就执行指令。执行时可能需要在微处理机与存贮器或I ／O 设备之间传送数据。对于这些传送，来自被取出指令的或来自作为数据指示器的寄存器对HL 、BC 或DE 的存贮器或I ／O 设备的地址被放置到地址锁存器中。 (二) 一个16位堆栈指示器(SP)

它是16位的能自动加l 、减1的计数器。在微型计

算机中，总要在存贮器的读写存贮器(RAM)中开辟一个区域叫堆栈。在堆栈中的每个存储单元都有其固定的地址，该地址由堆栈指针SP 给出，并SP 始终指向栈顶，如图2.2所示，比如堆栈各存贮单元的地址是从3000H ～3FFFH 。向堆栈中送数据，我们叫做把数据推入堆栈，要想把一个数据推入堆栈，堆栈指针SP 所给的地址必须自

动减1；然后再推入数据。如该堆栈只存一个数00110111，

3000H

3001H

3FFDH 3FEHH

3FFFH

SP

图2.2

堆栈指针所给地址为3FFFH就是栈顶，只有堆栈指针SP自动减1其地址为3FFEH时，才能推入一个新的数据。一个新数据推入后，地址为3FFEH的存贮单元(SP所指单元)就成为栈顶。从堆栈中取数，我们叫弹出堆栈，由于SP始终指向栈顶，故每弹出一个数据后，堆栈指针SP要自动加l可见，堆栈的工作过程是，先推入的后出，SP自动减1推入，弹出后SP 自动加l。

(三)六个排列成对的8位通用寄存器BC、DE、HL

内部通用寄存器有六个B、C、D、E、H、L每个寄存器都是8位的，它们都可分别寄存一个字节，即一个8位二进制数。它们也可以成对使用，称为寄存器对，寄存器对不是随便两个寄存器就能组成一个寄存器对；而是已规定好只能由BC、DE、HL分别组成三个寄存器对，每个寄存器对可寄存16位二进制数，也可寄存16位地址码。因此，一个寄存器对可寄存两个字节。

（四）算术逻辑单元ALU

8085A的算术逻辑单元ALU是用来完成数据的算术和逻辑运算的。这些操作的操作数被存放在与ALU相联系的两个寄存器中，即8位累加器A和8位暂时寄存器。累加器可从内部总线取数并且也能将数据传送到内部总线。因此，对于数据来说，累加器就起到目的寄存器和源寄存器两者的作用。在二进制运算中，暂时寄存器暂时存放操作数中的一个操作数。例如，若将寄存器B的内容加上累加器A的内容，并将结果保留在累加器A中，则当进行算术运算时，暂时寄存器中就保存着寄存器B的内容的复制品。与ALU相联系的是5个位标志寄存器，它指明与算术或逻辑运算有关的状态。各个标志分别表示零、高位的进位、符号、奇偶性和辅助进位。

8085A内部数据总线是8位的，且在各个内部寄存器之间或多路地址／数据总线缓冲器到外部设备之间传送指令和数据。双向三态地址／数据总线缓冲器把微处理机的内部数据总线与外部系统地址／数据总线隔离开来。在输出方式上，内部总线上的信息装入驱动地址／数据总线输出缓冲器的8位数据锁存器内。在输入或者非传输操作期间，输出缓冲器是浮动的。在输入状态期间，来自外部数据总线的数据被其传送到内部数据总线。

二、Intel 8085A微处理器片脚及功能

8085A CPU采用双列直插式封装，共有40个片脚。图2.3给出了8085A CPU引线片脚图，现说明各片脚的功能。

AD0～AD7(地址／数据总线)。三态输入输出，用来分时传送低8位地址和数据信息。

A8～A15(地址总线)。三态输出，提供高8位地址。

CPU与存贮器及外部设备(输入、输出设备，简称I／O设备，或I／O接口)之间进行数据传输，是用三组总线把它们联接在一起的，其中地址总线是16根，应占CPU 芯片16个片脚，数据总线是8根，要占CPU 芯片8个片脚，一次传输8位二进制数。除地址总线和数据总线所占的片脚外，剩下的片脚用于接控制总线，这样安排，控制总线的数量比较少。为了增加CPU的控制功能， X1

X2

RESETOUT

SOD

SID

TRAP

RST7.5

RST6.5

RST5.5

INTR

INTA

AD0

AD1

AD2

AD3

AD4

AD5

AD6

AD7

V SS

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

25

24

23

22

21

Vcc

HOLD

HLDA

CLK(OUT)

RESET IN

REDAY

IO/M

S1

RD

WR

ALE

S0

A15

A14

A13

A12

A11

A10

A9

A8

8085A

图2.3

8085A CPU 把低8位地址A 0～A 7总线和数据总线D 0～D 7合用8根总线AD 0～AD 7。分时传送地址和数据。在一条指令的执行过程中的每个机器周期的第一个时钟周期内，AD 0～AD 7作为8位地址总线用，载有存贮器的低8位地址或I ／O 接口的地址，并送入锁存器。而在以后的时钟周期内，把该8位线腾出来，作为数据总线用。

ALE(地址锁存允许线)。输出，在机器周期第一个时

钟周期内，ALE 为1，打开地址锁存器的三态门，允许由AD 0～AD 7总线传送的地址信息A 0～A 7送入锁存器并输出，与A 8～A 15合在一起，构成16位地址。在其它时钟周期内，

ALE 为0，使三态门处于高阻抗状态，AD 0～AD 7不能送入锁存器而是用于数据总线。AD 0～AD 7信号传送示意图如图

2.4

IO ／M(存贮器与外部设备选择线)。三态输出，此信号

规定CPU 是访问存贮器还是访问I ／O 接口。其中IO ／

M=0，CPU 是访问存贮器；IO ／M ＝1，CPU 是访问I ／O 接口。

S 0和S 1(总线状态指示线)。输出，S 0和S 1这两个信号进一步规定了系统总线的状态。其具体规定见表2.1。

RD(读信号线)。三态输出，低电平有效。当RD ＝0 时，把选中的存贮器或I ／O 接口的数据放在数据总线AD 0～AD 7，由CPU 读入。

WR(写信号线)。三态输出，低电平有效，当WR=0时，CPU 把输出的数据放到数据总线AD 0～AD 7，写入选中的存贮器或I ／O 接口。

SID(串行输入数据线)。输入，CPU 通过这个片脚能以串行方式输入数据，每当8085A CPU 执行RIM 指令时，SID 上的数据就送入累加器A 的D 7位，每执行一次RIM 指令就输入一位信息。

SOD(串行输出数据线)。输出，通过这个片脚，CPU 能以串行方式输出数据，当执行SIM 指令时，就把累加器A 的D 7位的信息通过SOD 这个片脚送到I ／O 接口。每执行一次指令，就输出一位信息。

CPU 输入输出数据有两种方式：一是并行数据传输，CPU 与存贮器和I ／O 接口通过数据总线一次传输8位二进制数；二是CPU 与I ／O 接口之间可并行传输数据，也可以串行传输数据，也就是CPU 可把一组数据一位一位的送至I ／O 接口，或从I ／O 接口一位一位的接收数据，这种数据传送方式，对于多台微型计算机之间的通讯是方便的，特别是当微型计算之间的距离较远时，其数据总线不用8根，只用一根就够了。同时，这种数据传输方式也便于快速的CPU 与慢速的I ／O 接口之间的通讯。

READY(准备就绪)。输入，高电平有效，当READY ＝0时表明CPU 所要访问的存贮器或I/O 接口读出或写入数据操作还没有准备好。CPU 要继续等待。直到READY=1。说明存贮器或I ／O 接口已准备好接收或发送的数据，CPU 方可进行读、写操作。

锁存器A 8--A 15

AD 0---AD 7

A 0--A 158085A

CPU

ALE 图2.4

RESET IN(复位输入)。输入，低电平有效。CPU在接收到RESET IN＝0的复位信号

时，使程序计数器PC清零，中断触发器和HLDA触发器复位，指令寄存器置空操作代码。

同时，地址、数据和控制总线均处于高阻抗状态。但不影响CPU内部其它寄存器的状态。

RESET OUT(复位输出)。输出，低电平有效，该信号表示CPU已经复位，它也可用

作系统总复位信号。

8085A CPU的中断功能是比较强的，它可接收五种中断请求：TRAP、RST5.5、RST6.5、

RST7.5和INTR。CPU接收到某种中断请求信号后，要判断一下当前所运行程序的重要

程度，若当前运行的程序可以暂停，则CPU将立即响应中断，转而去执行中断服务子程

序。如果当前运行的程序非常重要，如在执行对主机停油的程序，CPU将把这段程序运

行告一段落去响应中断请求。这五种中断的优先级是不同的，也就是CPU同时接收到五

种中断请求时，它是由优先权最高到优先权最低的中断请求依次响应。

TRAP(不可屏蔽中断请求)。这是一个不可屏蔽的中断，它不受关中断指令DI的限

制，即使有禁止中断指令DI，当CPU接收到TRAP这个中断请求时也要响应，并自动转

至入口为0024H的子程序去运行。

RST5.5、RST6.5和RST7.5是三个可屏蔽中断，它们不仅受允许中断指令EI和禁

止指令DI的影响(有DI指令时，CPU对这三个中断请求是不予理采的)，而且通过设置

中断屏蔽寄存器的D0、D1和D2位来分别屏蔽RST5.5、RST6.5和RST7.5的中断请求，

置1允许中断，置0禁止中断，比如，CPU可以响应中断，但同时来RST5.5和RST7.5

两个中断请求信号，CPU要执行哪个中断服务子程序呢？根据中断的优先级，RST7.5

高于RST5.5，故CPU先将中断屏蔽寄存器的D0位置0，D2位置1，即先屏蔽RST5.5，

而执行RST7.5的中断请求，当RST7.5中断请求的子程序运行结束，再把D0位置1，D2

位置0，再去执行RST5.5中断请求的中断服务子程序。RST7.5、RST6.5和RST5.5的中

断服务子程序入口地址分别为003CH、0034H和002CH。

INTR(中断请求)输入。当I／O接口向CPU发出中断请求信号INTR时，若CPU没

有关中断指令DI，且没有其它种类的中断请求，则CPU就会响应这个中断，这时由硬

件电路自动形成一个重新起动指令RST，它的操作码是一个字节，为11NNN111，该操作

码不是存在存贮器中，程序不能对它进行控制，在执行该指令时，将程序计数器PC内

容推入堆栈，并把子程序入口地址0000000000NNN000送入PC。其中，NNN为3位二进

制码，它有8种不同的编码000～111。对于请求中断的I／O接口不同，向CPU提供3

位二进制码的编码也不同，可得到8个不同中断服务子程序的入口地址，当NNN＝000

时，其入口地址为0000H，NNN＝001，入口地址为0008H，依次入口地址为0010H、0018H、

0020H、0028H、0030H和0038H。在五种中断请求中，INTR中断优先权最低。这5种中

断请求的优先级及中断服务子程序入口地址可归纳在表2.2中。

表2.2 8085A中断类型和优先权级别

INTA=0表示CPU已响应中断请求，并读取由

外部硬件电路产生的重新起动指令RST或直

接调用子程序。

HOLD(保持请求)。输入，高电平有效。

它是I／O接口对CPU提出使用地址和数据总

线的请求信号。CPU响应这一请求时，就在

结束当前机器周期后，CPU放弃对地址、数

据总线的控制权处于保持状态，但CPU对不需要总线的操作仍然继续运行。此时，地址

总线、数据总线及RD、WR、IO／M等线均处于高阻抗状态。利用这一保持请求信号，可

实现I／O接口与存贮器直接交换信息而不必经过CPU，实现数据高速传送。

HLDA(保持响应)输出，高电平有效。表示CPU已接收到HOLD保持信号，并在所执行机器周期的最后时钟周期放弃总线使用权，使I／O接口与存贮器之间交换信息。在撤消HOLD信号后，HLDA变为低电平，并经半个时钟周期后CPU重新获得总线使用权。

X1和X2(时钟脉冲)。输入，8085A CPU工作的时钟脉冲频率为3MHz。在CPU内部有一个2分频电路。故由X1和X2端接入的晶振体或RC／LC振荡器电路输出的脉冲频率应为6MHz。另外，也可由X1端单端输入时钟脉冲信号，其频率也应为6MHz。在单端输入时钟脉冲时X2端接地。

CLK(时钟信号)。输出，该信号为CPU内部时钟电路的输出信号3MHz，供微型计算机系统使用：

Vcc：正5V电源。

Vss：基准地线。

三、Intel 8085A微处理器的指令系统

（一）8085A的寻址方式．

指令是由操作码和操作数两部分组成。其操作数部分可直接给出参加操作的数(立即数)或数所在的地址。所谓寻址方式就是如何确定操作数地址的方法。8085A CPU共有四种寻址方式，分述如下。

1．立即寻址

指令的第一字节为操作码，第二字节（8位）或第二和第三字节（16位）直接给

出数据本身。例如，把数24H送到累加器A中。

这一条指令的格式为：

第一字节 00111110 操作码3EH

第二字节 00100100 数据24H

这条指令用助记符表示为：MVI A，24H

2．直接寻址

在指令操作码后面用两个字节直接给出操作数的地址。例如，把存贮器5678H单元的内容80H取到累加器A中的指令，其指令格式为：

第一字节 00111010 操作码3AH

第二字节 01111000 低位地址78H

第三字节 01010110 高位地二56H

这条指令用助记符表示为：LDA 5678H

3．寄存器寻址

这种寻址方式是把操作数事先存放在某个寄存器中，并在指令中给出一个寄存器的地址。例如，寄存器A中原有一个数20H，现在要把数35H和累加器中的20H相加，我们可用两条指令进行上述操作，第一条指令把数35H存入某一寄存器(例如寄存器B)，第二条指令使寄存器B中的数和累加器A中的数相加。第二条指令的寻址方式为寄存器寻址，第一条指令寻址方式为立即寻址。进一步说明如下。

把数35H送寄存器B的指令为：

00000110 操作码06H表示把指令第二字节内容送寄存器B

00110101 数据35H

助记符表示为：MVI B，35H

把B中的数35H和A中原有数20H相加，其指令为一个字节：

10000000 80H表示B中内容与A中内容相加后存入A中。

助记符表示为：ADD B

4．间接寻址

指令提供一个寄存器对的地址，这个寄存器对的内容是操作数的16位地址。

例如寄存器B和C组成的16位寄存器对，在B和C中存放了一个存贮单元的地址5678H。在这个地址5678H的存贮单元中存放了数据72H。如果要把这个数送入累加器A，可用寄存器间接寻址方式。

这是一条单字节指令 00001010 操作码OAH

执行完这条指令，就可根据寄存器对BC中的地址(5678H)，到这一地址存贮单元去取数(72H)，把此数送累加器A。

对应的助记符为 LDAX B

（二）8085A的指令系统

8085A是8080的改进型。8080指令系统有基本指令72条，8085A在8080指令系统基础上增加2条，即74条。

下面按类别选一些指令加以说明，然后附上8080／8085A指令系统表及8085A特殊指令(见表2.3、表2.4所示)。

1．数据传送类

使数据从一个寄存器传送到另一个寄存器，或在寄存器和存贮器之间进行传送，或者把一个数据直接传送到寄存器中，这类共有13条指令。

例1 指令 MOV B，M

这条指令表示地址在寄存器对HL中的存贮单元的内容被送到寄存器B。

例2 指令 STA addr

该指令为累加器的内容被送到其地址在指令第2字节和第3字节中规定的存贮单元。 2．算术运算类

这类指令包括累加器中的数和寄存器中的数，或存贮器中的数，或立即数相加或相减。相加时可以不带进位也可带进位，相减时可以带或不带进位减。寄存器或存贮单元中的内容加1或减1以及十进制调整，共20条。

例1 指令 SUB M

这条指令表示累加器A中的内容减去地址在HL寄存器对中的存贮单元的内容，结果放在累加器中。

例2 指令 INR M

该指令表示地址存于HL寄存器对中的存贮单元的内容加1后送回原存贮单元。

3．逻辑运算类

这类指令包括累加器中的数和寄存器或存贮器中的数执行各种逻辑操作，共19条。

例1 指令 ANA B

表示累加器A中的数和寄存器B中的数进行“与”运算，运算结果存于A中。

例2 循环左移指令 RLC

该指令表示累加器A中第7位和第0位首尾相连，数字左移形成循环。第7位的b7，除移到第0位外，同时还送到进位位C y。进位位中原有值C y丢失。

4．转移类

这类指令包括条件和无条件转移、调用、返回和再起动，共8条。

例1 无条件转移指令 JMP addr

该指令表示执行这条指令后，PC不沿原程序顺序执行，而是转至由addr表示的地址开始的程序段去执行。

例2 条件转移指令 JNZ addr

该指令表示执行这条指令时，如果累加器A的内容不是零，则PC转向由addr开始的

程序段去执行。否则按原程序顺序执行。

例3 条件调子指令 CNZ addr

该指令表示执行这条指令时，如果累加器A内容为非零时调用子程序，否则不调用。子程序的入口地址为addr。

5．堆栈、输入／输出及计算机控制类

这类指令包括堆栈的推入或弹出指令、输入／输出指令、允许和不允许中断指令、暂停、空操作指令，以及读中断屏蔽位指令和设置中断屏蔽位指令等。共14条。

例1 指令 IN 05H

这条指令表示设备号为05H的输入设备中的数据读入到累加器A中。

例2 指令 HLT

这是暂停指令，它使CPU停止执行程序。如要恢复工作，需要外加一个中断请求信号。

注：[1]目标地址DDD 和源地址SSS 的意义为：

[2]两种周期时间(如5／11)表示指令的周期取决于条件标志。

8085A 比8080增加两条指令。8085A 除指令表内的与8080相同的指令外，还增加了读中断屏蔽位指令RIM 和设置中断屏蔽位指令SIM 。这是两条对CPU 引脚RST5.5、RST6.5、RST7.5三个中断请求及响应的管理指令。这两条指令还能提供CPU 串行输入线SID 和串行输出线SOD 的数据，以使CPU 与外围设备进行串行数据传送。 表2.4 8085A 的特有指令组

D 7D 6

D 5 D 4 D 3 D 2 D 1 D 0

SID 输入信息RST7.5中断信息RST6.5中断信息RST5.5中断信息

1—有请求

0—无请求0—不屏蔽1—屏蔽

RST7.5中断屏蔽状态RST6.5中断屏蔽状态RST5.5中断屏蔽状态1—允许中断0—禁止中断

RIM 指令读入到累加器中信息的定义

图2.5

D7D6D5 D4 D3 D2 D1 D0当D6=1时,由SOD输出

1—允许SOD输出，0—禁止输出

不用1—使RST7.5锁存器复位

0—不屏蔽

1—屏蔽RST7.5屏蔽

RST6.5屏蔽

RST5.5

屏蔽

1—允许屏蔽，0—禁止屏蔽

执行指令SIM时累加器A中各位的定义

图2.6

第三节单片计算机的原理及应用

一、概述

单片微型计算机（Single-Chip Microcomputer）就是将CPU，RAM，ROM，定时／计数器和多种I／O接口电路都集成在一块集成电路芯片上的微型计算机，又简称为单片机或微控制器(Microcontroller)。由于单片机具有控制功能强、体积小、成本低、功耗小等一系列特点，使它在工业控制、智能仪器、节能技术改造、通信系统、信号处理及家用电器产品中都得到广泛的应用。

1975年美国德州仪器(T1)公司推出TMS-1000，Intel公司推出4004 4位单片机。1980年Intel公司在 MCS-48系列的基础上，又推出高性能的MCS-51系列8位单片机。1982年16位单片机问世后。Intel又推出了MCS-96系列16位单片机。而今32位单片机又以其强大的功能提供给应用者。现在生产单片机的厂商已远不止Intel一家。许多厂商的单片机都是以Intel 8051为基础。如Philips公司首先购买了8051内核的使用权，并在此基础上增加具有自身特点的I2C总线，生产出一系列高性能的8位单片机。Atmel公司通过技术交换取得了80C31内核的使用权，生产出AT89C系列单片机。Siemens公司SAB-C5系列8位单片机C500CPU与80C51完全兼容。台湾华邦公司生产的W78系列8位单片机，也与标准的8051兼容。

由我国北京集成电路设计中心设计、美国生产的至今世界上最新型的高性能8位单片机BT／ATP89C51，也与MCS-51系列8位单片机在指令系统和引脚上完全兼容，不仅可以完全代替MCS-51系列8位单片机，而且能使系统具有许多MCS-51系列产品所没有的功能，也可取代8751，87C51等单片机。

二、MCS-51系列单片机结构

MCS-51是一种单片机系列的名称，属于这一系列的单片机芯片有许多种，但它基本组成和基本性能都是相同的。

（一）MCS-51单片机的基本组成

图3.1所示为MC5-51单片机的基本结构，每一片单片机包括：

·中央处理器CPU；

·内部数据存贮器RAM，用以存放可以读写的数据，如运算的中间结果和最终结

果等；

·内部指令存贮器ROM ，用以存放程序，也可存放一些原始数据和表格，但也有一些单片机内部不带ROM ；

·四个8位的并行输入／输出端口，每个端口可以用作输入，也可以用作输出； ·二个或者三个定时／计数器，可以用来对外部事物进行计数，也可以设置成定时器，并可以根据计数或定时的结果对计算机进行控制； ·内部中断控制系统；

·一个串行接口电路，使得数据可以一位一位串行地在计算机和外设之间传送，内部时钟产生电路，但晶体和微调电容需要外接，最高允许的振荡频率为12MH 。 上各个部分通过内部数据总线相连接。在许多情况下，单片机还要和外部设备或者外部存贮器相连接，这时的连接仍然是三总线方式：数据总线、地址总线和控制总线。但在MCS-51单片机中，没有单独的地址总线和数据总线，而是和P0口和P2口公用的：P0口分时地作为低8位地址线和8位数据线用，P2口则作为高8位地址线用。所以也是16条地址线和8条数据线，但要注意，它们不是独立的总线，而是和I ／O 端口合用的。这是MCS-51单片机结构上的一个特点。

另外一个特点则是程序存贮器和数据存贮器是分开的。用同样的16条地址线，加上不同的控制信号，可以分别寻址64kRAM 和64kROM ，这样，实际上扩大了单片机可以寻址的存贮器容量：使用16条地址线，可以寻址两个64k 存贮器地址，使实际的存贮空间扩大了一倍。

图3.1

振荡器及定时电路

4KB 程序存储器128B 数据存储器

2个16位定时器/计数器

CPU

可编程并行接口

可编程串行口

中断系统

P0P2P1P3TXD RXD INT0INT1

T0T1

频率基准源

（二） 8051单片机芯片内部逻辑结构

8051单片机内部结构框图如图3.1所示。和一般微处理机相比，除了增加了接口部分

外，基本结构是相似的，有的只是部件名称不同，如图中的PSW(程序状态字)就相当于一般微处理器中的FR(标志寄存器)。但也有明显不同的地方，如图中的DPTR(数据指针)是专门为指示RAM 地址而设置的寄存器。尤其值得提出的是图中各寄存器(除了暂存器TMP)实际上都不是独立的寄存器，而是内部数据RAM 的一部分。因此，要了解8051的内部结构，首先应了解其中的存贮器结构，然后才能进一步了解

CPU 和其他接口部。 （三）8051单片机的信号引脚及其功能 MCS-51系列中各种芯片的引脚是互相兼容的，因此，只需介绍一种芯片的引脚分配即可。

当然，不同芯片之间引脚功能也略有差异。MCS-51单片机是标准的40线双列直插式封装的集成电路芯片。图3.3是8051系列芯片的引脚

分配图。 端口0驱动器

端口2驱动器

端口0锁存器

端口2锁存器

RAM

(128x8) ROM (4Kx8)

程序地址寄存器

缓冲器

堆栈指示器SP

暂存寄存器1暂存寄存器2

B 寄存器P

C 加1寄存器

状态寄存器端口1锁存器端口1驱动器

端口3锁存器端口3驱动器

数据指针DPTR

PCON SCON TMOD TCON

TH0 TL0 TH1 TL1SBUF(TX) SBUF(RX) IE

中断、串行口和定时器的特殊功能寄存器

ACC

PC

定时与控制指令译码器 A L U P0.0-P0.7

P2.0-P2.7

P1.0-P1.7

P3.0-P3.7

指令寄存器

RAM 地址寄存器

图3.2

P1.0

P1.1

P1.2

P1.3

P1.4

P1.5

P1.6P1.7 RST/VPD

RXD/P3.0

TXD/P3.1

INT1/P3.3 T0/P3.4

T1/P3.5 RD/P3.7

XTAL2 XTAL1 V ss

1234567891011121314151617181920

4039383736353433323130292827262524232221

Vcc P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/Vpp ALE/PROG PSEN P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0

8751

8051

8031

图3.3

1.信号引脚介绍：

P0.0～P0.7：P0口8位双向I／O口。第二功能是在访问外部存贮器时可分时用作低8位地址线和8位数据线。

P1.0～P1.7：P1口8位双向I／O口。

P2.0～P2.7：P2口8位双向I／O口。第二功能是在访问外部存贮器时，输出高8位地址。

P3.0～P3.7：P3口8位双向I／O口。每条线都有各自的第二功能，详见的表3.1 表3.1 P3口线的第二功能

ALE／PROG：ALE是地址锁存允许信号，在访问外部存贮器时，用来锁存P0口送出低8位地址信号，以实现低位地址和数据的分时传送。

PSEN：外部程序存贮器ROM的读选通信号。在读外部ROM的时PSEN信号有效（低电平），而在访问外部数据RAM或内部程序ROM时，PSEN信号无效(高电平)。

EA：访问程序存储器控制信号。EA无效(高电平)，访问内部ROM，EA有效(高电平)，访问外部ROM。

RST:复位信号输入端。当此输入端保持两个机器周期(4个振荡周期)的高电平时，就可以完成8051复位操作。

XTALl和XTAL2 :外接晶体引线端。当使用芯片内部时钟时，由此二引线端用于外接石英晶体和微调电容；当使用外部时钟时，用于接外部时钟脉冲信号。

Vcc：电源端。

Vss：接地端。

三、MCS-51系列单片机存贮器的结构

MCS-51系列单片机是采用Harvard 结构即程序存储器和数据存储器相互分离，采用不