Hspice仿真工具介绍
HSPICE仿真工具的介绍：
一．HSPICE 的特点与结构
HSPICE 除了具备绝大多数SPICE 特性外，还具有许多新的特点，主要有：
1.优越的收敛性
2.精确的模型参数，包括许多Foundry 模型参数
3.层次式节点命名和参考
4.基于模型和库单元的电路优化，逐项或同时进行AC，DC 和瞬态分析中的优化
5.具备蒙特卡罗（Monte Carlo）和最坏情况（worst-case）分析
6.对于参数化单元的输入、出和行为代数化
7.具备较高级逻辑模拟标准库的单元特性描述工具
8.对于PCB、多芯片系统、封装以及IC 技术中连线间的几何损耗加以模拟
二．电源描述语句
HSPICE 中提供了一些供激励用的独立源和受控源。电源描述语句也由代表
电源名称的关键字、连接情况和有关参数值组成。描述电源的关键字含义为：
V: 独立电压源 I: 独立电流源
E: 电压控制电压源 F: 电流控制电流源
G: 电压控制电流源 H: 电流控制电压源
基于上面的语句格式，HSPICE 规定有七种独立电源：
1. 直流源
一般形式：VXXX n+ n- <
IXXX n+ n- <
例 V1 2 0 DC=5v
V1 2 0 5v
I1 3 0 DC=3mA
I2 3 0 3mA
2. 交流源
一般形式：VXXX n+ n-
IXXX n+ n-
例：V1 1 0 AC＝10V 90
VIN 1 0 AC 10V 90
ISRC 23 21 AC 0.333 45.0
如果在关键字AC 后面省去acmag，就认为该值是1。如果省去acphase，则认为该值为0。
3. 脉冲源
一般形式：PULSE <(> V1 V2
或： PU <(>
其中：
V1: 脉冲源开始前的初始值
V2: 脉动值
td: 第一个脉冲开始前的延迟时间，缺省值为0.0
tr: 脉冲上升时间，缺省值为TSTEP
tf: 脉冲下降时间，缺省值为TSTEP
pw: 脉冲宽度，缺省值为TSTEP
per: 脉冲周期，缺省值为TSTEP
4. 正弦源（调幅正弦信号）
一般形式：SIN <(> vo va
其中：
vo: 电压或电流偏移量
va: 电压或电流幅度峰值
freq: 频率，缺省值是1／TSTOP。单位是Hz
td: 延迟时间，缺省值是0.0，单位是秒。
三. 半导体器件描述语句
电路中每个半导体器件也和上述的元件一样需用器件语句来描述。每个器件
描述语句的第一字母是代表某种器件的关键字，这一节中所涉及的关键字的含义
为：
D：晶体二极管 Q：双极型晶体三极管
J：结型或MES 场效应晶体管 M：MOS 场效应管
1. 晶体二极管
一般形式: DXXX nplus nminus mname
+
+
2. 双极型晶体三极管
一般形式： QXXX nc nb ne
+
3. 结型场效应管或MESFET
一般形式： JXXX nd ng ns
+
4. MOS场效应管
一般形式：MXXX nd ng ns
+
+
+
+
四.子电路描述语句（.SUBCKT或.MACRO语句）
HSPICE 软件允许用户在程序执行过程中调用由各种HSPICE 元件和器件构成的子电路。子电路的大小或复杂性没有限制，子电路中可嵌套其它子电路。子电路是以 .SUBCKT 或 .MACRO 开头，以 .ENDS 结束的一组语句。一旦定义好，它可看作是以X 关键字开头的器件。
1.子电路定义开始语句
一般形式: .SUBCKT subnam n1
或 .MACRO subnam n1
其中：
subnam 是子电路参考名
n1…是子电路外部参考节点，它们不能为零（地节点）。
子电路定义中的任何节点是局部变量，只有下述三种节点情况例外 :
1．接地点 (节点为 0 )
2．在 MOSFET 或 BJT 模型中用 BLUK 定义的节点号
3．由 .GLOBAL 语句定义的节点号，所以子电路定义中的节点号、器件名、MODEL 的说明可以和外部的相同，而不会冲突。
2. 子电路终止语句
一般形式： .ENDS < SUBNAM >
或 .EOM < SUBNAM >
该语句一定是子电路定义的最后一个语句。SUBNAM 代表该子电路名。如果
该语句后有子电路名，则表示该子电路定义结束，若无子电路名，则表示 .ENDS 或 .EOM 之前的所有子电路定义都结束。子电路名只有在子电路定义嵌套时才
需要写在 .ENDS 或 .EOM 语句中。
3.子电路调用语句
一般形式: Xyyy n1 < n2 n3 . . . > subnam < parnam=val . . .>
+
其中:
XYYY 子电路元件名，必须以”X”开头，后面最多跟15 个字符的字符串
hspice仿真整理
§电路级和行为级仿真 §直流特性分析、灵敏度分析 §交流特性分析 §瞬态分析 §电路优化（优化元件参数） §温度特性分析 §噪声分析 例(Hspicenetlist for the RC network circuit)： .title A SIMPLE AC RUN .OPTIONS LIST NODE POST .OP .AC DEC 10 1K 1MEG .PRINT AC V(1) V(2) I(R2) I(C1) V1 1 0 10 AC 1 R1 1 2 1K R2 2 0 1K C1 2 0 .001U .END 输出文件：一系列文本文件 ?*.ic：initial conditions for the circuit ?*.lis：text simulation output listing ?*.mt0,*.mt1…：post-processor output for MEASURE statements ?*.pa0 ：subcircuit path table ?*.st0 ：run-time statistics ?*.tr0 ,*.tr1…：post-processor output for transient analysis ?*.ac0,*.ac1…: post-processor output for AC analysis .TITLE 语句 .TITLE
TSPC锁存器的设计与HSPICE仿真
IC课程设计报告 题目TSPC锁存器的设计与HSPICE仿真学院 专业 班级 学生姓名 日期
指导教师（签字） HSPICE简介 SPICE（Simulator Program with Integrated Circuit Emphasis，以集成电路为重点的模拟程序）模拟器最初于20世纪70年代在berkeley开发完成，能够求解描述晶体管、电阻、电容以及电压源等分量的非线性微分方程。SPICE 模拟器提供了许多对电路进行分析的方法，但是数字VLSI电路设计者的主要兴趣却只集中在直流分析（DC analysis）和瞬态分析（transient analysis）两种方法上，这两种分析方法能够在输入固定或实时变化的情况下对节点的电压进行预测。SPICE程序最初是使用FORTRAN语言编写的，所以SPICE就有其自身的一些相关特点，尤其是在文件格式方面与FORTRAN有很多相似之处。现在，大多数平台都可以得到免费的SPICE版本，但是，往往只有商业版本的SPICE 才就有更强的数值收敛性。尤其是HSPICE，其在工业领域的应用非常广泛，就是因为其具有很好的收敛性，能够支持最新的器件以及互连模型，同事还提供了大量的增强功能来评估和优化电路。PSPICE也是一个商业版本，但是其有面向学生的限制性免费版本。本章所有实例使用的都是HSPICE，这些实例在平台版本的SPICE中可能不能正常运行。 虽然各种SPICE模拟器的细节随着版本和操作平台的不同而各不相同，但是所有版本的SPICE都是这样工作的：读入一个输入文件，生产一个包括模拟结果、警告信息和错误信息的列表文件。因为以前输入文件经常是以打孔卡片盒的方式提供给主机的，所以人们常常称输入文件为SPICE“卡片盒（deck）”，输入文件中的每一行都是一张“卡片”。输入文件包含一个由各种组件和节点组成的网表。当然输入文件也包含了一些模拟选项、分析指令以及器件模型。网吧可以通过手工的方式输入，也可以从电路图或者CAD工具的版图(layout)中提取。 一个好的SPICE“卡片盒”就好像是一段好的软件代码，必须具有良好的可读性、可维护性以及可重用性。适当地插入一些注释和空白间隔有助于提高“卡片盒”的可读性。一般情况下，书写SPICE“卡片盒”的最好方法就是：先找一个功能完备、正确的“卡片盒”范例，然后在此基础上对其进行修改。
CADENCE工具VIRTUSO-DRACULA入门介绍
CADENCE工具VIRTUSO/DRACULA入门介绍 (2) 1．使用V IRTUSO/D IV A/D RACULA之前的准备 (2) 1.1．找一台装有IC工具的服务器 (2) 1.2．连接到这台计算机上 (2) 2．IC工具的软件环境配置 (3) 2.1．创建IC工具的启动目录，即工作目录。 (3) 2.2．将配置文件拷贝到IC工具的启动目录 (3) 2.3．将工艺文件和显示文件拷贝至工作目录 (3) 2.4．启动IC工具,命令为icfb& (3) 3．IC工具的使用 (4) 3.1．新建一个设计库 (4) 3.2．Compile一个工艺文件 (5) 3.3．创建新设计 (5) 3.4．编辑电路图 (5) 3.5．编辑版图 (6) 3.6．根据习惯改变版图层次的显示特性 (7) 3.7．完成版图编辑之后保存,退出 (8) 4．版图的DRC检查 (8) 4.1．基于Diva的方式(不推荐) (8) 4.2．基于Dracula的方式(推荐) (8) 5．LVS (10) 5.1．准备版图的GDS文件 (10) 5.2．准备电路网表 (10) 5.3．用LOGLVS转换电路网表成LVS要求格式 (11) 5.4．修改lvs的命令文件 (12) 5.5．运行PDRACULA来生成lvs任务的可执行文件 (12) 5.6．在控制台下，运行https://www.360docs.net/doc/968723267.html,文件 (12) 5.7．查看错误 (12) 5.8．修正版图或网表错误 (13) 6．一些小经验 (13) 7．附件清单 (14)
Cadence工具Virtuso/Dracula入门介绍 （以上华0.6um DPDM工艺设计库为例） Cadence 是一套功能强大的EDA软件，包含有诸如IC、SE等常用芯片设计工具。其中IC是针对全定制芯片设计应用的，IC本身仍是一套工具集。本手册主要讨论其中的全定制版图设计工具Virtuso和验证工具Diva/Dracula之使用方法。其中Diva是基于Xwindow 的方式，而Dracula是基于命令行的方式；Virtuso中提供这两者的相关接口。 采用Virtuso/ Diva/Dracula进行芯片的设计和验证大致有如下几步：准备schmematic(电路)、画layout(版图)、作版图设计规则检查（DRC）、做电路与版图的一致性检查(LVS)、导出最终版图的gds文件。 缩写术语： ERC: Electrical Rule Check DRC: Design Rule Check LVS: Layout Versus Schematic LPE: Layout Parameter Extraction PRE: Parasitic Resistor Extraction 1．使用Virtuso/Diva/Dracula之前的准备 1.1．找一台装有IC工具的服务器 Virtuso不能单独安装，所以只有在安装了IC工具的计算机上才能使用。 [例]机房的10台服务器(IP:219.223.169.111到219.223.169.120)都能使用Virtuso/Diva/Dracula. 1.2．连接到这台计算机上 除非是在自己的计算机上安装有IC工具，否则您必须保证能够从您的计算机远程登录到装有IC的服务器上。 [例]以登录服务器IC来说明远程登录方法： a．向管理员申请用户（每个人都已经有了一个用户） b．下载远程登录软件Exceed， 在本地计算机上安装； 安装完毕之后进行远程登录配置： 在开始菜单→程序→Hummingbird.Exceed.v7.1.Multilanguage→Exceed→Client Wizard设定xterm，Host:219.223.169.111，Host type: Linux（下拉菜单选择），其余next即可。c．完成登录。 采用其它方式比如vnc、xWin、SSH Secure Shell Client等远程终端方法登录。 『注意』使用不同的远程登陆软件连接服务器；不同的服务器所需的软件设置均有所不同，配置细节请咨询曾经使用过该登陆软件的师兄师姐或同学。
(完整版)HSPICE与CADENCE仿真规范与实例..
电路模拟实验专题 实验文档
一、简介 本实验专题基于SPICE（Simulation Program With Integrated Circuit）仿真模拟，讲授电路模拟的方法和spice仿真工具的使用。 SPICE仿真器有很多版本，比如商用的PSPICE、HSPICE、SPECTRE、ELDO，免费版本的WinSPICE，Spice OPUS等等，其中HSPICE和SPECTRE功能更为强大，在集成电路设计中使用得更为广泛。因此本实验专题以HSPICE和SPECTRE作为主要的仿真工具，进行电路模拟方法和技巧的训练。 参加本实验专题的人员应具备集成电路设计基础、器件模型等相关知识。 二、Spice基本知识(2) 无论哪种spice仿真器，使用的spice语法或语句是一致的或相似的，差别只是在于形式上的不同而已，基本的原理和框架是一致的。因此这里简单介绍一下spice的基本框架，详细的spice语法可参照相关的spice教材或相应仿真器的说明文档。 首先看一个简单的例子，采用spice模拟MOS管的输出特性，对一个NMOS管进行输入输出特性直流扫描。V GS从1V变化到3V，步长为0.5V；V DS从0V变化到5V，步长为0.2V；输出以V GS为参量、I D与V DS之间关系波形图。 *Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u VGS 1 0 1.0 VDS 2 0 5 .op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe *model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7 .end 描述的仿真电路如下图，
cadence工具介绍
标签：cadence工具介绍 cadence工具介绍 主要是cadence的常用工具： （一）System & Logic Design & Verification 1、SPW：系统仿真工具，与matlab相似，但是比其专业，用于系统建模，常用于通信系统2、Incisive： 就是大家最常用的nc_verilog, nc_sim, nc_lauch，以及ABV,TBV的集合，仿真和验证功能很强大 （二）Synthesis & Place & Route 1、BuildGates：与DC同期推出的综合工具，但是在国内基本上没有什么市场，偶尔有几家公司用2、RTL Complil er：继BuildGates之后的一个综合工具，号称时序，面积和功耗都优于DC，但是仍然无法取代人们耳熟能详的DC 3、Silicon Ensemble & PKS: 硅谷早期做物理设计的工程师，几乎都用它。是第一个布局布线工具4、First Encount er & SoC Encounter: 继SE以后的很好的P&R工具，但是盗版太少，所以也只有大公司能用且都用，但是目前astro在国内有赶超之意5、Cetlic ：噪声分析工具，权威6、Fire&Ice: 分布参数提取工具，国内很多人用synopsys的StarRC 7、VoltageStrom：静态功耗和动态功耗分析的很不错的工具，与s 的Power Complier相同。8、SingnalStrom：时序分析工具，唯一一个能建库的工具9、nanoroute : 很强大的布线器喔，但是不是一般人能用的到的。我也是在cadence实习的时候爽过的，比astro快十倍不止。 （三）custom IC Design 1、Virtoso：版图编辑工具，没有人不知道吧，太常用了，现在还有一个公司的laker 2、diva, dracula, assura: 物理验证工具，用的比较普遍，但是calibre是标准，很多公司都是用其中的一个和calibre同时验证，我好可怜，现在只能用herculus （四）数模混合信号设计这部分太多了，但是一个ADE的环境基本上都能包括，不细说了，打字都打累了（五）PCB A llego最为典型了，很多大公司都用的。 系统分类: 软件开发 | 用户分类: IC设计 | 来源: 原创 | 【推荐给朋 友】 | 【添加到收藏夹】 Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了EDA 设计的方方面面。下面主要介绍其产品线的范围。 1、板级电路设计系统。 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计仿真等等。包括： A、Concept HDL原理图设计输入工具, 有for NT和for Unix的产品。
Cadence仿真简介
时序计算和Cadence仿真结果的运用 中兴通讯康讯研究所EDA设计部余昌盛刘忠亮 摘要：本文通过对源同步时序公式的推导，结合对SPECCTRAQuest时序仿真方法的分析，推导出了使用SPECCTRAQuest进行时序仿真时的计算公式，并对公式的使用进行了说明。 关键词：时序仿真源同步时序电路时序公式 一．前言 通常我们在时序仿真中，首先通过时序计算公式得到数据信号与时钟信号的理论关系，在Cadence仿真中，我们也获得了一系列的仿真结果，怎样把仿真结果正确的运用到公式中，仿真结果的具体含义是什么，是我们正确使用Cadence仿真工具的关键。下面对时序计算公式和仿真结果进行详细分析。 二．时序关系的计算 电路设计中的时序计算，就是根据信号驱动器件的输出信号与时钟的关系（Tco——时钟到数据输出有效时间）和信号与时钟在PCB上的传输时间（Tflytime）同时考虑信号驱动的负载效应、时钟的抖动（Tjitter）、共同时钟的相位偏移（Tskew）等，从而在接收端满足接收器件的建立时间（Tsetup）和保持时间（Thold）要求。通过这些参数，我们可以推导出满足建立时间和保持时间的计算公式。 时序电路根据时钟的同步方式的不同，通常分为源同步时序电路（Source-synchronous timing）和共同时钟同步电路（common-clock timing）。这两者在时序分析方法上是类似的，下面以源同步电路来说明。 源同步时序电路也就是同步时钟由发送数据或接收数据的芯片提供。图1中，时钟信号是由CPU驱动到SDRAM方向的单向时钟，数据线Data是双向的。 图1
图2是信号由CPU 向SDRAM 驱动时的时序图，也就是数据与时钟的传输方向相同时 的情况。 Tsetup ’ Thold ’ CPU CLK OUT SDRAM CLK IN CPU Signals OUT SDRAM Signals IN Tco_min Tco_max T ft_clk T ft_data T cycle SDRAM ’S inputs Setup time SDRAM ’S inputs Hold time 图2 图中参数解释如下： ■ Tft_clk ：时钟信号在PCB 板上的传输时间； ■ Tft_data ：数据信号在PCB 板上的传输时间； ■ Tcycle ：时钟周期 ■ Tsetup’：数据到达接收缓冲器端口时实际的建立时间； ■ Thold’：数据到达接收缓冲器端口时实际的保持时间； ■ Tco_max/Tco_min ：时钟到数据的输出有效时间。 由图2的时序图，我们可以推导出，为了满足接收芯片的Tsetup 和Thold 时序要求，即 Tsetup’>Tsetup 和Thold’>Thold ，所以Tft_clk 和Tft_data 应满足如下等式： Tft_data_min > Thold – Tco_min + Tft_clk （公式1） Tft_data_max < Tcycle - Tsetup – Tco_max + Tft_clk (公式2) 当信号与时钟传输方向相反时，也就是图1中数据由SDRAM 向CPU 芯片驱动时，可 以推导出类似的公式： Tft_data_min > Thold – Tco_min - Tft_clk （公式3） Tft_data_max < Tcycle - Tsetup – Tco_max - Tft_clk （公式4） 如果我们把时钟的传输延时Tft_clk 看成是一个带符号的数，当时钟的驱动方向与数据 驱动方向相同时，定义Tft_clk 为正数，当时钟驱动方向与数据驱动方向相反时，定义Tft_clk 为负数，则公式3和公式4可以统一到公式1和公式2中。 三．Cadence 的时序仿真 在上面推导出了时序的计算公式，在公式中用到了器件手册中的Tco 参数，器件手册中 Tco 参数的获得，实际上是在某一种测试条件下的测量值，而在实际使用上，驱动器的实际 负载并不是手册上给出的负载条件，因此，我们有必要使用一种工具仿真在实际负载条件下 的信号延时。Cadence 提供了这种工具，它通过仿真提供了实际负载条件下和测试负载条件 下的延时相对值。 我们先来回顾一下CADENCE 的仿真报告形式。仿真报告中涉及到三个参数：FTSmode 、
cadence仿真流程
第一章在Allegro 中准备好进行SI 仿真的PCB 板图 1)在Cadence 中进行SI 分析可以通过几种方式得到结果： * Allegro 的PCB 画板界面，通过处理可以直接得到结果，或者直接以*.brd 存盘。 * 使用SpecctreQuest 打开*.brd，进行必要设置，通过处理直接得到结果。这实际与上述方式类似，只不过是两个独立的模块，真正的仿真软件是下面的SigXplore 程序。 * 直接打开SigXplore 建立拓扑进行仿真。 2)从PowerPCB 转换到Allegro 格式 在PowerPCb 中对已经完成的PCB 板，作如下操作： 在文件菜单，选择Export 操作，出现File Export 窗口，选择ASCII 格式*.asc 文件格式，并指定文件名称和路径(图1.1)。 图1.1 在PowerPCB 中输出通用ASC 格式文件
图1.2 PowerPCB 导出格式设置窗口 点击图1.1 的保存按钮后出现图1.2 ASCII 输出定制窗口，在该窗口中，点击“Select All”项、在Expand Attributes 中选中Parts 和Nets 两项，尤其注意在Format 窗口只能选择PowerPCB V3.0 以下版本格式，否则Allegro 不能正确导入。 3)在Allegro 中导入*.ascPCB 板图 在文件菜单，选择Import 操作，出现一个下拉菜单，在下拉菜单中选择PADS 项，出现PADS IN 设置窗口(图1.3)，在该窗口中需要设置3 个必要参数： 图1.3 转换阿三次文件参数设置窗口 i. 在的一栏那填入源asc 文件的目录
TSPC锁存器的设计与HSPICE仿真设计
IC课程设计报告 题目 TSPC锁存器的设计与HSPICE仿真学院 专业 班级 学生姓名 日期 指导教师（签字）
HSPICE简介 SPICE（Simulator Program with Integrated Circuit Emphasis，以集成电路为重点的模拟程序）模拟器最初于20世纪70年代在berkeley开发完成，能够求解描述晶体管、电阻、电容以及电压源等分量的非线性微分方程。SPICE 模拟器提供了许多对电路进行分析的方法，但是数字VLSI电路设计者的主要兴趣却只集中在直流分析（DC analysis）和瞬态分析（transient analysis）两种方法上，这两种分析方法能够在输入固定或实时变化的情况下对节点的电压进行预测。SPICE程序最初是使用FORTRAN语言编写的，所以SPICE就有其自身的一些相关特点，尤其是在文件格式方面与FORTRAN有很多相似之处。现在，大多数平台都可以得到免费的SPICE版本，但是，往往只有商业版本的SPICE 才就有更强的数值收敛性。尤其是HSPICE，其在工业领域的应用非常广泛，就是因为其具有很好的收敛性，能够支持最新的器件以及互连模型，同事还提供了大量的增强功能来评估和优化电路。PSPICE也是一个商业版本，但是其有面向学生的限制性免费版本。本章所有实例使用的都是HSPICE，这些实例在平台版本的SPICE中可能不能正常运行。 虽然各种SPICE模拟器的细节随着版本和操作平台的不同而各不相同，但是所有版本的SPICE都是这样工作的：读入一个输入文件，生产一个包括模拟结果、警告信息和错误信息的列表文件。因为以前输入文件经常是以打孔卡片盒的方式提供给主机的，所以人们常常称输入文件为SPICE“卡片盒（deck）”，输入文件中的每一行都是一张“卡片”。输入文件包含一个由各种组件和节点组成的网表。当然输入文件也包含了一些模拟选项、分析指令以及器件模型。网吧可以通过手工的方式输入，也可以从电路图或者CAD工具的版图(layout)中提取。 一个好的SPICE“卡片盒”就好像是一段好的软件代码，必须具有良好的可读性、可维护性以及可重用性。适当地插入一些注释和空白间隔有助于提高“卡片盒”的可读性。一般情况下，书写SPICE“卡片盒”的最好方法就是：先找一个功能完备、正确的“卡片盒”范例，然后在此基础上对其进行修改。 二、要与要求 在两相时钟技术中，必须十分小心的对两个时钟信号进行布线以保证它们的
Cadenceallegro菜单解释
Cadence allegro菜单解释——file 已有 320 次阅读2009-8-16 19:17|个人分类:|关键词:Cadence allegro file 菜单解释 每一款软件几乎都有File菜单，接下来详细解释一下allegro与其他软件不同的菜单。 new 新建PCB文件，点new菜单进入对话框后，drawing type里面包含有9个选项，一般我们如果设计PCB就选择默认第一个board即可。 如果我们要建封装库选package symbol即可，其他7个选项一般很少用，大家可以理解字面意思就可以知道什么意思了。 open 打开你所要设计的 PCB文件，或者封装库文件。 recent designs 打开你所设计的PCB文件，一般是指近期所设计的或者打开过的PCB文件。 save 保存 save as 另存为，重命名。 import import 菜单包含许多项，下面详细解释一下我们经常用到的命令。 logic 导入网表，详细介绍在allegro基础教程连载已经有介绍，在此不再详细介绍。 artwork 导入从其他PCB文件导出的.art的文件。一般很少用词命令。 命令IPF和stream 很少用，略。 DXF 导入结构要素图或者其他DXF的文件。 导入方法如下： 点import/DXF后，在弹出的对话框选择，在DXF file里选择你要导入的DXF的路径，DXF units 选择MM，然后勾选use default text table和incremental addition，其他默认即可。再点edit/view layers弹出对话框，勾选select all，DXF layer filter 选择all，即为导入所有层的信息，然后在下面的class里选择board geometry，subclass选择assembly_notes，因为一般导入结构要素图都是导入这一层，然后点ok，进入了点import/DXF后弹出的对话框，然后点import即可将结构要素图导入。 IDF IFF Router PCAD 这四个命令也很少用，略。 PADS 一般建库的时候导入焊盘。 sub-drawing 命令功能非常强大，也是我们在PCB设计中经常用的命令，如果能够非常合理的应用sub-drawing命令会提高我们设计PCB的效率。
电路原理图设计及Hspice仿真
电路原理图设计及Hspice仿真 实验报告 学生姓名： 学号： 指导老师： 实验内容： 用EDP原理图设计软件设计出两级运算放大器的电路图 用Hspice软件完成此两级运算放大器的仿真 实验地点：***实验室 实验时间：2009年9月——2009年12月
实验任务： 根据运算放大器的设计要求(单位增益带宽、相位裕量、输入等效噪声、功耗等)，选择电路结构，详细分析了CMOS 运算放大器的所有性能参数，使用Level one 模型进行手工计算，设计出器件的几何尺寸，最后通过Hspice 仿真软件给出了性能指标的仿真结果。 实验思路： 两级运放可以同时实现较高增益和较大输出摆幅，其设计思路是将增益和摆幅要求分别处理，而不是在同一级中兼顾增益与摆幅。即运用第一级放大器得到高增益，可以牺牲摆幅，第二级放大器主要实现大输出摆幅，以补偿第一级牺牲的摆幅，并进一步提升增益，从而克服了单级运放增益与摆幅之间的矛盾，同时实现高增益和大摆幅。 实验指标： 开环增益≥80DB； 共模抑制比≥60DB； 相位裕度≥60°； 实验步骤： 一、用EDP原理图设计软件设计两级运算放大器的电路图，电路图如图一所示： 图一：CMOS两级运算放大器电路图 1、电路工作原理： 信号由差分对管两端输入，差模电压被转化为差模电流，差模电流作用在电流镜负载上又转化成差模电压，信号电压被第一次放大后被转化为单端输出，随即进入共源级再一次被放大后从漏端输出。电路特点是通过两级结构可以同时满足增益和输出摆幅的要求，即第一级提供高增益，可以牺牲摆幅，第二级弥补摆幅，同时进一步增大增益。 2、电路主体结构 由两个两个单级放大器构成，分别是：差分输入级和共源增益级。辅助电路为偏置电路和频率补偿电路。差分输入级采用PMOS 输入对管，NMOS 电流镜负载；共源级采用NMOS 放大管，PMOS 负载管；由六个MOS 管和一个电阻构成的电流源为两级放大电路提供偏置，另外还为频率补偿MOS 管提供偏压；一个NMOS 管和一个电容构成频率补偿电路，连接在共源级的输入输出之间作为密勒补偿。图一中分别命名为M1到M13。
CMOS实验课1HSPICE介绍
HSPICE介绍 1、为什么要使用Hspice进行电路仿真 Avant! Star_Hspice（Synopsys公司）是IC设计中最长用的仿真工具，是目前业界使用最为广泛的IC设计工具，甚至可以说是事实上的标准。目前，一般的书籍中都采用比较简单的MODEL对MOS 电路进行计算和估算。而工艺厂商提供的MODEL往往要高级的多、复杂的多。因此设计者除了利用书本上的公式对电路进行估算外，还需要使用更高级的MODEL对电路进行精确的仿真，这就有赖于仿真工具的使用，如Hspice，Spectre。 2、Hspice仿真的流程
3、Hspice所使用的单位（不区分大小写） 4、输入文件格式（.net /.sp）
5、电路元器件在Hspice文件中的表示方法 在器件名字前面加上前缀字符，即可被Hspice程序识别，如：MOS器件前缀为：M BJT器件前缀为：Q Diode器件前缀为：D 子电路的前缀为：X 电阻、电容、电感的前缀分别为R、C、L 下面表示一个器件名为M1的MOS管 MM1 ND NG NS NB MNAME L=VAL W=VAL M=VAL 下面表示一个器件名为C1的电容 CC1 net1 net2 1pf 定义子电路的语句如下： .SUBCKT SUBNAM（子电路的名字） 1 2 3 4（子电路外部节点）例子： .SUBCKT 2NAND 1 2 3 (描述电路结构) .ENDS 2NAND 调用子电路时，使用X前缀加实例名，将SUBCKT实例化，如： .XOPAMP1 4 5 6 OPAMP 6、信号源描述（激励描述）： 电压源－V，电流源－I Vxxx/Ixxx n+ n- <
完整版HSPICE与CADENCE仿真规范与实例
电路模拟实验专题 实验文档 一、简介 Simulation Program With Integrated Circuit）仿真模拟，SPICE（本实验专题基于讲授电路模拟的方法和spice仿真工具的使用。 SPICE仿真器有很多版本，比如商用的PSPICE、HSPICE、SPECTRE、ELDO，免费版本的WinSPICE，Spice OPUS等等，其中HSPICE和SPECTRE功能更为强大，在集成电路设计中使用得更为广泛。因此本实验专题以HSPICE和SPECTRE作为主要的仿真工具，进行电路模拟方法和技巧的训练。 参加本实验专题的人员应具备集成电路设计基础、器件模型等相关知识。 二、Spice基本知识(2) 无论哪种spice仿真器，使用的spice语法或语句是一致的或相似的，差别只是在于形式上的不同而已，基本的原理和框架是一致的。因此这里简单介绍一下spice的基本框架，详细的spice 语法可参照相关的spice教材或相应仿真器的说明文档。
首先看一个简单的例子，采用spice模拟MOS管的输出特性，对一个NMOS管进行输入输出特性直流扫描。V从1V变化到3V，步长为0.5V；V从0V变化到5V，步长为DSGS0.2V；输出以V为参量、I与V之间关系波形图。DSGSD *Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u VGS 1 0 1.0 VDS 2 0 5 .op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe *model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7 .end 描述的仿真电路如下图， 图2-1 MOS管输入输入特性仿真电路图 得到的仿真波形图如下图。 程序中可以知道spice电路描述的主要组成部分。从这个简单的spice 标题和电路结束语句（1）在输入的电路描述语句中输入的第一条语句必须是标题语句，最后一条必须是结束语句。在本例中， ←标题*Output Characteristics for NMOS ……. ……结束语句←.end 2电路描述语句）（器件模型等描述，另激励源、电路描述语句描述电路的组成和连接关系，包括元器件、外，如果电路是层次化的，即包含子电路，电路描述部分还包括子电路描述（。）.subckt元器采用不同的关键字作为元件名的第一个字母，要根据类型，在描述元器件时，NMOS件关键字见下表。如本例中，管的描述为：M1 2 1 0 0 MNMOS w=5u l=1.0u 表示的意思为： 元器件关键字x D G S B 模型名宽=xx 长=xx 其中D：漏结点；G：栅结点；S：源结点；B：衬底结点。
cadence软件介绍
1．Allegro PCB Design CIS Allegro PCB Design CIS Allegro Designer Entry CIS集成强大的原理图设计功能，其特点主要是具有快捷的元件信息管理系统（CIS），并具有通用PCB设计入口。扩展的CIS功能可以方便地访问本地元件优选数据库和元件信息。通过减少重新搜索元件信息或重复建库,手动输入元件信息，维护元件数据的时间，从而可以提高生产率。无论是设计全新的模拟，数字，或混合信号电路，还是修改现有电路板的电路原理图，或进行层次结构电路图设计，Allegro Designer Entry CIS 提供电路设计从构思到生产所需的一切。 Allegro Designer Entry CIS是全球应用最多且经过生产验证的原理图输入工具和强大的元件信息管理系统。 优点 1、提供快捷，直观的，具备完备功能的原理图编辑工具 2、通过层次式和变体（基于同一原理图，不同机型导出）设计提高复杂原理图的设计效率 3、具备强大功能的CIS，帮助加速设计进程，降低项目成本 4、原理图提供的自动缩放/搜索/导航功能，结合Allegro PCB Editor之间的交互探测和交互摆放，和集成的 AMS-Simulatuor帮助提供设计的可生产性 5、减少重复搜寻元件信息的时间，接收来自MRP，ERP和PLM的数据和支持关系型数据库使智能选择元件成为可能 6、通过直接访问ActiveParts和ActiveParts门户网站，提供给选择原理图设计所需要的元件和直接获取器件供应商元件数据更大的便利，ActiveParts提供了超过200万份的元器件数据 7、通过FPGA输出/输入双向数据流程自动整合可编程门阵列(FPGA)和可编程逻辑器件(PLD)，从而缩短设计时间 功能特色 全功能原理图编辑器 Allegro Designer Entry CIS，带有拼接式和层次式的原理图页面编辑器，它具有快捷、直观的原理图编辑的特点。原理图页面编辑器整合了标准的Windows用户界面，这些功能和特性是为工程师完成设计任务和发布设计设计数据而特别定制的。 1、在一个会话窗中可以查看和编辑多个项目 2、通过互联网访问最新元器件 3、对“What-if”场景使用状态标签 4、在设计中引入了高效率的电子表格式的属性编辑或者是在原理图编辑器中编辑属性和打印定义好的属性
Cadence软件介绍
Cadence软件介绍 Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了EDA 设计的方方面面。下面主要介绍其产品线的范围。 1、板级电路设计系统 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计仿真等等。包括： A、Concept HDL原理图设计输入工具, 有for NT和for Unix的产品。 B、Check Plus HDL原理图设计规则检查工具。（NT & Unix） D、Allegro Expert专家级PCB版图编辑工具（NT & Unix) E、SPECTRA Expert AutoRouter 专家级pcb自动布线工具 F、SigNoise信噪分析工具 G、EMControl 电磁兼容性检查工具 H、Synplify FPGA / CPLD综合工具 I、HDL Analyst HDL分析器 J、Advanced Package Designer先进的MCM封装设计工具 2、Alta系统级无线设计 这部分包括： A、SPW (Cierto Signal Processing Work System)信号处理系统。 可以说，spw包括了matlab的很多功能，连demo都有点象。它是面向
电子系统的模块化设计、仿真和实现的环境。它的通常的应用领域包括无线和有线载波通信、多媒体和网络设备。在进行算法设计、滤波器设计、c Code生成、软/硬件结构联合设计和硬件综合的理想环境。 它里面非常有意思的就是信号计算器。 B、HDS (Hardware Design System)硬件系统设计系统 它现在是SPW的集成组件之一。包括仿真、库和分析扩展部分。可以进行spw的定点分析行为级和rtl级的代码生成。 C、Mutimedia多媒体（Multimedia Design Kit) 它可以进行多媒体应用的设计，包括电视会议系统、数字电视等等以及任何种类的图象处理系统的设计。 D、无线技术Wireless（IS-136 Verification Environment) 无线电技术标准系统级验证工具，可以在系统级的抽象层上生成、开发和改进遵守IS-54/136 标准的信号处理算法。在完成硬件结构设计后，就可以使用hds直接生成可综合的hdl描述和相应的标准检测程序（testbench）。 E、IS-95无线标准系统级验证 同上。 F、BONeS网络协议分析和验证的设计工具。 它是一套软件系统，专门用来做多媒体网络结构和协议的设计的。可以用来快速的生成和分析结构单元之间的信息流的抽象模型，并建立一个完整的无线网络的运作模型。例如，用户可以改进atm转换器的算法，并建立其基于微处理器包括高速缓存和内存和总线、通信处理方法的应用模型。 G、VCC 虚拟协同设计工具包 它是用来进行基于可重用的ip核的系统级设计环境。 3、逻辑设计与验证（LDV） LDV包括的模块有：
ASIC课程设计MOS输出级电路设计与Hspice仿真
ASIC课程设计MOS 输出级电路设计与Hspice仿真
目录 一．背景介绍................................... 错误!未定义书签。二．设计要求与任务................................ 错误!未定义书签。三．电路原理及设计方法............................ 错误!未定义书签。1．电阻负载共源级放大器电路原理分析..............错误!未定义书签。2．有源负载共源放大器设计方法....................错误!未定义书签。四．HSpice软件环境概述............................ 错误!未定义书签。1．简介 .........................................错误!未定义书签。2．特点 .........................................错误!未定义书签。3．界面预览 .....................................错误!未定义书签。五．设计过程...................................... 错误!未定义书签。六．结果和讨论.................................... 错误!未定义书签。七．设计心得...................................... 错误!未定义书签。八．库文件程序附录................................ 错误!未定义书签。
Hspice 常见si仿真子电路集锦
Hspice常见子电路集锦 TDR_differential source： .subcktTDR_SOURCE+Ro+Cable D+_SOURCE D-_SOURCE Vin1 1 0 pulse(0 1 0 100e-12) *positive source voltage Rin1 1 2 50 * positive source voltage internal resistance T1 2 0 D+_SOURCE 0 Zo=50 Td=200e-12 *TDR positive port 50ohm cable Vin2 4 0 pulse(0 -1 0 100e-12) *negative source voltage Rin2 4 5 50 * negative source voltage internal resistance T2 5 0 D-_SOURCE 0 Zo=50 Td=200e-12 *TDR negative port 50ohm cable .ends * TDR_differential termination .subcktTDR_Termination_R D+_T_R D-_T_R RD+ D+_T_R 0 50 RD- D-_T_R 0 50 .ends 统计眼图分析步骤： *Incident port definitions p1tx_in+ tx_in- 0 port=1 p2 in 0 port=2 Probe port definitions p3rxout+ rxout- 0 port=3 p4 out 0 port=4 Analysis statement .stateye T = 400p trf=20p + incident_Port= 1, 2 + probe_port = 3, 4 + Rj = 5p, 5p, 2p, 2p tran_init = 50 + T_resolution = 300 V_resolution = 300 Print, probe, and measure statements .print stateyeeye(4) .print stateyeber(3) .print stateyebathtubV(3, 0.9) .print stateyebathtubT(4, 1n) .probe stateyeeye(4) .probe stateyeber(3) .probe stateyebathtubV(3, 0.9)
Cadenceallegro菜单解释
Cade nceallegro 菜单解释一一file 已有320次阅读2009-8-1619:17 |个人分类：|关键词:Cadenceallegrofile 菜单解释每一款软件几乎都有File菜单，接下来详细解释一下allegro与其他软件不同的菜单。 new 新建PCB文件，点n ew菜单进入对话框后，draw in gtype里面包含有9 个选项，一般我们如果设计PCB就选择默认第一个board即可。 如果我们要建封装库选packagesymbol即可，其他7个选项一般很少用，大家可以理解字面意思就可以知道什么意思了。 ope n 打开你所要设计的PCB文件，或者封装库文件。 rece ntdesig ns 打开你所设计的PCB文件，一般是指近期所设计的或者打开过的PCB文件。 save 保存 saveas 另存为，重命名。 import import菜单包含许多项，下面详细解释一下我们经常用到的命令。 logic导入网表，详细介绍在allegro基础教程连载已经有介绍，在此不再详细介绍。
artwork导入从其他PCB文件导出的.art的文件。一般很少用词命令。 命令IPF和stream很少用，略。 DXF导入结构要素图或者其他DXF的文件。 导入方法如下： 点import/DXF后，在弹出的对话框选择，在DXFfile里选择你要导入的 DXF的路径，DXFunits选择MM，然后勾选usedefaulttexttable 和 in creme ntaladditi on，其他默认即可。再点edit/viewlayers弹出对话框，勾选selectall，DXFlayerfilter选择all，即为导入所有层的信息，然后在下面的class 里选择boardgeometry，subclass选择assembly.notes,因为一般导入结构要素图都是导入这一层，然后点ok，进入了点 import/DXF后弹出的对话框，然后点import即可将结构要素图导入。IDFIFFRouterPCA这四个命令也很少用，略。 PADS —般建库的时候导入焊盘。 sub-drawing命令功能非常强大，也是我们在PCB设计中经常用的命令， 如果能够非常合理的应用sub-drawing命令会提高我们设计PCB的效率。导入sub-drawing命令一般是将我们所导出sub-drawing的组建导入，包括线孔等等。例如我们在合作的过程中，将其他人画的线导入你所设计的PCB中，一般导入和导出的文件都是相同的PCB文件，也就是说板框outline和相对坐标零点时一样的，这样我们无论在导入还是导出的的时候总会输