半导体制程基本简介说明

半导体制程基本简介说明
半导体制程基本简介说明

(基本觀念) IC製程說明介紹

半導體的產品很多,應用的場合非常廣泛,圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為

PDID:Plastic Dual Inline Package

SOP:Small Outline Package

SOJ:Small Outline J-Lead Package

PLCC:Plastic Leaded Chip Carrier

QFP:Quad Flat Package

PGA:Pin Grid Array

BGA:Ball Grid Array

(圖一) 不同外形半導體元件(圖二)EPROM內部晶片

(圖三)EPROM晶片接腳放大圖(圖四)LED 燈

(圖五)LED內部晶片放大圖(圖六)LED通電時因晶片發亮而發光

雖然半導體元件的外型種類很多,在電路板上常用的組裝方式有二種:

一種是插入電路板的銲孔或腳座,如PDIP、PGA

一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA

從半導體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導體元件真正的的核心,是包覆在膠體或陶瓷內一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內部的晶片,圖三是以顯微鏡將內部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂,那是使用不當引發過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。

圖四是常見的LED,也就是發光二極體,其內部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負極的腳上,經由銲線連接正極的腳。當LED通過正向電流時,晶片會發光而使LED發亮,如圖六所示。

半導體元件的製作分成兩段的製造程序:

前一段是先製造元件的核心─晶片,稱為晶圓製造

後一段是將晶中片加以封裝成最後產品,稱為IC封裝製程,又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節中將簡介這兩段

的製造程序。

須經過下列主要製程才能製造出一片可用的晶片,以下是各製程的介紹:

(1)長晶(CRYSTAL GROWTH):

長晶是從矽沙中(二氧化矽)提鍊成單晶矽,製造過程是將矽石(Silica)或矽酸

鹽(Silicate) 如同冶金一樣,放入爐中熔解提鍊,形成冶金級矽。冶金級矽中尚含有雜質,接下來用分餾及還原的方法將其純化,形成電子級矽。雖然電子級矽所含的矽的純度很高,可達 99.9999 99999 %,但是結晶方式雜亂,又稱為多晶矽,必需重排成單晶結構,因此將電子級矽置入坩堝內加溫融化,先將溫度降低至一設定點,再以一塊單晶矽為晶種,置入坩堝內,讓融化的矽沾附在晶種上,再將晶種以邊拉邊旋轉方式抽離坩堝,而沾附在晶種上的矽亦隨之冷凝,形成與晶種相同排列的結晶。隨著晶種的旋轉上升,沾附的矽愈多,並且被拉引成表面粗糙的圓柱狀結晶棒。拉引及旋轉的速度愈慢則沾附的矽結晶時間愈久,結晶棒的直徑愈大,反之則愈小。

長晶可拉出不同外徑大小的晶棒,經以下加工可製成不同外徑之晶圓(Wafer),圖一中三片晶圓直徑分別為125mm、150mm及200mm。台灣製造晶圓有中德電子材料等公司,在中德公司網站上有更詳細相關資料。

圖一圖二

(2)切片(SLICING):

從坩堝中拉出的晶柱,表面並不平整,經過工業級鑽石磨具的加工,磨成平滑的圓柱,並切除頭尾兩端錐狀段,形成標準的圓柱,被切除或磨削的部份則回收重新冶煉。接著以以高硬度鋸片或線鋸將圓柱切成片狀的晶圓(Wafer)。

(3)邊緣研磨(EDGE-GRINDING):

將片狀晶圓的圓周邊緣以磨具研磨成光滑的圓弧形,如此可(1)防止邊緣崩裂,(2)防止在後續的製程中產生熱應力集中,(3)增加未來製程中鋪設光阻層或磊晶層的平坦度。

(4)研磨(LAPPING)與蝕刻(ETCHING):

由於受過機械的切削,晶圚表面粗糙,凹凸不平,及沾附切屑或污漬,因此先以化學溶液(HF/HNO3)蝕刻(Etching),去除部份切削痕跡,再經去離子純水沖洗吹乾後,進行表面研磨拋光,使晶圓像鏡面樣平滑(如上圖二可反射景物),以利後續製程。研磨拋光是機械與化學加工同時進行,機械加工是將晶圓放置在研磨機內,將加工面壓貼在研磨墊(Polishing Pad)磨擦,並同時滴入具腐蝕性的化學溶劑當研磨液,讓磨削與腐蝕同時產生。研磨後的晶圓需用化學溶劑清除表面殘留的金屬碎屑或有機雜質,再以去離子純水沖洗吹乾,準備進入植入電路製程。

(5)退火(ANNEALING):

將晶片在嚴格控制的條件下退火,以使晶片的阻質穩定。

(6)拋光(POLISHING):

晶片小心翼翼地拋光,使晶片表面光滑與平坦,以利將來再加工。

(7)洗淨(CLEANING):

以多步驟的高度無污染洗淨程序-包含各種高度潔淨的清洗液與超音動處理-除去晶片表面的所有污染物質,使晶片達到可進行晶片加工的狀態。

(8)檢驗(INSPECTION):

晶片在無塵環境中進行嚴格的檢查,包含表面的潔淨度、平坦度以及各項規格以確保品質符合顧客的要求。

(9)包裝(PACKING):

通過檢驗的晶片以特殊設計的容器包裝,使晶片維持無塵及潔淨的狀態,該容器並確保晶片固定於其中,以預防搬運過程中發生的振動使晶片受損。

製程

經過晶圓製造的步驟後,此時晶圓還沒任何的功能,所以必須經過積體電路製程,才可算是一片可用的晶圓。附圖一是完成積體電路製程的晶圓(此晶圓係瑕疵品,晶圓上的紅色線框,是人工加上的標記。)

圖一以下是積體電路製程的流程圖:

磊晶微影氧化擴散蝕刻金屬連線

磊晶(Epitoxy)

磊晶一詞源自於希臘文的epi(在上)和 taxis(有秩序的排列),其意乃有秩序的排列在其上。磊晶是單晶基板上成長薄膜的延伸,經由在單晶基板上增添的原子而形成的一個單晶結構的連續體。其原理可分為:

(1)液相磊晶(Liquid Phase Epitoxy,LPE)

液相磊晶成長是從液相中直接利用沉積法,在晶質基板上成長磊晶層,這種方法對於砷化鎵(GaAs)的成長和其相關的III-V族化合物特別有用。液相磊晶成長適合成長薄的磊晶層

(≧0.2μm),因為它具有低的成長速率,所以較其他方法有用。

(2) 氣相磊晶(Vapor Phase Epitoxy,VPE)

氣相晶矽層的成長稱為氣相磊晶。在其過程中,是用基板晶圓(Substrate wafer)當作一晶種。

在各種磊晶成長方法中,氣相磊晶成長是目前成長矽元件最主要的方法。而在氣相磊晶中又可分成物理氣相沉積(Physical Vapor Deposition,PVD)和化學氣相沉積 (Chemical Vapor Deposition,CVD) 兩種技術。前者主要是藉物理現象而後者則主要是以化學反應的方式,來進行薄膜的沉積。而PVD的應用大都侷限在金屬薄膜的沉積上,相反的,凡是所有半導體元件所需要的薄膜,不論半導體、導體或介電材料(Dielectrics),都可藉由CVD法來進行配製。因為CVD是藉反應氣體間的化學反應來產生所需要的薄膜,因此CVD法所製作的薄膜材料,其結晶性(Crystallinity)和理想配比(Stoichiometry)等與材質相關的一些性質,都比PVD法好很多。

(3) 分子束磊晶(Molecular Beam Epitoxy,MBE)

分子束磊晶成長是在超高真空的情形下,一個或多個熱原子或熱分子束在一結晶表面所產生的效果。MBE法能夠精確的控制化學組成和摻雜剖面,所以是近年來最熱門的磊晶技術。

微影(Lithography)

微影 (Lithography) 製程的技術,是在晶片的表面上覆上一層感光材料光阻,利用光源的平行光,透過光罩打在這層感光材料上。因為光罩上有IC佈線的圖案,因此透過光罩的光會在感光材料上,顯出IC佈線的影像,這個步驟稱為曝光(Exposure)。

此時有兩種做法,每一種做法需使用不同特性的感光材料:

第一種做法是圖案上透光的部份是佈線圖形

另一種做法是圖案上不透光的部份才是佈線圖形

由微影製程所形成的光阻圖案,並不是元件的最終圖形,僅是電路圖形的複製而已。為了加強光阻覆蓋的特性,使得圖案的轉移有更好的精確度,整個微影製程包含了七個細部動作。

(1) 表面清洗;(2)塗底 (Priming);(3)光阻覆蓋;(4)軟烤 (Soft Bake);(5)曝

光;(6)顯影;(7)硬烤。

氧化(Oxidation)

積體電路製程技術中,在半導體晶片的表面上形成一層穩定的氧化層是一項非常重要的關鍵步驟。此氧化層主要目的是保護P-N接面不受外界環境的污染,亦可當作電性絕緣之用。此氧化保護層是將矽晶片置於高溫的氧化環境中加熱而成。

擴散(Diffusion)

在半導體工業上主要是藉由高溫將摻質(doping)原子滲入半導體晶片中。擴散的方式可以藉由單一的操作程序並且可同時處理大約200至250個晶片,它的優點是可產生較小的逆向漏電流、高品質的p-n接面、以及較小的晶格破壞,所以被廣泛地使用。

蝕刻(Etching)

所謂蝕刻即指經由乾、濕的物理作用或化學反應之過程去除工件上某特定區域上之薄膜。在微影術步驟完成之後,光罩的圖案被複製在光阻層上,再應用蝕刻去除光阻層上不要的部份,以便進行下一步加工。目前在半導體製程上有二種蝕刻的方法,而兩者的差別取決於蝕刻劑為液態溶液或氣體。

金屬連線(Metallization)

金屬連接是在各微小元件之間建立彼此連接的線路。在高度真空下,將鋁加熱並蒸發為氣態,如此氣態鋁便可均勻地蒸鍍於晶圓上。在此製程裡所選用的金屬必須要有低電阻質,容易加工處理,我們一般所使用的是鋁、銅、鎢這類的金屬材料,而金屬連線間的絕緣層則多

半是使用二氧化矽。由於線寬技術的縮小化,以及各種新材料的引進所增加的複雜性,使得我們在金屬連線製程上必須引進一些材料,來讓可靠度提高,例如鈦化鎢、氮化鈦、鈦等多種金屬化合物。

(Die Saw )

晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之晶粒 (Die )切割分離。首先要在晶圓背面貼上膠帶(blue tape )並置於鋼製之框架上,此一動作叫晶圓黏片(wafer mount

),如圖一,而後再送至晶片切割機上進行切割。切割完後,一顆顆之晶粒井然有序的排列在膠帶上,如圖二、三,同時由於框架之支撐可避免膠帶皺摺而使晶粒互相碰撞,而框架撐住膠帶以便於搬運。

圖一 圖二

圖三

(Die Bond ) 黏晶的目的乃是將一顆顆分離的晶粒放置在導線架(lead frame ) 上並用銀膠( epoxy )黏著固定。導線架是提供晶粒一個黏著的位置(晶粒座die pad ),並預設有可延伸IC晶粒電路的延伸腳 (分為內引腳及外引腳 inner lead/outer lead )一個導線架上依不同的設計可以有數個晶粒座,這數個晶粒座通常排成一列,亦有成矩陣式的多列排法。

導線架經傳輸至定位後,首先要在晶粒座預定黏著晶粒的位置上點上銀膠(此一動作稱為點膠),然後移至下一位置將晶粒置放其上。而經過切割之晶圓上之晶粒則由取放臂一顆一顆地置放在已點膠之晶粒座上。黏晶完後之導線架則經由傳輸設備送至彈匣(magazine)內。黏晶後之成品如圖所示。

導線架成品

(Wire Bond)

銲線的目的是將晶粒上的接點以極細的金線(18~50um)連接到導線架上之內引腳,藉而將IC晶粒之電路訊號傳輸到外界。當導線架從彈匣內傳送至定位後,應用電子影像處理技術來確定晶粒上各個接點以及每一接點所相對應之內引腳上之接點的位置,然後做銲線之動作。

銲線時,以晶粒上之接點為第一銲點,內接腳上之接點為第二銲點。首先將金線之端點燒結成小球,而後將小球壓銲在第一銲點上(此稱為第一銲,first bond)。接著依設計好之路徑拉金線,最後將金線壓銲在第二銲點上(此稱為第二銲,second bond),同時並拉斷第二銲點與鋼嘴間之金線,而完成一條金線之銲線動作。接著便又結成小球開始下一條金線之銲線動作。銲線完成後之晶粒與導線架則如圖一所示。圖二為30μ?之金線與頭髮的比較。

圖一成品第一銲點

圖二第二銲點

(Mold)

封膠之目的有以下數點:

1、防止濕氣等由外部侵入。

2、以機械方式支持導線。

3、有效地將內部產生之熱排出於外部。

4、提供能夠手持之形體。

封膠之過程比較單純,首先將銲線完成之導線架置放於框架上並先行預熱,再將框架置於壓模機(mold press)上的封裝模上,此時預熱好的樹脂亦準備好投入封裝模上之樹脂進料口。啟動機器後,壓模機壓下,封閉上下模再將半溶化後之樹脂擠入模中,待樹脂充填硬化後,開模取出成品。封膠完成後的成品,可以看到在每一條導線架上之每一顆晶粒包覆著堅固之外殼,並伸出外引腳互相串聯在一起(如圖所示)。

成品

半导体全制程介绍

《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗(Cleaning)之后,送到热炉管 (Furnace)内,在含氧的环境中,以加热氧化(Oxidation)的方式在晶圆的表面 形成一层厚约数百个的二氧化硅层,紧接着厚约1000到2000的氮化硅层 将以化学气相沈积Chemical Vapor Deposition;CVP)的方式沈积(Deposition)在刚刚长成的二氧化硅上,然后整个晶圆将进行微影(Lithography)的制程,先在 晶圆上上一层光阻(Photoresist),再将光罩上的图案移转到光阻上面。接着利用蚀刻(Etching)技术,将部份未被光阻保护的氮化硅层加以除去,留下的就是所需要的线路图部份。接着以磷为离子源(Ion Source),对整片晶圆进行磷原子的植入(Ion Implantation),然后再把光阻剂去除(Photoresist Scrip)。制程进行至此,我们已将构成集成电路所需的晶体管及部份的字符线(Word Lines),依光罩所提供的设计图案,依次的在晶圆上建立完成,接着进行金属化制程(Metallization),制作金属导线,以便将各个晶体管与组件加以连接,而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测,以检验加工结果是否在规格内(Inspection and Measurement);如此重复步骤制作第一层、第二层...的电路部份,以在硅晶圆上制造晶体管等其它电子组件;最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要,FAB厂内通常可分为四大区: 1)黄光本区的作用在于利用照相显微缩小的技术,定义出每一层次所需要的电路图,因为采用感光剂易曝光,得在黄色灯光照明区域内工作,所以叫做「黄光区」。 2)蚀刻经过黄光定义出我们所需要的电路图,把不要的部份去除掉,此去除的步骤就> 称之为蚀刻,因为它好像雕刻,一刀一刀的削去不必要不必要的木屑,完成作品,期间又利用酸液来腐蚀的,所 以叫做「蚀刻区」。 3)扩散本区的制造过程都在高温中进行,又称为「高温区」,利用高温给予物质能量而产生运动,因为本区的机台大都为一根根的炉管,所以也有人称为「炉管区」,每一根炉管都有不同的作用。 4)真空

半导体封装制程简介

(Die Saw) 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片(Die)切割分離。首先要在晶圓背面貼上蓝膜(blue tape)並置於鋼 製的圆环上,此一動作叫晶圓粘片(wafer mount),如圖一,而後再 送至晶片切割機上進行切割。切割完後,一顆顆之芯片井然有序的排 列在膠帶上,如圖二、三,同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞,而圆环撐住膠帶以便於搬運。 圖一 圖二

(Die Bond) 粘晶(装片)的目的乃是將一顆顆分離的芯片放置在导线框架(lead frame)上並用銀浆(epoxy )粘着固定。引线框架是提供芯片一個粘着的位置+ (芯片座die pad),並預設有可延伸IC芯片電路的延伸腳(分為內 引腳及外引腳inner lead/outer lead)一個引线框架上依不同的設計可以有 數個芯片座,這數個芯片座通常排成一列,亦有成矩陣式的多列排法 。引线框架經傳輸至定位後,首先要在芯片座預定粘着芯片的位置上点

上銀浆(此一動作稱為点浆),然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒(magazine) 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定,胶可分为银浆(导电胶)和绝缘胶两种,根据不同芯片的性能要求使用不同的胶,通常导电胶在200度烤箱烘烤两小时;绝缘胶在150度烤箱烘烤两个半小时。 (Wire Bond) 焊线的目的是將芯片上的焊点以极细的金或铜线(18~50um)連接到引线框架上的內引腳,藉而將IC芯片的電路訊號傳輸到外界。當

半导体清洗设备制程技术及设备市场分析

半导体清洗设备制程技术与设备市场分析 (台湾)自?動?化?產?業?技?術?與?市?場?資?訊?專?輯 关键词 ?多槽全自动清洗设备Wet station ?单槽清洗设备Single bath ?单晶圆清洗设备Single wafer ?微粒particle 目前在半导体湿式清洗制程中,主要应用项目包含晶圆清洗与湿式蚀刻两项,晶圆(湿式) 清洗制程主要是希望藉由化学药品与清洗设备,清除来自周遭环境所附着在晶圆表面的脏污,以达到半导体组件电气特性的要求与可靠度。至于脏污的来源,不外乎设备本身材料产生、现场作业员或制程工程师人体自身与动作的影响、化学材料或制程药剂残留或不纯度的发生,以及制程反应产生物的结果,尤其是制程反应产生物一项,更成为制程污染主要来源,因此如何改善制程中所产生污染,便成为清洗制程中研究主要的课题。 过去RCA 多槽湿式清洗一直是晶圆清洗的主要技术,不过随着近年来制程与清洗设备的演进,不但在清洗制程中不断产生新的技术,也随着半导体后段封装技术的演进,清洗设备也逐渐进入封装厂的生产线中。以下本文即针对清洗设备与技术作一深入介绍,并分析清洗设备发展的关键机会及未来的发展趋势。 晶圆表面所残留脏污的种类非常多,约略可分成微粒、金属离子、有机物与自然氧化物。而这些污染物中,以金属离子对半导体组件的

电气特性有相当的影响力,其中尤其是重金属离子所引发的不纯度,将严重影响闸氧化层的临界崩溃电压、起始电压漂移与P-N 接合电压,进而造成制程良率的降低。所以,针对制程所使用的化学品与纯水,必须进行严格的纯度控制以有效降低生产过程所产生的污染源。由于集成电路随着制作集积度更高的电路,其化学品、气体与纯水所需的纯度也将越高,为提升化学品的纯度与操作良率,各家厂商无不积极改善循环过滤与回收系统,如FSI 公司提出point-of-generation (点产生)与point-of-use (点使用)相结合,比起传统化学瓶的供应方式,有着更佳的纯度。(注:POUCG点再生) 在半导体制程中,无论是在去光阻、化学气相沈淀、氧化扩散、晶圆研磨以后等各阶段制程都需反复清洗步骤,而在晶圆清洗部分也概略分为前后段清洗两部分(在晶圆生产处理过程中大致可区分为 前段与后段制程,前后段以金属制作蒸镀、溅镀为分界),在前段制程清洗方面,如Preclean、扩散、氧化层与氮化层的去除、复晶硅蚀刻与去除。后制程段清洗方面,包含金属间介电层与金属蚀刻后之清洗、光阻去除前后的清洗、CMP 制程后之清洗等。 由于晶圆污染来源除一般微粒(particle) 附着于晶圆表面上,并可能是污染物与晶圆表面之间产生连接,包含如多种化学键结,甚至于脏污被氧化层或有机物薄膜所深埋,即使经过多次的物理力洗濯或冲刷,均无法彻底去除此脏污,并有可能产生回污或交互污染。因此,清洗的方法除了物理力或溶解的洗净外,对于晶圆表面施予微量蚀刻(Micro-etching) 的化学清洗方式(如下表一),便成了不可或缺的关键

半导体制造基本概念

半导体制造基本概念 晶圆(Wafer) 晶圆(Wafer)的生产由砂即(二氧化硅)开始,经由电弧炉的提炼还原成冶炼级的硅,再经由盐酸氯化,产生三氯化硅,经蒸馏纯化后,透过慢速分解过程,制成棒状或粒状的「多晶硅」。一般晶圆制造厂,将多晶硅融解后,再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长,重76.6公斤的8?? 硅晶棒,约需2天半时间长成。经研磨、??光、切片后,即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序,把光罩上的图形转换到光阻 下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率,更在IC 制程的进步上,扮演着最关键的角色。由于光学上的需要,此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中,蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻(又称为电浆蚀刻)是目前最常用的蚀刻方式,其以气体作为主要的蚀刻媒介,并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先,电浆会将蚀刻气体分子分解,产生能够快速蚀去材料的高活性分子。此外,电浆也会把这些化学成份离子化,使其带有电荷。 晶圆系置于带负电的阴极之上,因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时,会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻,而后者也是干式蚀刻的重要角色。 基本上,随着所欲去除的材质与所使用的蚀刻化学物质之不同,蚀刻由下列两种模式单独或混会进行:

1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后,将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面,并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键,进而将晶圆表面材质分子一个个的打击或溅击(sputtering)出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时,被用来沉积出某种薄膜(film)的技术,所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时,包含有被沉积材料之原子的气体,会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时,会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有,不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有: ■二气化硅(通常直接称为氧化层) ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层(plasmas nitride dielectrics)是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜:内层介电层(ILD)、内金属介电层(IMD)、以及保护层。此外、金层化学气相沉积(包括钨、铝、氮化钛、以及其它金属等)也是一种热门的CVD应用。 物理气相沉积技术 如其名称所示,物理气相沉积(Physical Vapor Deposition)主要是一种物理制程而非化学制程。此技术一般使用氩等钝气,藉由在高真空中将氩离子加速以撞击溅镀靶材后,可将靶材原子一个个溅击出来,并使被溅击出来的材质(通常为铝、钛或其合金)如雪片般沉积在晶圆表面。制程反应室内部的高温与高真空环境,可使这些金属原子结成晶粒,再透过微影图案化(patterned)与蚀刻,来得到半导体组件所要的导电电路。 解离金属电浆(IMP)物理气相沉积技术

半导体概论

半导体生产流程 所谓的半导体,是指在某些情况下,能够导通电流,而在某些条件下,又具有绝缘体 效用的物质;而至于所谓的IC,则是指在一半导体基板上,利用氧化、刻蚀、扩散等 方法,将众多电子电路组成各式二极管、晶体管等电子组件,作在一微小面积上,以 完成某一特定逻辑功能(例如:AND、OR、NAND等),进而达成预先设定好的电路 功能。自1947年12月23日第一个晶体管在美国的贝尔实验室(Bell Lab)被发明出来,结束了真空管的时代,到1958年TI开发出全球第一颗IC成功,又意谓宣告晶体管的时代结束,IC的时代正式开始。从此开始各式IC不断被开发出来,集成度也不断提升。从小型集成电路(SSI),每颗IC包含10颗晶体管的时代;一路发展MSI、LSI、VLSI、ULSI;MSI(Middle-scale integration)中等规模集成电路;LSI(Large-scale integration)大规模集成电路;VLSI(Very-Large-scale integration)甚大规模集成电路;ULSI(Ultra-Large-scale integration)超大规模集成电路再到今天,短短50年时间,包含千万个以上晶体管的集成电路已经被大量生产,并应用到我们的生活的各领 域中来,为我们的生活带来飞速的发展。不能想象离开半导体产业我们的生活将会怎样,半导体技术的发展状况已成为一个国家的技术状况的重要指针,电子技术也成为 一个国家提高国防能力的重要途径。 半导产品类别 目前的半导体产品可分为集成电路、分离式组件、光电半导体等三种。 A.集成电路(IC),是将一电路设计,包括线路及电子组件,做在一片硅芯片上,使其 具有处理信息的功能,有体积小、处理信息功能强的特性。依功能可将IC分为四类产品:内存IC、微组件、逻辑IC、模拟IC。 B.分离式半导体组件,指一般电路设计中与半导体有关的组件。 常见的分离式半导体组件有晶体管、二极管、闸流体等。 C.光电式半导体,指利用半导体中电子与光子的转换效应所设计出之材料与组件。 主要产品包括发光组件、受光组件、复合组件和光伏特组件等。 1.IC产品介绍 IC产品可分为四个种类,这些产品可细分为许多子产品, 分述如下: 内存IC:顾名思义,内存IC是用来储存资料的组件,通常用在计算机、电视游乐器、电子词典上。依照其资料的持久性(电源关闭后资料是否 消失)可再分为挥发性、非挥发性内存;挥发性内存包括DRAM、SRAM,

分立器件通用技术介绍

分离器件通用技术介绍 图解半导体制程概论(3) 第四章分立器件 二极管的种类及其用法 二极管是一种具有1个PN接合的2个端子的器件。具有按照外加电压的方向,使电流流动或不 流动的性质。 二极管的基本特性 利用PN接合的少数载子的注入和扩散现象,只能一个方向(正向)上流通电流。如果在PN接合二极管的N型半导体加上负压、在P型半导体加上正电压,就可使电流流通。我们将该电流的流动方向叫做正向。如果外加正、负压与上述反方向的电压,则几乎不会流通电流。我们将该方向叫做反向。如果提高PN接合二极管的反向电压,则电流在某个电压值会急剧增加。我们将该电流叫做击穿电流。此时的电压值 对电流而言基本上为定值。 二极管的特性曲线和图形记号、结构 下图表示二极管的特性曲线和图形记号、结构图。

0.5 L0 CV] (V) 一40 -- > 反向电国 一100 一一300 反向电流V 〔"A〕 二极管的特性曲线

二极管的图形记号、结构 二极管的种类和应用 i )一般整流二极管 二极管在一般的应用上,有利用电流只在一个方向上流通的功能的交流电压主的整流电路。 2)齐纳二极管(Zener Diode ) 利用PN 接合二极管的反向击穿电压的即为齐纳二极管(恒定电压二极管)。由于该电压对于电 流来说基本上为定值,因此用于恒定电压调节器的基准电压源或浪涌电压(异常电压)吸收等用途。 电性 R 阳极(A| O 阳极IA ) 阴极K) —O 阴极(K ) PN 接合器 P 型 N 型 1 —' 电流 (流通方向) ________ ±]| L - -

3)其它二极管 ?进一步提高一般二极管的开关特性的高速恢复二极管(FRD ); .接合金属和半导体来替代PN接合的肖特基势垒二极管(Schottky barrier diode ); ?变容二极管、混合二极管、夹在真性半导体的I层中的PIN二极管等高频用二极管。 二极管的封装 1)单体 在一个封装中装一个器件的类型,使用最多。 2)中心抽头 用于一个封装内组装两个器件,且使用带有中心抽头的双绕线变压器的全波整流电路等。 3)串联 指两个二极管在内部串联,用于半波倍电压整流电路等。 4)桥式连接 如图所示,指装有四个二极管,用于将交流作全波整流时。

半导体工艺要点(精)

半导体工艺要点 1、什么是集成电路 通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照一定的电路互连,“集成”在一块半导体单晶片(如硅或砷化镓)上,封装在一个外壳内,执行特定电路或系统功能 2、集成电路设计与制造的主要流程框架 设计-掩模板-芯片制造-芯片功能检测-封装-测试 3、集成电路发展的特点 特征尺寸越来越小 硅圆片尺寸越来越大 芯片集成度越来越大 时钟速度越来越高 电源电压/单位功耗越来越低 布线层数/I/0引脚越来越多 4、摩尔定律 集成电路芯片的集成度每三年提高4倍,而加工特征尺寸(多晶硅栅长)倍,这就是 摩尔定 5、集成电路分类 6、半导体公司 中芯国际集成电路制造有限公司(SMIC) 上海华虹(集团)有限公司 上海先进半导体制造有限公司 台积电(上海)有限公司 上海宏力半导体制造有限公司TI 美国德州仪器 7、直拉法生长单晶硅 直拉法法是在盛有熔硅或锗的坩埚内,引入籽晶作为非均匀晶核,然后控制温度场,将籽晶旋转并缓慢向上提拉,晶体便在籽晶下按籽晶的方向长大。

1.籽晶熔接: 加大加热功率,使多晶硅完全熔化,并挥发一定时间后,将籽晶下降与液面接近,使籽晶预热几分钟,俗称“烤晶”,以除去表面挥发性杂质同时可减少热冲击 2.引晶和缩颈:当温度稳定时,可将籽晶与熔体接触。此时要控制好温度,当籽晶与熔体液面接触,浸润良好时,可开始缓慢提拉,随着籽晶上升硅在籽晶头部结晶,这一步骤叫“引晶”,又称“下种”。“缩颈”是指在引晶后略为降低温度,提高拉速,拉一段直径比籽晶细的部分。其目的是排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸。颈一般要长于20mm 3.放肩:缩颈工艺完成后,略降低温度,让晶体逐渐长大到所需的直径为止。这称为“放肩”。在放肩时可判别晶体是否是单晶,否则要将其熔掉重新引晶。单晶体外形上的特征—棱的出现可帮助我们判别,<111>方向应有对称三条棱,<100>方向有对称的四条棱。 4.等径生长:当晶体直径到达所需尺寸后,提高拉速,使晶体直径不再增大,称为收肩。收肩后保持晶体直径不变,就是等径生长。此时要严格控制温度和拉速不变。 5.收晶:晶体生长所需长度后,拉速不变,升高熔体温度或熔体温度不变,加快拉速,使晶体脱离熔体液面。 8、直拉法的两个主要参数:拉伸速率,晶体旋转速率悬浮区熔法 倒角是使晶圆边缘圆滑的机械工艺 9、外延层的作用 EpitaxyPurpose 1、Barrier layer for bipolar transistor 2、Reduce collector resistance while keep high breakdown voltage. 3、Improve device performance for CMOS and DRAM because much lower oxygen, 4、carbon concentration than the wafer crystal Epitaxy application,bipolar transistor Epitaxy application, CMOS

半导体各工艺简介5

Bubbler Wet Thermal Oxidation Techniques

Film Deposition Deposition is the process of depositing films onto a substrate. There are three categories of these films: * POLY * CONDUCTORS * INSULATORS (DIELECTRICS) Poly refers to polycrystalline silicon which is used as a gate material, resistor material, and for capacitor plates. Conductors are usually made of Aluminum although sometimes other metals such as gold are used. Silicides also fall under this category. Insulators refers to materials such as silicon dioxide, silicon nitride, and P-glass (Phosphorous-doped silicon dioxide) which serve as insulation between conducting layers, for diffusion and implantation masks,and for passivation to protect devices from the environment.

半导体制程气体介绍

一、半導體製程氣體介紹: A.Bulk gas: ---GN2 General Nitrogen : 只經過Filter -80℃ ---PN2 Purifier Nitrogen ---PH2 Purifier Hydrgen (以紅色標示) ---PO2 Purifier Oxygen ---He Helium ---Ar Argon ※“P”表示與製程有關 ※台灣三大氣體供應商: 三福化工(與美國Air Products) 亞東氣體(與法國Liquid合作) 聯華氣體(BOC) 中普Praxair B.Process gas : Corrosive gas (腐蝕性氣體) Inert gas (鈍化性氣體) Flammable gas (燃燒性氣體) Toxic gas (毒性氣體) C.General gas : CDA : Compressor DryAir (與製程無關,只有Partical問題)。 ICA : Instrument Compressor Air (儀表用壓縮空氣)。 BCA: Breathinc Compressor Air (呼吸系統用壓縮空氣)。 二、氣體之物理特性: A.氣體分類: 1.不活性氣體: N2、Ar、He、SF6、CO2、CF4 , ….. (惰性氣體) 2.助燃性氣體: O2、Cl2、NF3、N2O ,….. 3.可燃性氣體: H2、PH3、B2H6、SiH2Cl2、NH3、CH4 ,….. 4.自燃性氣體: SiH4、SC2H6 ,….. 5.毒性氣體: PH3、Cl2、AsH3、B2H6、HCl、SiH4、Si2H6、NH3 ,…..

半导体技术-半导体制程

半导体制程 一、洁净室 一般的机械加工是不需要洁净室(clean room)的,因为加工分辨率在数十微米以上,远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界,空间单位都是以微米计算,因此微尘颗粒沾附在制作半导体组件的晶圆上,便有可能影响到其上精密导线布局的样式,造成电性短路或断路的严重后果。 为此,所有半导体制程设备,都必须安置在隔绝粉尘进入的密闭空间中,这就是洁净室的来由。洁净室的洁净等级,有一公认的标准,以class 10为例,意谓在单位立方英呎的洁净室空间内,平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小,洁净度越佳,当然其造价也越昂贵。 为营造洁净室的环境,有专业的建造厂家,及其相关的技术与使用管理办法如下: 1.内部要保持大于一大气压的环境,以确保粉尘只出不进。所以需要大型鼓风机,将经滤网的空气源源不绝地打入洁净室中。 2.为保持温度与湿度的恒定,大型空调设备须搭配于前述之鼓风加压系统中。换言之,鼓风机加压多久,冷气空调也开多久。 3.所有气流方向均由上往下为主,尽量减少突兀之室内空间设计或机台摆放调配,使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4.所有建材均以不易产生静电吸附的材质为主。 5.所有人事物进出,都必须经过空气吹浴 (air shower) 的程序,将表面粉尘先行去除。 6.人体及衣物的毛屑是一项主要粉尘来源,为此务必严格要求进出使用人员穿戴无尘衣,除了眼睛部位外,均需与外界隔绝接触(在次微米制程技术的工厂内,工作人员几乎穿戴得像航天员一样。) 当然,化妆是在禁绝之内,铅笔等也禁止使用。 7.除了空气外,水的使用也只能限用去离子水 (DI water, de-ionized water)。一则防止水中粉粒污染晶圆,二则防止水中重金属离子,如钾、钠离子污染MOS晶体管的载子信道(channel),影响半导体组件的工作特性。去离子水以电阻率 (resistivity) 来定义好坏,一般要求至17.5M?-cm以上才算合格;为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡,才能放行使用。由于去离子水是最佳的溶剂与清洁剂,其在半导体工业之使用量极为惊人! 8.洁净室所有用得到的气源,包括吹干晶圆及机台空压所需要的,都得使用氮气 (98%),吹干晶圆的氮气甚至要求99.8%以上的高纯氮!以上八点说明是最基本的要求,另还有污水处理、废气排放的环保问题,再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆 (silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体,显然是经过纯炼与结晶的程序。目前晶体化的制程,大多是采用「柴可拉斯基」(Czycrasky) 拉晶法 (CZ法)。拉晶时,将特定晶向 (orientation) 的晶种 (seed),浸入过饱和的纯硅熔汤 (Melt) 中,并同时旋转拉出,硅原子便依照晶种晶向,乖乖地一层层成长上去,而得出所谓的晶棒 (ingot)。晶棒的阻值如果太低,代表其中导电杂质 (impurity dopant) 太多,还需经过FZ法 (floating-zone) 的再结晶 (re-crystallization),将杂质逐出,提高纯度与阻值。辅拉出的晶棒,外缘像椰子树干般,外径不甚一致,需予以机械加工修边,然后以X光绕射法,定出主切面 (primary flat) 的所在,磨出该平面;再以内刃环锯,削下一片片的硅晶圆。最后经过粗磨 (lapping)、化学蚀平 (chemical etching) 与拋光 (polishing) 等程序,得出表面粗糙度在0.3微米以下拋光面之晶圆。(至于晶圆厚度,与其外径有关) 三、半导体制程设备 半导体制程概分为三类:(1)薄膜成长 (2)微影罩幕 (3)蚀刻成型。设备也跟着分为四类:(a)高温炉管 (b)微影机台 (c)化学清洗蚀刻台 (d)电浆真空腔室。其中(a)~(c)机台依序对应(1)~(3)制程,而新近发展的第(d)项机台,则分别应用于制程(1)与(3)。

半导体全制程介绍

半导体全制程介绍 《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗 (Cleaning)之后,送到热炉管(Furnace)内,在含氧的 环境中,以加热氧化(Oxidation)的方式在晶圆的表面形 成一层厚约数百个的二氧化硅层,紧接着厚约1000到 2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition;CVP)的方式沈积(Deposition)在刚刚长成的二氧化硅上,然后整个晶圆将进行微影(Lithography)的制程,先在晶圆上上一层光阻(Photoresist),再将光罩上的图案移转到光阻上面。接着利用蚀刻(Etching)技术,将部份未被光阻保护的氮化硅层加以除去,留下的就是所需要的线路图部份。接着以磷为离子源(Ion Source),对整片晶圆进行磷原子的植入(Ion Implantation),然后再把光阻剂去除(Photoresist Scrip)。制程进行至此,我们已将构成集成电路所需的晶体管及部份的字符线(Word Lines),依光罩所提供的设计图案,依次的在晶圆上建立完成,接着进行金属化制程(Metallization),制作金属导线,以便将各个晶体管与组件加以连接,而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测,以检验加工结果是否在规格内(Inspection and Measurement);如此重复步骤制作第一层、第二层的电路部份,以在硅晶圆上制造晶体管等其它电子组件;最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要,FAB厂内通常可分为四大区: 1)黄光本区的作用在于利用照相显微缩小的技术,定义出每一层次所需要的电路图,因为采用感光剂易曝光,得在黄色灯光照明区域内工作,所以叫做「黄光区」。

COB半导体制程技术

C O B半导体制程技术 Standardization of sany group #QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN#

cob半导体制程技术 微机电制作技术,尤其是最大宗以硅半导体为基础的微细加工技术(silicon-basedmicromachining),原本就肇源于半导体组件的制程技术,所以必须先介绍清楚这类制程,以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(clean?room)的,因为加工分辨率在数十微米以上,远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界,空间单位都是以微米计算,因此微尘颗粒沾附在制作半导体组件的晶圆上,便有可能影响到其上精密导线布局的样式,造成电性短路或断路的严重后果。 为此,所有半导体制程设备,都必须安置在隔绝粉尘进入的密闭空间中,这就是洁净室的来由。洁净室的洁净等级,有一公认的标准,以class?10为例,意谓在单位立方英尺的洁净室空间内,平均只有粒径微米以上的粉尘10粒。所以class后头数字越小,洁净度越佳,当然其造价也越昂贵(参见图2-1)。 为营造洁净室的环境,有专业的建造厂家,及其相关的技术与使用管理办法如下: 1、内部要保持大于一大气压的环境,以确保粉尘只出不进。所以需要大型鼓风机,将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定,大型空调设备须搭配于前述之鼓风加压系统中。换言之,鼓风机加压多久,冷气空调也开多久。 3、所有气流方向均由上往下为主,尽量减少突兀之室内空间设计或机台摆放调配,使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出,都必须经过空气吹浴(airshower)的程序,将表面粉尘先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源,为此务必严格要求进出使用人员穿戴无尘衣,除了眼睛部位外,均需与外界隔绝接触(在次微米制程技术的工厂内,工作人员几乎穿戴得像航天员一样。) 当然,化妆是在禁绝之内,铅笔等也禁止使用。

图解半导体制程概论1

图解半导体制程概论(1) 第一章半导体导论 █半导体的物理特性及电气特性 【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。如: 杂质的添加·温度 光的照射·原子结合的缺陷 █半导体的材料 硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体. ●硅、锗半导体 (Si、Ge Semiconductor) 单结晶的硅、其各个原子与所邻接的原子共价电子(共有结合、共有化)且排列得井井有条。利用如此的单结晶,就可产生微观性的量子力学效果,而构成半导体器件。

●化合物半导体 (Compound Semiconductor) 除硅(Si)之外,第III族与第V族的元素化合物,或者与第IV族元素组成的化合物也可用于半导体 材料。 例如,GaAs(砷化镓)、Gap(磷化砷)、AlGaAs(砷化镓铝)、GaN(氮化镓)SiC(碳化硅)SiGe(锗化硅)等均是由2个以上元素所构成的半导体。

█本征半导体与自由电子及空穴 我们将第IV族(最外层轨道有四个电子)的元素(Si、Ge等),以及和第IV族等价的化合物(GaAs、GaN等),且掺杂极少杂质的半导体的结晶,称之为本征半导体(intrinsic semiconductor)。 ●本征半导体(intrinsic semiconductor) 当温度十分低的时候,在其原子的最外侧的轨道上的电子(束缚电子(bound electrons)用于结合所邻接的原子,因此在本征半导体内几乎没有自由载子,所以本征半导体具有高电阻比。

半导体简介

《晶柱成长制程》 硅晶柱的长成,首先需要将纯度相当高的硅矿放入熔炉中,并加入预先设定好的金属物质,使产生出来的硅晶柱拥有要求的电性特质,接着需要将所有物质融化后再长成单晶的硅晶柱,以下将对所有晶柱长成制程做介绍。 长晶主要程序︰ 融化(MeltDown) 此过程是将置放于石英坩锅内的块状复晶硅加热制高于摄氏1420度的融化温度之上,此阶段中最重要的参数为坩锅的位置与热量的供应,若使用较大的功率来融化复晶硅,石英坩锅的寿命会降低,反之功率太低则融化的过程费时太久,影响整体的产能。 颈部成长(Neck Growth) 当硅融浆的温度稳定之后,将<1.0.0>方向的晶种渐渐注入液中,接着将晶种往上拉升,并使直径缩小到一定(约6mm),维持此直径并拉长10-20cm,以消除晶种内的排差(dislocation),此种零排差(dislocation-free)的控制主要为将排差局限在颈部的成长。 晶冠成长(Crown Growth) 长完颈部后,慢慢地降低拉速与温度,使颈部的直径逐渐增加到所需的大小。 晶体成长(Body Growth) 利用拉速与温度变化的调整来迟维持固定的晶棒直径,所以坩锅必须不断的上升来维持固定的液面高度,于是由坩锅传到晶棒及液面的辐射热会逐渐增加,此辐射热源将致使固业界面的温度梯度逐渐变小,所以在晶棒成长阶段的拉速必须逐渐地降低,以避免晶棒扭曲的现象产生。 尾部成长(Tail Growth) 当晶体成长到固定(需要)的长度后,晶棒的直径必须逐渐地缩小,直到与液面分开,此乃避免因热应力造成排差与滑移面现象。

《晶柱切片后处理》 硅晶柱长成后,整个晶圆的制作才到了一半,接下必须将晶柱做裁切与检测,裁切掉头尾的晶棒将会进行外径研磨、切片等一连串的处理,最后才能成为一片片价值非凡的晶圆,以下将对晶柱的后处理制程做介绍。 切片(Slicing) 长久以来经援切片都是采用内径锯,其锯片是一环状薄叶片,内径边缘镶有钻石颗粒,晶棒在切片前预先黏贴一石墨板,不仅有利于切片的夹持,更可以避免在最后切断阶段时锯片离开晶棒所造的破裂。切片晶圆的厚度、弓形度(bow)及挠屈度(warp)等特性为制程管制要点。影响晶圆质量的因素除了切割机台本身的稳定度与设计外,锯片的张力状况及钻石锐利度的保持都有很大的影响。 圆边(Edge Polishing) 刚切好的晶圆,其边缘垂直于切割平面为锐利的直角,由于硅单晶硬脆的材料特性,此角极易崩裂,不但影响晶圆强度,更为制程中污染微粒的来源,且在后续的半导体制成中,未经处理的晶圆边缘也为影响光组与磊晶层之厚度,固须以计算机数值化机台自动修整切片晶圆的边缘形状与外径尺寸。 研磨(Lapping) 研磨的目的在于除去切割或轮磨所造成的锯痕或表面破坏层,同时使晶圆表面达到可进行抛光处理的平坦度。 蚀刻(Etching) 晶圆经前述加工制程后,表面因加工应力而形成一层损伤层(damaged layer),在抛光之前必须以化学蚀刻的方式予以去除,蚀刻液可分为酸性与碱性两种。 去疵(Gettering) 利用喷砂法将晶圆上的瑕疵与缺陷感到下半层,以利往后的.. IC制程。 抛光(Polishing) 晶圆的抛光,依制程可区分为边缘抛光与表面抛光两种

半导体制程简史

半导体制程简史 当线宽远高于10 微米时,纯净度还不像今天的器件生产中那样至关 紧要。旦随着器件变得越来越集成,超净间也变得越来越干净。今天,工厂 内是加压过滤空气,来去除哪怕那些可能留在芯片上并形成缺陷的最小的粒子。 半导体制造车间里的工人被要求着超净服来保护器件不被人类污染。 在利润增长的推动下,在1960 年代半导体器件生产遍及得克萨斯州和 加州乃至全世界,比如爱尔兰、以色列、日本、台湾、韩国、新加坡和中国, 且在今天已是一个全球商业。 半导体生产商的领袖大都在全世界拥有生产车间。英特尔,世界最大的 生产商,以及在美其他顶级生产商包括三星(韩国)、德州仪器(美国)、AMD(超 微半导体)(美国)、东芝(日本)、NEC 电子(日本)、意法半导体(欧洲)、英飞凌 (欧洲)、瑞萨(日本)、台积电(台湾,参见TSMC 网站)、索尼(日本),以及恩智 浦半导体(欧洲)在欧洲和亚洲都有自己的设备。 在2006 年,在美国有大约5000 家半导体和电子零件生产商,营业额达1650 亿美元(摘自Barnes 报告《2006 美国工业和市场展望》)。 以下为各半导体工艺节点出现时间和主要代表产品 ITRS : International Technology Roadmap for Semiconductors(国际半导体技术蓝图) ITRS 是由欧洲、日本、韩国、台湾、美国五个主要的芯片制造地区发起 的。发起组织分别是European Semiconductor IndustryAssociation(ESIA,欧洲半导体工业协会),the Japan Electronics and InformationTechnology Industries

半导体制造技术基本概念

半导体制造技术基本概念 晶圆(Wafer) 晶圆(Wafer)的生产由砂即(二氧化硅)开始,经由电弧炉的提炼还原成冶炼级的硅,再经由盐酸氯化,产生三氯化硅,经蒸馏纯化后,透过慢速分解过程,制成棒状或粒状的「多晶硅」。一般晶圆制造厂,将多晶硅融解后,再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长,重76.6公斤的8吋硅晶棒,约需2天半时间长成。经研磨、拋光、切片后,即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序,把光罩上的图形转换到光阻下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率,更在IC 制程的进步上,扮演着最关键的角色。由于光学上的需要,此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中,蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻(又称为电浆蚀刻)是目前最常用的蚀刻方式,其以气体作为主要的蚀刻媒介,并藉由电浆能量来驱动反应。电浆对蚀刻制程有物理性与化学性两方面的影响。首先,电浆会将蚀刻气体分子分解,产生能够快速蚀去材料的高活性分子。此外,电浆也会把这些化学成份离子化,使其带有电荷。晶圆系置于带负电的阴极之上,因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时,会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻,而后者也是干式蚀刻的重要角色。 基本上,随着所欲去除的材质与所使用的蚀刻化学物质之不同,蚀刻由下列两种模式单独或混会进行: 1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后,将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面,并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键,进而将晶圆表面材质分子一个个的打击或溅击(sputtering)出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时,被用来沉积出某种薄膜(film)的技术,所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时,包含有被沉积材料之原子的气体,会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时,会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有,不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有: ■二气化硅(通常直接称为氧化层) ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层(plasmas nitride dielectrics)是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜:

图解半导体制程概论

图解半导体制程概论(1) 电子技术资料 2007-08-14 20:50 阅读1155 评论6 字号:大中小 第一章半导体导论 █半导体的物理特性及电气特性 【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。如: 杂质的添加·温度 光的照射·原子结合的缺陷 1. █半导体的材料 硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体. ●硅、锗半导体 (Si、Ge Semiconductor) 单结晶的硅、其各个原子与所邻接的原子共价电子(共有结合、共有化)且排列得井井有条。利用如此的单结晶,就可产生微观性的量子力学效果,而构成半导体器件。 ●化合物半导体 (Compound Semiconductor) 除硅(Si)之外,第III族与第V族的元素化合物,或者与第IV族元素组成的化合物也可用于半导体材料。 例如,GaAs(砷化镓)、Gap(磷化砷)、AlGaAs(砷化镓铝)、GaN(氮化镓)SiC(碳化硅)SiGe(锗化硅)等均是由2个以上元素所构成的半导体。 █本征半导体与自由电子及空穴 我们将第IV族(最外层轨道有四个电子)的元素(Si、Ge等),以及和第IV族等价的化合物(GaAs、GaN等),且掺杂极少杂质的半导体的结晶,称之为本征半导体(intrinsic semiconductor)。

●本征半导体(intrinsic semiconductor) 当温度十分低的时候,在其原子的最外侧的轨道上的电子(束缚电子(bound electrons)用于结合所邻接的原子,因此在本征半导体内几乎没有自由载子,所以本征半导体具有高电阻比。 ●自由电子(free electrons) 束缚电子若以热或光加以激发时就成为自由电子,其可在结晶内自由移动。 ●空穴(hole) 在束缚电子成为自由电子后而缺少电子的地方,就有电子从邻接的Si原子移动过来,同时在邻接的Si原子新发生缺少电子的地方,就会有电子从其所邻接的Si原子移动过来。在这种情况下,其与自由电子相异,即以逐次移动在一个邻接原子间。缺少电子地方的移动,刚好同肯有正电荷的粒子以反方向作移动的动作,并且产生具有正电荷载子(空穴)的效力。 █ 添加掺杂物质的逆流地导体与电子及空穴 将第V族的元素(最外层的轨道有五个电子)添加在第IV族的元素的结晶,即会形成1个自由电子且成为N型半导体。 将第Ⅲ族的元素(最外层的轨道有三个电子)添加在第IV族的元素的结晶,即会产生缺少一个电子的地方且成为P型半导体。 ●N型半导体(N type Semiconductor) N型半导体中,自由电子电成为电流的主流(多数载了),并将产生自由电子的原子,称为“施体(donor)“。施体将带正电而成为固定电荷。不过也会存在极少的空穴(少数载子)。 作为N型掺杂物质使用的元素有:P 磷;As 砷;sb 锑 ●P型半导体(P type Semiconductor)

半导体制程基本简介说明

(基本觀念) IC製程說明介紹 半導體的產品很多,應用的場合非常廣泛,圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為 PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Flat Package PGA:Pin Grid Array BGA:Ball Grid Array (圖一) 不同外形半導體元件(圖二)EPROM內部晶片 (圖三)EPROM晶片接腳放大圖(圖四)LED 燈

(圖五)LED內部晶片放大圖(圖六)LED通電時因晶片發亮而發光 雖然半導體元件的外型種類很多,在電路板上常用的組裝方式有二種: 一種是插入電路板的銲孔或腳座,如PDIP、PGA 一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA 從半導體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導體元件真正的的核心,是包覆在膠體或陶瓷內一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內部的晶片,圖三是以顯微鏡將內部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂,那是使用不當引發過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED,也就是發光二極體,其內部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負極的腳上,經由銲線連接正極的腳。當LED通過正向電流時,晶片會發光而使LED發亮,如圖六所示。 半導體元件的製作分成兩段的製造程序: 前一段是先製造元件的核心─晶片,稱為晶圓製造 後一段是將晶中片加以封裝成最後產品,稱為IC封裝製程,又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節中將簡介這兩段 的製造程序。

相关文档
最新文档