CAN总线运用于接口电路设计

CAN总线技术运用于接口电路设计注意事项（图）

2011-08-17 14:24:17 来源:互联网

关键字：CAN总线技术接口电路

CAN 总线是一种有效支持分布式控制和实时控制的串行通信网络，以其高性能和高可靠性在自动控制领域得到了广泛的应用。为提高系统的驱动能力，增大通信距离，实际应用中多采用Philips公司的82C250作为CAN控制器与物理总线间的接口，即CAN收发器，以增强对总线的差动发送能力和对CAN控制器的差动接收能力。为进一步增强抗干扰能力，往往在CAN 控制器与收发器之间设置光电隔离电路。典型的CAN总线接口电路原理如图1所示。

图1 典型的CAN总线接口电路原理图

1 接口电路设计中的关键问题

1.1 光电隔离电路

光电隔离电路虽然能增强系统的抗干扰能力，但也会增加CAN总线有效回路信号的传输延迟时间，导致通信速率或距离减少。82C250等型号的CAN收发器本身具备瞬间抗干扰、降低射频干扰(RFI)以及实现热防护的能力，其具有的电流限制电路还提供了对总线的进一步保护功能。因此，如果现场传输距离近、电磁干扰小，可以不采用光电隔离，以使系统达到最大的通信速率或距离，并且可以简化接口电路。如果现场环境需要光电隔离，应选用高速光电隔离器件，以减少CAN总线有效回路信号的传输延迟时间，如高速光电耦合器6N137，传输延迟时间短，典型值仅为48 ns，已接近TTL电路传输延迟时间的水平。

1.2 电源隔离

光电隔离器件两侧所用电源Vdd与Vcc必须完全隔离，否则，光电隔离将失去应有的作用。电源的隔离可通过小功率DC/DC电源隔离模块实现，如外形尺寸为DIP-14标准脚位的5 V 双路隔离输出的小功率DC/DC模块。

1.3 上拉电阻

图1中的CAN收发器82C250的发送数据输入端TXD与光电耦合器6N137的输出端OUT 相连，注意TXD必须同时接上拉电阻R3。一方面，R3保证6N137中的光敏三极管导通时输出低电平，截止时输出高电平；另一方面，这也是CAN 总线的要求。具体而言，82C250的TXD端的状态决定着高、低电平CAN 电压输入/输出端CANH、CANL的状态(见表1)。CAN总线规定，总线在空闲期间应呈隐性，即CAN 网络中节点的缺省状态是隐性，这要求82C25O的TXD端的缺省状态为逻辑1(高电平)。为此，必须通过R3确保在不发送数据或出现异常情况时，TXD 端的状态为逻辑1(高电平)。

表1 TXD与CANH、CANL的关系表

1.4 总线阻抗匹配

CAN总线的末端必须连接2个120Ω的电阻，它们对总线阻抗匹配有着重要的作用，不可省略。否则，将大大降低总线数据通信时的可靠性和抗干扰性，甚至有可能导致无法通信。

1.5 其它抗干扰措施

为提高接口电路的抗干扰能力，还可考虑以下措施：

(1)在82C25O的CANH、CANL端与地之间并联2个30 pF的小电容，以滤除总线上的高频干扰，防止电磁辐射。

(2)在82C250的CANH、CANL端与CAN总线之间各串联1个5Ω的电阻，以限制电流，保护82C250免受过流冲击。

(3)在82C25O、6N137等集成电路的电源端与地之间加入1个100 nF的去耦合电容，以降低干扰。

2 结语

接口电路是CAN 总线网络中的重要环节，其可靠性与安全性直接影响整个通信网络的运行。本文总结了CAN接口电路设计中应注意的几个关键问题。只有抓住设计中的关键，才能提高多接口电路的质量与性能，确保CAN总线网络安全、可靠地运行。

******************************************************************************

笔者用SJA1000作为流量计的CAN控制器，与CPU（单片机）的I/O口直接相连，再通过PCA82C250组成CAN总线。这种结构很容易实现CAN网络节点中的信息收发，从而实现对现场的控制。

SJA1000的AD0～AD7连接到MSP420F149的P0口，INT接到P1.0，/CS接到P1.1，/RD连接到P1.2，/WR连到P1.3，ALE连到P1.4，SJA1000的RX0与TX0分别通过两个高速光耦CNW137与PCA82C250相连后，连到CAN总线上。

PCA82C250为CAN总线收发器，是CAN控制器与CAN总线的接口器件，对CAN总线差分方式发送，其RS引脚用于选择PCA82C250的工作方式：高速方式、斜率方式。RS接地为高速，RS引脚串接一个电阻后再接地，用于控制上升和下降斜率，从而减小射频干扰。RS引脚接高电平，PCA82C250处于

等待状态。此时，发送器关闭，接收器处于低电流工作，可以对CAN总线上的显性位做出反应，通知CPU。实验数据表明15～200K为较理想的取值范围，在这种情况下，可以使用平行线或双绞线作总线，本文中PCA82C250的斜率电阻为取30K。

CNW137为高速光耦，最高速度为10Mbps，用于保护CAN总控制器SJA1000。CAN总线的终端匹配电阻起相当重要的作用，不合适的电阻会使数据通信的抗干扰性及可靠性大大降低，甚至无法通信，范围为108～132Ω，本文使用的电阻为124Ω。

SJA1000的功能简介

CAN通信协议主要由CAN控制器完成。SJA1000是适用于汽车和一般工业环境控制器局域网(CAN)的高集成度独立控制器，具有完成高性能通信协议所要求的全部必要特性，具有简单总线连接的SJA1000可完成物理层和数据链路层的所有功能，应用层功能可由微控制器完成，SJA1000为其提供了一个多用途的接口。

SJA1000是一个独立的CAN控制器，它是Philips公司另一个CAN控制器PCA82C200的后继产品，在软件和引脚上均与PCA82C200兼容。但它不仅仅是PCA82C200的一个简单替代产品，它增加了许多新的功能，使得其性能更佳，尤其适用于对系统优化、诊断和维护要求比较高的场合。

SJA1000的功能框图如图2所示，由以下几部分构成：接口管理逻辑；发送缓冲器，能够存储1个完整的报文（扩展的或标准的）；验收滤波器；接收FIFO；CAN核心模块。

82C250功能简介

SJA1000的一端与单片机相连，另一端与CAN总线相连。但是，为了提高单片机对CAN总线的驱动能力，可以把82C250作为CAN控制器和物理总线间的接口，以提供对总线的差动发送能力和对CAN控制器的差动接收能力。82C250的主要特性如下：

·与ISO/DIS11898标准兼容；

·高速(最高可达1 Mb/s )；

·具有抗汽车环境下的瞬间干扰和保护总线能力；

·降低射频干扰的斜率控制；

·热保护；

·防护电池与地之间发生短路；

·低电流待机方式；

·某个节点掉电不会影响总线；

·可有110个节点相连接。

超声波测距仪硬件电路的设计

超声波测距仪电路设计实验报告轮机系楼宇071 周钰泉2007212117 实验目的：了解超声波测距仪的原理，掌握焊接方法，掌握电路串接方法，熟悉电路元件。实验设备及器材：电烙铁，锡线，电路元件实验步骤：1,学习keil软件编写程序2、焊接电路板3、运行调试超声波测距程序： #include unsigned char code dispbitcode[]={0x31,0x32,0x34,0x38,0x30,0x30, 0x30,0x30}; unsigned char code dispcode[]={0x3f,0x06,0x5b,0x4f,0x66, 0x6d,0x7d,0x07,0x7f,0x6f,0x00,0x77,0x7c,0x 39}; unsigned char dispbuf[8]={10,10,10,10,10,10,0,0}; unsigned char dispcount; unsigned char getdata; unsigned int temp; unsigned int temp1;

unsigned char i; sbit ST=P3^0; sbit OE=P3^1; sbit EOC=P3^4; sbit CLK=P3^5; sbit M1=P3^6; sbit M2=P3^7; sbit SPK=P2^6; sbit LA=P3^3; sbit LB=P3^2; sbit LC=P2^7; sbit K1=P2^4; sbit K2=P2^5; bit wd; bit yw; bit shuid; bit shuig; unsigned int cnta; unsigned int cntb; bit alarmflag; void delay10ms(void) { unsigned char i,j; for(i=20;i>0;i--) for(j=248;j>0;j--); } void main(void) { M1=0; M2=0; yw=1; wd=0; SPK=0; ST=0; OE=0; TMOD=0x12; TH0=0x216; TL0=0x216; TH1=(65536-500)/256; TL1=(65536-500)%256; TR1=1; TR0=1; ET0=1; ET1=1; EA=1; ST=1; ST=0; while(1) { if(K1==0) { delay10ms(); if(K1==0) { yw=1; wd=0; } } else if(K2==0) { delay10ms(); if(K2==0) { wd=1; yw=0; } } else if(LC==1) { delay10ms(); if(LC==1) { M1=0; M2=1; temp1=13; shuid=0; shuig=1; LB=0; } } else if((LC==0) && (LB==1)) { delay10ms(); if((LC==0) && (LB==1)) { M1=0; M2=0; temp1=12; shuig=0; shuid=0; LB=0; }

硬件电路设计过程经验分享 (1)

献给那些刚开始或即将开始设计硬件电路的人。时光飞逝，离俺最初画第一块电路已有3年。刚刚开始接触电路板的时候，与你一样，俺充满了疑惑同时又带着些兴奋。在网上许多关于硬件电路的经验、知识让人目不暇接。像信号完整性，EMI，PS设计准会把你搞晕。别急，一切要慢慢来。 1)总体思路。设计硬件电路，大的框架和架构要搞清楚，但要做到这一点还真不容易。有些大框架也许自己的老板、老师已经想好，自己只是把思路具体实现;但也有些要自己设计框架的，那就要搞清楚要实现什么功能，然后找找有否能实现同样或相似功能的参考电路板(要懂得尽量利用他人的成果，越是有经验的工程师越会懂得借鉴他人的成果)。 2)理解电路。如果你找到了的参考设计，那么恭喜你，你可以节约很多时间了(包括前期设计和后期调试)。马上就copy?NO，还是先看懂理解了再说，一方面能提高我们的电路理解能力，而且能避免设计中的错误。 3)没有找到参考设计? 没关系。先确定大IC芯片，找datasheet，看其关键参数是否符合自己的要求，哪些才是自己需要的关键参数，以及能否看懂这些关键参数，都是硬件工程师的能力的体现，这也需要长期地慢慢地积累。这期间，要善于提问，因为自己不懂的东西，别人往往一句话就能点醒你，尤其是硬件设计。 4)硬件电路设计主要是三个部分，原理图，pcb，物料清单(BOM)表。原理图设计就是将前面的思路转化为电路原理图。它很像我们教科书上的电路图。

pcb涉及到实际的电路板，它根据原理图转化而来的网表(网表是沟通原理图和pcb之间的桥梁)，而将具体的元器件的封装放置(布局)在电路板上，然后根据飞线(也叫预拉线)连接其电信号(布线)。完成了pcb布局布线后，要用到哪些元器件应该有所归纳，所以我们将用到BOM表。 5)用什么工具? Protel，也就是altimuml容易上手，在国内也比较流行，应付一般的工作已经足够，适合初入门的设计者使用。 6)to be continued...... 其实无论用简单的protel或者复杂的cadence工具，硬件设计大环节是一样的(protel上的操作类似windwos，是post-command型的;而cadence的产品concept&allegro是pre-command型的，用惯了protel，突然转向cadence的工具，会不习惯就是这个原因)。设计大环节都要有1)原理图设计。2)pcb设计。3)制作BOM 表。现在简要谈一下设计流程(步骤)： 1)原理图库建立。要将一个新元件摆放在原理图上，我们必须得建立改元件的库。库中主要定义了该新元件的管脚定义及其属性，并且以具体的图形形式来代表(我们常常看到的是一个矩形(代表其IC BODY)，周围许多短线(代表IC管脚))。protel创建库及其简单，而且因为用的人多，许多元件都能找到现成的库，这一点对使用者极为方便。应搞清楚ic body，ic pins，input pin，output pin，analog pin，digital pin，power pin等区别。 2)有了充足的库之后，就可以在原理图上画图了，按照datasheet和系统设计的要

数字电路设计实例

数字电路综合设计案例 8.1 十字路口交通管理器一、要求设计一个十字路口交通管理器，该管理器自动控制十字路口两组红、黄、绿三色交通灯，指挥各种车辆和行人安全通过。二、技术指标 1、交通管理器应能有效操纵路口两组红、黄、绿灯，使两条交叉道路上的车辆交替通行，每次通行时间按需要和实际情况设定。 2、在某条道路上有老人、孩子或者残疾人需要横穿马路时，他们可以举旗示意，执勤人员按动路口设置的开关，交通管理器接受信号，在路口的通行方向发生转换时，响应上述请求信号，让人们横穿马路，这条道上的车辆禁止通行，即管理这条道路的红灯亮。 3、横穿马路的请求结束后，管理器使道口交通恢复交替通行的正常状态。三、设计原理和过程：本课题采用自上而下的方法进行设计。 1．确定交通管理器逻辑功能 ⑴、十字路口每条道路各有一组红、黄、绿灯，用以指挥车辆和行人有序地通行。其中红灯亮表示该条道路禁止通行；黄灯亮表示停车；绿灯亮表示通行。因此，十字路口车辆运行情况有以下几种可能： ①甲道通行，乙道禁止通行； ②甲道停车线以外的车辆禁止通行（必须停车），乙道仍然禁止通行，以便让甲道停车线以内的车辆安全通过； ③甲道禁止通行，乙道通行； ④甲道仍然不通行，乙道停车线以外的车辆必须停车，停车线以内的车辆顺利通行。 ⑵、每条道路的通车时间（也可看作禁止通行时间）为30秒~2分钟，可视需要和实际情况调整，而每条道路的停车时间即黄灯亮的时间为5秒~10秒，且也可调整。 ⑶、响应老人、孩子或残疾人特殊请求信号时，必须在一次通行—禁止情况完毕后，阻止要求横穿的那条马路上车辆的通行。换句话说，使另一条道路增加若干通行时间。设S1和S2分别为请求横穿甲道和乙道的手控开关，那么，响应S1或S2的时间必定在甲道通乙道禁止或甲道禁止乙道通两种情况结束时，且不必过黄灯的转换。这种规定是为了简化设计。由上述逻辑功能，画出交通管理器的示意图如图8-1所示，它的简单逻辑流程图如图8-2所示。示意图中甲道的红、黄、绿灯分别用R、Y、G表示，而乙道的红、黄、绿灯分别用r、y、g表示。简单逻辑流程图中设定通行（禁止）时间为60秒，停车时间为10秒。

单片机35个实例1(汇编)

1．闪烁灯 1．实验任务如图4.1.1所示：在P1.0端口上接一个发光二极管L1，使L1在不停地一亮一灭，一亮一灭的时间间隔为0.2秒。 2．电路原理图图4.1.1 3．系统板上硬件连线把“单片机系统”区域中的P1.0端口用导线连接到“八路发光二极管指示模块”区域中的L1端口上。

4．程序设计内容（1）．延时程序的设计方法作为单片机的指令的执行的时间是很短，数量大微秒级，因此，我们要求的闪烁时间间隔为0.2秒，相对于微秒来说，相差太大，所以我们在执行某一指令时，插入延时程序，来达到我们的要求，但这样的延时程序是如何设计呢？下面具体介绍其原理：如图4.1.1所示的石英晶体为12MHz，因此，1个机器周期为1微秒机器周期微秒 MOV R6,#20 2个 2 D1: MOV R7,#248 2个 2 2＋2×248 ＝498 20× DJNZ R7,$ 2个2×248 (498 DJNZ R6,D1 2个2×20＝40 10002

因此，上面的延时程序时间为10.002ms。由以上可知，当R6＝10、R7＝248时，延时5ms，R6＝20、R7 ＝248时，延时10ms,以此为基本的计时单位。如本实验要求 0.2秒＝200ms，10ms×R5＝200ms，则R5＝20，延时子程序如下： DELAY: MOV R5,#20 D1: MOV R6,#20 D2: MOV R7,#248 DJNZ R7,$ DJNZ R6,D2 DJNZ R5,D1 RET （2）．输出控制如图1所示，当P1.0端口输出高电平，即P1.0＝1时，根据发光二极管的单向导电性可知，这时发光二极管L1熄灭；当 P1.0端口输出低电平，即P1.0＝0时，发光二极管L1亮；我们可以使用SETB P1.0指令使P1.0端口输出高电平，使用 CLR P1.0指令使P1.0端口输出低电平。 5．程序框图

硬件电路设计基础知识

硬件电路设计基础知识 Document serial number【LGGKGB-LGG98YT-LGGT8CB-LGUT-

硬件电子电路基础

第一章半导体器件 §1-1 半导体基础知识一、什么是半导体

半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）二、半导体的导电特性本征半导体――纯净、晶体结构完整的半导体称为本征半导体。硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化掺杂──管子温度──热敏元件光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴自由电子──受束缚的电子（－）空穴──电子跳走以后留下的坑（＋）三、杂质半导体──N型、P型（前讲）掺杂可以显着地改变半导体的导电特性，从而制造出杂质半导体。 N型半导体（自由电子多）掺杂为＋5价元素。如：磷；砷 P──＋5价使自由电子大大增加原理： Si──＋4价 P与Si形成共价键后多余了一个电子。载流子组成：

o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 P型半导体（空穴多）掺杂为＋3价元素。如：硼；铝使空穴大大增加原理： Si──＋4价 B与Si形成共价键后多余了一个空穴。 B──＋3价载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结一、PN结的基本原理 1、什么是PN结将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。

以太网EMC接口电路设计与PCB设计说明

以太网EMC接口电路设计及PCB设计我们现今使用的网络接口均为以太网接口，目前大部分处理器都支持以太网口。目前以太网按照速率主要包括10M、10/100M、1000M三种接口，10M应用已经很少，基本为10/100M所代替。目前我司产品的以太网接口类型主要采用双绞线的RJ45接口，且基本应用于工控领域，因工控领域的特殊性，所以我们对以太网的器件选型以及PCB设计相当考究。从硬件的角度看，以太网接口电路主要由MAC（Media Access Controlleroler）控制和物理层接口（Physical Layer，PHY）两大部分构成。大部分处理器内部包含了以太网MAC控制，但并不提供物理层接口，故需外接一片物理芯片以提供以太网的接入通道。面对如此复杂的接口电路，相信各位硬件工程师们都想知道该硬件电路如何在PCB上实现。下图1以太网的典型应用。我们的PCB设计基本是按照这个框图来布局布线，下面我们就以这个框图详解以太网有关的布局布线要点。图1 以太网典型应用 1.图2网口变压器没有集成在网口连接器里的参考电路PCB布局、布线图，下面就以图2介绍以太网电路的布局、布线需注意的要点。图2 变压器没有集成在网口连接器的电路PCB布局、布线参考 a)RJ45和变压器之间的距离尽可能的短，晶振远离接口、PCB边缘和其他的高频设备、走线或磁性元件周围，PHY层芯片和变压器之间的距离尽可能短，但有时为了

顾全整体布局，这一点可能比较难满足，但他们之间的距离最大约10~12cm，器件布局的原则是通常按照信号流向放置，切不可绕来绕去； b)PHY层芯片的电源滤波按照要芯片要求设计，通常每个电源端都需放置一个退耦电容，他们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振，为了让电容起到去耦和旁路的作用，故要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路面积尽量小，保证引线电感尽量小； c)网口变压器PHY层芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小； d)网口变压器接口侧的共模电阻和高压电容靠近中心抽头放置，走线短而粗（≥15mil）； e)变压器的两边需要割地：即RJ45连接座和变压器的次级线圈用单独的隔离地，隔离区域100mil以上，且在这个隔离区域下没有电源和地层存在。这样做分割处理，就是为了达到初、次级的隔离，控制源端的干扰通过参考平面耦合到次级； f)指示灯的电源线和驱动信号线相邻走线，尽量减小环路面积。指示灯和差分线要进行必要的隔离，两者要保证足够的距离，如有空间可用GND隔开； g)用于连接GND和PGND的电阻及电容需放置地分割区域。 2.以太网的信号线是以差分对（Rx±、Tx±）的形式存在，差分线具有很强共模抑制能力，抗干扰能力强，但是如果布线不当，将会带来严重的信号完整性问题。下面我们来一一介绍差分线的处理要点： a)优先绘制Rx±、Tx±差分对，尽量保持差分对平行、等长、短距，避免过孔、交叉。由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里； b)当速度要求高时需对Rx±、Tx±差分对进行阻抗控制，通常阻抗控制在100Ω±10%； c)差分信号终端电阻（49.9Ω，有的PHY层芯片可能没有）必须靠近PHY层芯片的Rx±、Tx±管脚放置，这样能更好的消除通信电缆中的信号反射，此电阻有些接电源，有些通过电容接地，这是由PHY芯片决定的； d)差分线对上的滤波电容必须对称放置，否则差模可能转成共模，带来共模噪声，且其走线时不能有stub ，这样才能对高频噪声有良好的抑制能力。

硬件电路设计基础知识

硬件电子电路基础

第一章半导体器件 §1-1 半导体基础知识一、什么是半导体半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）

二、半导体的导电特性本征半导体――纯净、晶体结构完整的半导体称为本征半导体。硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋）三、杂质半导体──N型、P型（前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多）掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加原理：Si──＋4价P与Si形成共价键后多余了一个电子。载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多）掺杂为＋3价元素。如：硼；铝使空穴大大增加原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价载流子组成：

o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结一、PN结的基本原理 1、什么是PN结将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构分界面上的情况： P区：空穴多 N区：自由电子多扩散运动：多的往少的那去，并被复合掉。留下了正、负离子。（正、负离子不能移动）留下了一个正、负离子区──耗尽区。由正、负离子区形成了一个内建电场（即势垒高度）。方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏）

硬件电路板设计规范

硬件电路板设计规范(总36 页) -CAL-FENGHAI.-(YICAI)-Company One1 -CAL-本页仅作为文档封面，使用请直接删除

0目录 0目录............................................... 错误!未定义书签。

1概述............................................... 错误!未定义书签。适用范围............................................ 错误!未定义书签。参考标准或资料 ...................................... 错误!未定义书签。目的................................................ 错误!未定义书签。2PCB设计任务的受理和计划............................ 错误!未定义书签。 PCB设计任务的受理................................... 错误!未定义书签。理解设计要求并制定设计计划 .......................... 错误!未定义书签。3规范内容........................................... 错误!未定义书签。基本术语定义........................................ 错误!未定义书签。 PCB板材要求: ....................................... 错误!未定义书签。元件库制作要求 ...................................... 错误!未定义书签。原理图元件库管理规范：......................... 错误!未定义书签。 PCB封装库管理规范............................. 错误!未定义书签。原理图绘制规范 ...................................... 错误!未定义书签。 PCB设计前的准备..................................... 错误!未定义书签。创建网络表..................................... 错误!未定义书签。创建PCB板..................................... 错误!未定义书签。布局规范............................................ 错误!未定义书签。布局操作的基本原则............................. 错误!未定义书签。热设计要求..................................... 错误!未定义书签。基本布局具体要求............................... 错误!未定义书签。布线要求............................................ 错误!未定义书签。布线基本要求................................... 错误!未定义书签。安规要求....................................... 错误!未定义书签。丝印要求............................................ 错误!未定义书签。可测试性要求........................................ 错误!未定义书签。 PCB成板要求......................................... 错误!未定义书签。

总线的接口电路设计

PCI-Express总线的接口电路设计王福泽 (天津工业大学) 一、课题背景计算机I/O技术在高性能计算发展中始终是一个关键技术。其技术特性决定了计算机I/O的处理能力，进而决定了计算机的整体性能以及应用环境。从根本上来说，无论现在还是将来，I/O技术都将制约着计算机技术的应用与发展，尤其在高端计算领域。近年来随着高端计算市场的日益活跃，高性能I/O技术之争也愈演愈烈。当计算机运算处理能力与总线数据传输速度的矛盾日益突出时，新的总线技术便应运而生。在过去的十几年间，PCI(Peripheral component Interconnect)总线是成功的，它的平行总线执行机制现在看来依然具有很高的先进性，但其带宽却早已露出疲态。PCI总线分有六种规格(表1所示)，能提供133MBps到2131MBps的数据传输速率，而对于现有高性能产品例如万兆以太网或者光纤通信，传统的PCI的数据传输速率早已入不敷出[4]。表1 PCI总线六种规格总线类型总线形式时钟频率峰值带宽每条总线上板卡插槽数 PCI32位并行 33MHz 133MB/s 4-5 PCI32位并行 66MHz 266MB/s 1-2 PCI-X 32位并行 66MHz 266MB/s 4 PCI-X 32位并行 133MHz 533MB/s 1-2 PCI-X 32位并行 266MHz 1066MB/s 1 PCI-X 32位并行 533MHz 2131MB/s 1 对于64位总线实现，上述所有带宽加倍对于64位总线实现，上述所有带宽加倍仔细分析传统的PCI信号技术，可发现并行式总线已逐渐走近其性能的极限，该种总线已经无法轻易地提升频率或降低电压以提高数据传输率：其时钟和数据的同步传输方式受到信号偏移及PCB 布局的限制。高速串行总线的提出，成功的解决了这些问题，其代表应用就是PCI Express。PCI Express采用的串行方式，并且真正使用“电压差分传输” 即是两条信号线，以相互间的电压差作为逻辑“0”，“1”的表示，以此方式传输可以将传输频率作极高的提升,使信号容易读取，噪声影响降低。由于是差分传输，所以每两条信号线才能单向传送1比特，即一根信号线为正、另一根信号线为负，发送互为反相的信号，每一个“1比特”的两条信号线称为一个差分对。按PCI Express技术规范规定，一个差分对的传输速率为2.5Gbps。实际使用中，

电路硬件设计基础

1.1电路硬件设计基础 1.1.1电路设计硬件电路设计原理嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。图1-1硬件设计的3个步骤进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。电路设计方法(有效步骤) 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。

图1-2原理图设计流程图（1）建立元件库中没有的库元件元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。（2）设置图纸属性设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。（3）放置元件在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。（4）原理图布线在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。（5）检查与校对在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。（6）电路分析与仿真这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。

硬件课程设计简易计算器设计

中国矿业大学徐海学院单片机课程设计姓名：XXX学号： 22090XXX 专业：计算机09-4班题目：硬件课程设计专题：简易计算器设计指导教师： XXX 设计地点：嘉园时间： 2011-12-23 20011年12月

单片机课程设计任务书专业年级计算机09-4 学号22090XXX 学生姓名XXX 任务下达日期：2011年12 月15日设计日期：2011 年12 月15 日至2011 年12 月23日设计题目：硬件课程设计设计专题题目：简易计算器设计设计主要内容和要求：摘要：利用单片机及外围接口电路(键盘接口和显示接口电路)设计制作一个计算器。主要能实现 1.加法：能够计算四位以内的数的加法。 2减法：能计算四位数以内的减法。 3乘法：能够计算两位数以内的乘法。 4除法：能够计算四位数的乘法 5有清零功能，能随时对运算结果和数字输入进行清零。关键词：单片机; 计算器 ; 加减乘除指导教师签字：

目录 1 系统概述 (1) 1.1硬件知识概述 (1) 1.1.1 单片机 (1) 1.1.2 C语言 (1) 1.1.3 ISP (1) 1.2设计基本思想 (1) 2硬件电路设计 (2) 2.1 单片机最小系统 (2) 2.2键盘接口电路 (2) 2.3数码管显示电路 (3) 3 软件设计 (4) 3.1 复位电路 (4) 4.系统调试 (5) 4.1 软件流程图 (5) 4.1.1系统软件系统流程图 (5) 5.结束语 (6) 参考文献 (7) 附录 (8)

1 系统概述 1.1硬件知识概述 1.1.1 单片机单片机是一种集成在电路芯片，是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU随机存储器RAM、只读存储器ROM、多种I/O口和中断系统、定时器/计时器等功能（可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路）集成到一块硅片上构成的一个小而完善的计算机系统。 1.1.2 C语言 C语言是一种计算机程序设计语言。它既具有高级语言的特点，又具有汇编语言的特点。它由美国贝尔研究所的D.M.Ritchie于1972年推出。1978后，C语言已先后被移植到大、中、小及微型机上。它可以作为工作系统设计语言，编写系统应用程序，也可以作为应用程序设计语言，编写不依赖计算机硬件的应用程序。它的应用范围广泛，具备很强的数据处理能力，不仅仅是在软件开发上，而且各类科研都需要用到C语言，适于编写系统软件，三维，二维图形和动画。具体应用比如单片机以及嵌入式系统开发。 1.1.3 ISP ISP（In-System Programming）在系统可编程，指电路板上的空白器件可以编程写入最终用户代码，而不需要从电路板上取下器件，已经编程的器件也可以用ISP 方式擦除或再编程。本次课程设计便使用ISP 方式，直接将编写好的程序下载到连接好的单片机中进行调试 1.2设计基本思想利用单片机及外围接口电路(键盘接口和显示接口电路)设计制作一个计算器，用四位一体数码管显示计算数值及结果。要求用Protel 画出系统的电路原理图，绘出程序流程图，并给出程序清单。主要能实现 1.加法：能够计算四位以内的数的加法。 2减法：能计算四位数以内的减法。 3乘法：能够计算两位数以内的乘法。 4除法：能够计算四位数的乘法 5有清零功能，能随时对运算结果和数字输入进行清零。

常见串口接口电路设计集锦

常见串口接口电路设计集锦六种常用串口接口电路1、并口接口(分立元件) 适用于Windows 95/98/Me 操作系统。这个电路与FMS 随软件提供的电路比多了一个200K 的电阻，这个主要是为了与JR 的摇控器连接，因为JR 的摇控器教练口好象是集电极开路设计的，需要加一只上拉电阻才能正常工作。不过电路还是满简单的，用的元件也很少，很适合无线电水平不太高的朋友们制作，只是不能用于Win2000/XP 上有点让人遗憾。 2、串口接口(分立元件)字串5 适用于Windows 95/98/Me 操作系统，电路也不是很复杂，当然元件比并口电路多了一些，而且串口的外壳比并口小很多，如何把这些元件都放到小小的外壳里免不了要大家好好考虑一下了。当做体积小也是它的最大的优点，而且不用占用电脑并口，因为现在还有一些打印机还是要用并口的。缺点同样是不支持Win2000/XP。 3、串行PIC 接口(使用PIC12C508 单片机)字串9 适用于Windows 95/98/Me/2000/XP 操作系统。电路简单，只是用到MicroChip 公司的PIC12C508 型单片机，免不了要用到编程器向芯片里写程序了，这个东西一般朋友可能没有，不过大多卖单片机的地方都有编程器，你只要拿张软盘把需要用的HEX 文件拷去让老板帮你写就可以了。这个接口最大的优点就是支Win2000/XP 操作系统，还可以用PPJOY 这个软件来用摇控器虚拟游戏控制器玩电脑游戏。 4、25 针串行PIC 接口(使用PIC12C508 单片机) 适用于Windows 95/98/Me/2000/XP 操作系统。电路同9 针的接口基本一样，只不过是接25 针串口的，现在用的不是很多了。

几种典型接口电路(485)

典型接口电路EMC设计一、以太网接口EMI设计 100M网口设计时必须设计Bob smith 电路：可以产生10dB的共模EMI衰减，为了更好的抑制共模信号通过线缆对外的辐射应注意下面几点： 1 、不用的RJ45管脚4 、5、7、8按下图的方法处理。 2 、物理芯片侧的变压器中心抽头需通过0.01uF－0.1uF的电容接地。 3 、物理芯片侧的差模电阻（收端）应等分为二（100分为两个49.9），中心点通过1000pF 电容接地。以太网口Bob smith电路原理图以82559为例说明网口设计PCB注意点，布局如下：以太网口布局示意图

A、B要求尽量短，A不得超过1英寸，B可以根据实际情况放宽。接口变压器PCB设计如下：以太网口变压器布局示意图布局要求： PCB布局示意图布线要求： 1、变压器下面全部掏空处理，其余隔离带的宽度大于100mil； 2、连接器与隔离变压器之间距离小于1000mil； 3、晶振距离接口变压器和板边大于1000mil； 4、灯线不要走到变压器下面，并且尽量不要与差分信号线同层走线，如果同层走线，需要与差分信号线相距30mil以上； 5、差分信号线与变压器输出侧的过孔距离大于40mil。

二、以太网口的防护设计加防护电路的设计：增加防护器件电路原理图以上器件选型要求： 1、变压器要选用隔离耐压3000Vac要求的。 2、气体放电管尽量选用3端气体放电管，启动电压为90V的； 3、TVS管选用SLV2.8-4；三、485接口电路设计对于出户外的485端口,进行如下设计，采取气体放电管加TVS管加限流电阻组合方式。选用90V陶瓷管（3R090）可承受10/700us，8KV雷击测试；64V固体管（P0640）只能承受10/700us，3KV雷击测试。TVS的选择为P6KE6.8CA ，去耦电阻选择为10Ω/1W 。

硬件电路设计基础知识.docx

硬件电子电路基础关于本课程 § 4—2乙类功率放大电路 § 4—3丙类功率放大电路 § 4—4丙类谐振倍频电路第五章正弦波振荡器 § 5—1反馈型正弦波振荡器的工作原理 § 5— 2 LC正弦波振荡电路 § 5— 3 LC振荡器的频率稳定度 § 5—4石英晶体振荡器 § 5— 5 RC正弦波振荡器

第一章半导体器件 §1半导体基础知识 §1PN 结 §-1二极管 §1晶体三极管 §1场效应管 §1半导体基础知识、什么是半导体半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si锗Ge等+ 4价元素以及化合物）、半导体的导电特性本征半导体一一纯净、晶体结构完整的半导体称为本征半导体。硅和锗的共价键结构。（略）

1、半导体的导电率会在外界因素作用下发生变化 ?掺杂一一管子 *温度--- 热敏元件 ?光照——光敏元件等 2、半导体中的两种载流子一一自由电子和空穴 ?自由电子——受束缚的电子（一） ?空穴——电子跳走以后留下的坑（+ ）三、杂质半导体——N型、P型（前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 *N型半导体（自由电子多）掺杂为+ 5价元素。女口：磷；砷P—+ 5价使自由电子大大增加原理：Si—+ 4价P与Si形成共价键后多余了一个电子。载流子组成： o本征激发的空穴和自由电子——数量少。 o掺杂后由P提供的自由电子——数量多。 o 空穴——少子 o 自由电子------ 多子 ?P型半导体（空穴多）掺杂为+ 3价元素。女口：硼；铝使空穴大大增加原理：Si—+ 4价B与Si形成共价键后多余了一个空穴。 B——+ 3价载流子组成： o本征激发的空穴和自由电子数量少。 o掺杂后由B提供的空穴——数量多。 o 空穴——多子 o 自由电子——少子

硬件电子琴电路设计

江西理工大学应用科学学院

目录一、设计任务与要求 (1) 二、总体框图 (2) 三、选择器件 (5) 四、功能模块 (6) 1.Songer模块 (6) 1.1NoteTabs模块 (6) 1.2ToneTaba模块 (11) 1.3Speakera模块 (13) 2.div模块 (16) 3.七段译码器模块 (18) 五、总体设计电路图 (21) 1.顶层设计的电路原理图 (21) 2.顶层设计的仿真结果 (23) 3.电路的管脚图 (23) 六、结束语 (24) 七、心得体会 (25)

硬件电子琴电路设计一、设计任务与要求使用FPGA设计一模拟电子琴键，实现电子琴按键的DO，Re，Mi，Fa，Sol，La，Si等中音以及相应的高音。二、总体框图系统设计方案：方案一：采用单个的逻辑器件组合实现。这样虽然比较直观，逻辑器件分工鲜明，思路也比清晰，一目了然。但是由于元器件种类、个数繁多，而过于复杂的硬件电路也容易引起系统的精度不高、体积过大等不利因素。例如八个不同的音符是由八个不同的频率来控制发出的，而采用方案一就需要运用不同的分频器来对信号进行不同程度的分频。所用仪器之多显而易见。方案二：采用VHDL语言编程来实现电子琴的各项功能。系统主要由电子琴发声模块、选择控制模块和储存器模块组成。和方案一相比较，方案二就显得比较笼统，只是把整个系统分为了若干个模块，而不牵涉到具体的硬件电路。但是我们必须看到用超高速硬件描述语言VHDL的优势，它不仅具有良好的电路行为描述和系统描述的能力而且通俗易懂。经过对

以上两种方案的分析、比较和总结，我们选用方案二来进行八音符电子琴的设计。 (2)．ToneTaba模块：是乐曲简谱码对应的分频预置数查找表电路，其中设置了乐曲的全部音符所对应的分频置数，每一音符的停留时间由音乐节拍和音调发生器模块NoteTabs 的CLK的输入频率决定，这些值由对应于ToneTaba的4

硬件电路设计具体详解

2系统方案设计 2.1 数字示波器的工作原理图2.1 数字示波器显示原理数字示波器的工作原理可以用图2.1 来描述，当输入被测信号从无源探头进入到数字示波器，首先通过的是示波器的信号调理模块，由于后续的A/D模数转换器对其测量电压有一个规定的量程范围，所以，示波器的信号调理模块就是负责对输入信号的预先处理，通过放大器放大或者通过衰减网络衰减到一定合适的幅度，然后才进入A/D转换器。在这一阶段，微控制器可设置放大和衰减的倍数来让用户选择调整信号的幅度和位置范围。在A/D采样模块阶段，信号实时在离散点采样，采样位置的信号电压转换为数字值，而这些数字值成为采样点。该处理过程称为信号数字化。A/D采样的采样时钟决定了ADC采样的频度。该速率被称为采样速率，表示为样值每秒（S/s）。A/D模数转换器最终将输入信号转换为二进制数据，传送给捕获存储区。因为处理器的速度跟不上高速A/D模数转换器的转换速度，所以在两者之间需要添加一个高速缓存，明显，这里捕获存储区就是充当高速缓存的角色。来自ADC的采样点存储在捕获存储区，叫做波形点。几个采样点可以组成一个波形点，波形点共同组成一条波形记录，创建一条波形记录的波形点的数量称为记录长度。捕获存储区内部还应包括一个触发系统，触发系统决定记录的起始和终止点。被测的模拟信号在显示之前要通过微处理器的处理，微处理器处理信号，包括获取信号的电压峰峰值、有效值、周期、频率、上升时间、相位、延迟、占空比、均方值等信息，然后调整显示运行。最后，信号通过显示器的显存显示在屏幕上。 2.2 数字示波器的重要技术指标（1）频带宽度当示波器输入不同频率的等幅正弦信号时，屏幕上显示的信号幅度下降3dB 所对应的输入信号上、下限频率之差，称为示波器的频带宽度，单位为MHz或GHz。

硬件电路设计规范样本

硬件电路板设计规范制定此《规范》的目的和出发点是为了培养硬件开发人员严谨、务实的工作作风和严肃、认真的工作态度, 增强硬件开发人员的责任感和使命感, 提高工作效率和开发成功率, 保证产品质量。 1、深入理解设计需求, 从需求中整理出电路功能模块和性能指标要求; 2、根据功能和性能需求制定总体设计方案, 对CPU等主芯片进行选型, CPU选型有以下几点要求: 1) 容易采购, 性价比高; 2) 容易开发: 体现在硬件调试工具种类多, 参考设计多, 软件资源丰富, 成功案例多; 3) 可扩展性好; 3、针对已经选定的CPU芯片, 选择一个与我们需求比较接近的成功参考设计。一般CPU生产商或她们的合作方都会对每款CPU芯片做若干开发板进行验证, 厂家最后公开给用户的参考设计图虽说不是产品级的东西, 也应该是经过严格验证的, 否则也会影响到她们的芯片推广应用, 纵然参考设计的外围电路有可推敲的地方, CPU本身的管脚连接使用方法也绝对是值得我们信赖的, 当然如果万一出现多个参考设计某些管脚连接方式不同, 能够细读CPU芯片手册和勘误表, 或者找厂商确认; 另外在设计之前, 最好我们能外借或者购

买一块选定的参考板进行软件验证, 如果没问题那么硬件参考设计也是能够信赖的; 但要注意一点, 现在很多CPU都有若干种启动模式, 我们要选一种最适合的启动模式, 或者做成兼容设计; 4、根据需求对外设功能模块进行元器件选型, 元器件选型应该遵守以下原则: 1) 普遍性原则: 所选的元器件要被广泛使用验证过的尽量少使用冷、偏芯片, 减少风险; 2) 高性价比原则: 在功能、性能、使用率都相近的情况下, 尽量选择价格比较好的元器件, 减少成本; 3) 采购方便原则: 尽量选择容易买到, 供货周期短的元器件; 4) 持续发展原则: 尽量选择在可预见的时间内不会停产的元器件; 5) 可替代原则: 尽量选择pin to pin兼容种类比较多的元器件; 6) 向上兼容原则: 尽量选择以前老产品用过的元器件; 7) 资源节约原则: 尽量用上元器件的全部功能和管脚; 5、对选定的CPU参考设计原理图外围电路进行修改, 修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计, 如果找到的参考设计连接方法都是完全一样的, 那么基本能够放心参照设计, 但即使只有一个参考设计与其它的不一样, 也不能简单地少数服从多数, 而是要细读芯片数据手册, 深入理解那些管脚含义, 多方讨论, 联系芯片厂技术支持, 最终确定科学、正确的连接方式, 如果仍有疑义, 能够做兼容设计; 当然, 如果所