基于C8051F系列单片机信号发生器设计

基于C8051F 系列单片机信号发生器设计

蒋　宏,赵志宏,郭　志

(华中科技大学电气与电子工程学院　湖北武汉　430033)

摘　要:描述了怎样用C8051F 系列单片机的片上DAC 系统实现一个中断驱动的多函数发生器。基于DDS 原理,可以通过将定义在离散表中的一个周期函数无限扩展来得到任意完整波形,同时也可以根据波形的特点利用算法计算输出各种波形。由于使用算法输出波形运行周期短,稳定性好。因此我们使用查表法输出正弦函数,而方波、三角波以及锯齿波则是通过算法计算获得。

关键词:DDS ;C8051F ;信号发生器;DAC

中图分类号:TP36811 文献标识码:B 文章编号:10042373X (2006)232066203

Design of Signal G enerator By C8051F Devices

J IAN G Hong ,ZHAO Zhihong ,GUO Zhi

(Electrical &Electronic Engineering College ,Huazhong University of Science and Technology ,Wuhan ,430033,China )

Abstract :This article describes how to implement an interrupt driven multif unction generator on C8051devices using the on 2chip digital 2to 2analog converter.Four different waveforms expandable to any periodic function defined in a table.At the same time ,we can calculate waveforms according to the different waveforms.Since using the phase accumulator in the calcula 2tion does not require many clock cycles ,Sine Wave (Table Defined ),Square Wave (Calculated ),Triangle Wave (Calculated ),Saw Tooth Wave (Calculated ).

K eywords :DDS ;C8051F ;signal generator ;DAC

收稿日期:2006209206

1　引　言

C8051F 单片机是完全集成的混合信号系统级芯片(SoC ),具有与8051兼容的高速CIP 251内核,片内集成了

数据采集和控制系统中常用的模拟、数字外设及其他功能部件;内置FLASH 程序存储器、内部RAM ,大部分器件内部还有位于外部数据存储器空间的RAM ,即XRAM 。数模混合的高度集成使得该单片机系统可以方便实现数控及简单信号处理等功能。使用C8051F 系列单片机设计多功能信号发生器,不仅减少了器件,简化了电路,节约了成本,更使得系统稳定节能,方便快捷地输出多种低频信号。

设计采用DDS 基本原理来实现多函数信号发生器功能。系统允许在运行时选择波形的频率与振幅,并通过

UAR T 实现了与LCD 触摸屏的交互式控制。系统的主程

序是一个指令解释程序,他通过设定计时器1的中断服务程序来配置DAC 的更新数据。计时器1会以预定的频率产生中断,该预置值储存在文件SAMPL E 2RA TE 2DAC 中。计时器的中断服务程序更新DAC 值并在波形已确定的情况下查找下一个输出值。

2　DAC 的设置2.1　DAC 模式选择

在本设计中DAC 输入数据被设定为左对齐模式,并通过计时器1的中断溢出来控制DAC 的更新时序。我们可以通过设定DAC 相关寄存器的不同位来设定DAC 的具体工作模式。

当DAC 被配置为左对齐模式时,我们无需移动数据,就可以将16位数据写入12位数据寄存器中,末尾四位将被自动消除。DAC 数据寄存器为双重缓冲。DAC 锁存器存放DAC 输出控制值,DAC0H :DAC0L 在更新时将值载入锁存器,从而更新DAC 输出。在本系统中,当计数器1溢出时DAC 进行数据更新,将更新数据写入DAC0H 与

DAC0L ,对DAC0H 与DAC0L 写操作不影响DAC 输出,

该值会一直保持到下一次计数器溢出,才被新的更新值所代替。另外还需要注意,内部参考电压在DAC 被使能前应该通过对REF0CN 寄存器合理置位来适当配置,以保证DAC 的正常工作。2.2　DAC 采样率选择

我们可以通过设置计数器1溢出后的重载入值来设定采样频率。通过确定在计数器溢出中断的间隔时期系统的时钟振荡周期数大小,来估计采样频率的多少。由于

6

6通信设备蒋　宏等:基于C8051F 系列单片机信号发生器设计

C8051F系列单片机的计数器是向上加计数,因此计数器的重装入值通常是负值,我们可通过下列公式来确定该值。

重装入值=-系统时钟频率

DAC采样频率

DAC可允许的最大采样率可达到100k Hz,但采样率与中断服务程序之间成反比关系。采样率越大,中断服务程序的执行时间就要越小。采样率越小,可供中断服务程序执行的时间就越长。因此在选择DAC采样率时一定要注意,要确保所有的中断服务程序指令能够在计数器下一次中断溢出前全部被执行完毕,否则将会影响到输出频率。例如,若系统时钟频率为2211M Hz,DAC的数据更新率为80k Hz,则中断服务程序最多只能执行276个时钟周期。我们应尽量使采样率与中断服务程序的执行时间相协调。为了能够达到较高的采样率,可以通过省略增益

,还需注意,根据奈奎斯特采样定理,DAC的最大输出频率不能超过采样频率的一半。

3　基于DDS查表法产生函数波形

3.1　DDS原理及组成

直接数字频率合成是一种先进的频率合成原理,他是从相位概念出发直接合成所需要波形的一种新的频率合成技术。

DDS原理依据奈奎斯特采样定理,以采样时钟f对固化在ROM或FLASH中的N点正弦离散表进行采样。该正弦表对应单位正弦波形在0～2的离散值,每个存储单元的地址即是相应相位的寻址偏移量。对于一般正弦信号,在任意时刻的相位为对应的离散正弦表的寻址偏移量offset。

DDS主要由标准采样时钟源、相位累加器、离散正弦表、数模转换器、低通滤波器构成。

(1)离散正弦表(波形存储器)

用相位累加器输出的数据作为离散正弦表的取样地址,进行波形的相位2幅值转换,即可在给定的时间上确定输出波形的采样值。N位寻址的FLASH相当于把0°～360°的正弦信号离散成具有2N个样值的序列。若波形幅值有D位数据位,则2N个样值的幅值以D位二进制数值固化在FLASH中,按照地址的不同可以输出相应的正弦信号的幅值。

(2)相位累加器

每来一个时钟脉冲,加法器将相位步进与累加器原输出相位值相加,再将结果送入寄存器并输出。这样,相位累加器在时钟的作用下,进行相位累加。当相位累加器累加满刻度时就会产生一次溢出完成一个周期性的动作。在本系统中输出波形用相位累加器实现16位频率分辨率。3.2　系统实现

我们通过计数器1的中断服务处理程序来产生波形,并通过3个阶段来实现。

如图1所示,首先应该定义一个周期的周期函数,从函数图可以看到,他包括横轴与纵轴,且每个轴的数据精度为16位。横轴为相位轴,其大小范围从0～65535,纵轴为振幅轴,其范围从-32768～32767

。

图1　一个周期的正弦函数波形图

所有的波形都是通过一个16位的相位累加器跟踪横轴上的输出波形来产生。假定DAC的数据更新率为80k Hz,相位累加器的频率分辨率为112Hz。则计数器1中断服务程序的第一步就是计算相位并根据相位累加器的输出值来查找DAC的下一个输出值。相位累加器在每一次中断服务程序被调用时通过函数来增加相移。相移增加的大小由下列公式所决定:

相位步进=频率×

65536

DAC抽样频率

中断处理程序的第二步是根据查找表输出相应的幅度值。查找表是函数一个周期满刻度(216)时所对应的振幅大小数据表。用离散正弦表输出的数据作为波形存储器的取样地址,在查找表中进行波形的相位2幅值转换,即可在给定的时间相位上确定输出波形的采样幅值。16位相位寻址相当于把0°～360°的正弦信号离散成具有216个样值序列,由于波形振幅为16位,则216个相位样值的幅值是以16位二进制数值固化在查找表中,按照地址不同可以输出相应相位的正弦信号的幅值。

最后,将振幅补码值转换为无符号单极性值并传递给DAC,该转换主要是通过在原值基础上加32768完成。通常在编程时我们会令补码与0X8000相异或来实现。通常来说不同波形在FLASH中是分块存储的,因此只要改变波形控制字,通过将相位累加器输出与波形控制字相加,就可以得到输出信号的相移。在本设计中,没有列出所有波形的离散表。除了正弦波形外,其他波形都是通过算法来计算求得。

4　通过算法计算输出波形

除了使用查表法找出对应幅值外,中断处理程序也可以通过计算的方式用固定的算法得到对应于16位相位累加器输出的整个波形的幅值。由于在计算方式下,使用相位累加器的输出相位来计算波形所需要的时钟周期较少。因此,在计算方式下波形的幅值及相位错误都大大少于查

76

《现代电子技术》2006年第23期总第238期 通信与信息技术

找表定义波形方式。在本设计中,采用查表法输出正弦波形,而对于方波、三角波与锯齿波则采用算法计算的方式得到输出。

(1)方波

输出方波的代数计算法则十分简单,当相位累加器的输出相位为前半个周期,幅值输出为正向最大值+32767,若相位输出为后半个周期,则幅值输出为负向最大值-32768。相位累加器的第8位值包含了足够的信息来决定方波的输出值。

(2)三角波

对于三角波的计算,我们主要通过波形在前半个周期与后半个周期的斜率不同来计算输出。在前半个周期曲线的斜率为+2,而在后半个周期曲线斜率为-2。

(3)锯齿波

锯齿波的波形是一条斜线,在满刻度内该斜线的斜率不变。且曲线的斜率为+1。

相关程序如下:

switch(output waveform){

case SIN E:

temp1=3(table ptr+(phase acc>>8));

break;

case SQUARE:

if((phase acc&0x8000)==0){

temp1=32767;

}else{

temp1=-32768;

}

break;

case TRIAN G L E:

if((phase acc&0x8000)==0){

temp1=(phase acc<<1)232768;

}else{

temp1=2(phase accν1)+32767;

}

break;

case SAW:

temp1=phase acc232768;

break;

case OFF:

temp1=-32768;

break;

default:

while(1);

}

5　误差矫正

5.1　相位错误

图1所示为一个周期的正弦函数波形图。查找表包含这个波形的65535个采样值去近似形成一个真正的正弦函数。当然,查找表也能够模拟其他类型的函数波形。如果事先在程序指令中设定输出波形为正弦波形,计数器1的中断处理程序会用相位累加器中的第8位数据作为查找索引,完成对查找表的查找任务并获得输出的数据。第8位数据的丢失会导致一个错误,该错误被解释成瞬时相位错误或者是在波形振幅上的一个微小错误。频率分辨率是由16位累加器决定,其值不会被数据的丢失所影响,因为错误在采样前就已经被发现,不会延续到采样时刻。

5.2　幅值错误

幅值错误主要是由两个因素引起,较低的幅值分辨力及相位分辨力。由于DAC输入为12位数据,因此由低幅值分辨力引起的错误能够通过存储16位数据到查找表被避免。而由低相位分辨力引起的幅值错误只能够通过增加查找表中的数据被更正。增加查找表中的数据将会通过减少相位错误来稳定瞬时频率,而其付出的代价就是扩大了程序代码的体积。

6　结　语

使用C8051F系列单片机,采用DDS直接频率合成技术与波形算法相结合实现的信号发生器,其电路简单,所需外围电路少,可节省功耗、降低成本。并且产生的波形质量好,频率稳定度高,可方便获得正弦波、方波、三角波,锯齿波等信号,但由于C8051F系统时钟频率的限制,该信号发生器只能用于低频场合。适合于实验室或对频率要求较低的场合。

参　考　文　献

[1]胡大可.MSP430系列超低功耗16位单片机原理与应用

[M].北京:北京航空航天大学出版社,2000.

[2]邹托武,周建中,赵炳.基于DSP的直接数字频率合成器的

研究和实现[J].电测与仪表,2005,42(10):24226.

[3]王胜勇,韩月秋,陈禾.基于DDS的固定频率正弦信号发生

器的改进[J].现代电子技术,2006,29(4):11212,18.

[4]林建英,王涛,王晓迪.基于DDS技术波形发生器的实验教

学研究与实施[J].实验科学与技术,2006,4(1):75278.

[5]张福贵,姚振东.基于DDS的高性能信号发生器的实现[J].

成都信息工程学院学报,2006,21(1):12217.

[6]栾宝宽,方蕾,冯永浩.基于DDS的信号发生器的设计与实

现[J].电子工程师,2005,31(10):38239.

作者简介　蒋　宏　男,1974年出生,湖南南县人,硕士。主要研究对象为电气系统及其自动化。

赵志宏　女,1977年出生,辽宁沈阳人,硕士。主要研究对象为电路与系统。

郭　志　男,1977年出生,辽宁铁岭人,博士。主要研究对象为信息作战。

86

通信设备蒋　宏等:基于C8051F系列单片机信号发生器设计