摆钟工作原理

摆钟工作原理
摆钟工作原理

摆钟工作原理

摆钟工作原理

1. 引言

2. 摆钟部件

3. 钟锤

4. 影响摆钟周期的因素

5. 关于摆钟发条的问题

6. 常见时钟问题

引言

您是否见过大座钟和小机械闹钟的内部结构,看过所有的齿轮和弹簧发条后,是否想,“哇——这么复杂!?”虽然时钟通常非常复杂,但您不必觉得困惑或不可思议。事实上,了解时钟工作原理时,您可以想象时钟设计者们是如何面对和解决大量有趣的问题,并设计出准确的计时设备的。本文将帮助您了解是什么使时钟发出嘀嗒声,所以下次看到时钟内部结构时您就会明白一切了。

摆钟部件

从1656年起,人们便开始使用摆钟计时了,但是此后摆钟的发展一直没有太大的变化。摆钟是第一款具有一定精确度的时钟。如果从外部观看摆钟,可以发现几个对所有时钟的机械装置而言都很重要的部件:

时钟的表面、时针和分针(有时甚至有“月相”盘)。

有一个或多个钟锤(如果时钟更现代,会有一个锁眼可用于给时钟内上紧发条——本文将继续以钟锤驱动的时钟为例)。

当然,还有钟摆本身。

大多数挂钟都有钟摆,每秒钟摆动一次。小布谷鸟钟的钟摆可以每秒钟摆动两次。大座钟的钟摆每两秒钟摆动一次。那么,这些部件如何协作以保持时钟运行和时间准确呢?

钟锤

钟锤的作用是作为一个能量存储装置,因此时钟可以在无人值守的情况下运行相对较长的时间。为钟锤驱动的时钟上紧发条时,可以拉紧绳索提起钟锤。这会在地球重力场的作用下赋予钟锤势能。我们一会可以看到,钟利用的正是钟锤下落时的势能驱动机构进行运转。

举例来说,我们要利用下落的钟锤设计一个最简单的时钟——只有秒针的时钟。我们想在这个简单的时钟上安装秒针,使它象任何时钟上的正常秒针一样工作,每60秒旋转一周。我们可以尝试按右图所示的设计,只需将钟锤细绳连接到滚筒,然后将秒针也连接到滚筒上。当然,这并不会起作用。在这个简单的机构中,释放钟锤会导致它快速下落,使滚筒以约1,000rpm(转数/分)的速度旋转,直到钟锤落到地板上。

但是,它会在正确的方向前进。举例来说,我们在滚筒上放置某种摩擦装置——某种制动衬片或可以让滚筒减速的东西。这会起到作用。我们当然能根据使秒针每分钟旋转一周的摩擦力来设计某种方案。但它只能是近似值。随着空气温度和湿度的变化,装置的摩擦力也会改变。因此,秒针不会保持非常好的准确性。

因此,追溯到17世纪,希望制造出准确时钟的人们曾努力解决如何使秒钟每分钟旋转一周的问题。荷兰天文学家克里斯琴?惠更斯(Christiaan Huygens )被誉为使用钟摆的第一人。由于钟摆具有非常有趣的特性,因此非常有用:钟摆摆动的周期(钟摆来回摆动一次所用的时间)只和钟摆的长度和重力有关。由于地球上任何特定点的重力都是恒定的,所以影响钟摆运动周期的只有钟摆的长度。重量并不是问题,钟摆摆动的弧长度也不是问题,只有钟摆的长度是决定因素。如果不信,您可以尝试做下一页的实验!

影响摆钟周期的因素

正如我们在上一页所说的那样,影响摆钟周期的唯一因素是钟摆的长度。您可以通过以下实

验证明这个事实。要做这个实验,您需要准备:

钟锤

细绳

桌子

带秒针的手表(或有数字秒数显示的数字手表)

您可以将任何东西当作钟锤。必要时,咖啡杯或书都可以——这并不重要。将细绳系到钟锤上。然后将钟摆悬挂在桌子边缘,这样钟摆长度就大约有61厘米,如下图所示:

现在将钟锤向后拉约30厘米,然后让钟摆开始摆动。计时30或60秒钟,统计钟摆来回摆动的次数。记住摆动次数。现在,停止钟摆然后重新开始摆动它,但这次只将它向后拉约15厘米,这样它摆动的弧度就比较小。同样在30或60秒钟内统计摆动次数。您会发现得到的统计数字与第一次统计的数字相同。换句话说,钟摆摆动的弧度对周期没有影响。只有钟摆线绳的长度至关重要。如果摆弄钟摆长度,您会发现可以通过调整钟摆长度使它来回摆动60次正好为一分钟。

(注意:如果需要非常精确的钟摆周期,请参见下面相关文章。)

注意到有关钟摆的这个事实后,您就会发现可以用钟摆设计出准确的时钟。下图显示了利用钟摆设计时钟棘轮装置的方法。

棘轮装置中有一个轮齿带有特定形状的齿轮。还有一个钟摆,连接钟摆的是可以啮合齿轮轮齿的某种装置。图中展示的基本观点是,钟摆来回摆动一次,齿轮就会有一个轮齿“逃脱”。

例如,如果钟摆向左摆动并通过右图中所示的中心位置,那么当钟摆继续向左摆动时,连接钟摆的左侧制动部件便会将释放一个轮齿。然后,齿轮会前进半个轮齿的宽度并撞到右侧制动部件。向前运动并撞上制动部件的过程中,齿轮会发出声响……最常见的是“滴嗒”或“呜声”。这正是时钟或手表发出嘀嗒声的原因!

需要记住一件事,钟摆不会永不停歇地摆动。因此,棘轮装置齿轮的另一个作用是赋予钟摆足够的能量,使钟摆能够克服摩擦力并保持摆动。为了完成这个任务,锚(连接钟摆的机械装置的名称,每次释放一个棘轮装置齿轮轮齿)和棘轮装置齿轮的轮齿被设计为特殊形状。如果齿轮的轮齿正确逃脱,钟摆每摆动一次锚都会在适当的方向施加一个轻推力。轻推力增强了钟摆克服摩擦力所需的能量,从而使它能保持摆动。

这样,您就设计出了一个棘轮装置。如果棘轮装置齿轮有60个轮齿,该齿轮直接连接到上面讨论的钟锤滚筒,并且使用周期为一秒的钟摆,您就会成功设计秒针旋转速度为每分钟一周的时钟。如果非常小心地调整钟摆长度,我们可以设计出精确度非常高的时钟。

不过,该时钟虽然准确,但仍存在两个问题,这使它不太实用:

大多数人都希望时钟有时针和分针。

您必须每隔20分钟给时钟重新上一次发条。因为钟锤每分钟旋转一周,所以钟锤会很快地走松而落到地板上。大多数人都不会喜欢每隔20分钟重新上一次发条!

关于摆钟发条的问题

必须每隔20分钟重上一次发条的问题很容易解决。正如齿轮比原理中所讨论的,您可以设计高速比齿轮系,使齿轮滚筒每隔6至12小时旋转一周。这样,您会得到只需一周左右重

新上一次发条的时钟。钟锤滚筒与棘轮装置齿轮之间的齿轮齿速比可能为500:1,如下图所示:

图中的棘轮装置齿轮有120个轮齿,钟摆的周期为半秒钟,并且秒针直接连到棘轮装置齿轮。钟锤齿轮系中每个齿轮的齿数比为8:1,因此整个齿轮系的齿数比为492:1。

您可以看到,如果让棘轮装置齿轮自身以60:1的齿数比驱动另一个齿轮系,则可以将分针安装到该齿轮系的最后一个齿轮上。齿数比为12:1 的最后一个齿轮系将驱动时针。转瞬之间您就有了一个时钟!

虽然现在这个时钟不错,但还存在两个问题:

时针、分针、秒针位于不同的轴上。这个问题通常利用齿轮上的空心轴加以解决,然后排列齿轮系,使驱动时针、分针和秒针的齿轮共用同一轴。空心齿轮轴是一个对准另一个。近距离观看任一时钟表面,您都可以看到这种排列。

由于所有这些齿轮都直接连在一起,所以不能轻易地重新上紧发条或设置时钟。这个问题通常由一个可滑出齿轮系的齿轮来解决。当您拉出手表的转柄设置时间时,实际上运用的就是这个方法。在上图中,您可以设想临时取出黑色的小齿轮以上紧发条或设置时钟。

您可以看到,尽管时钟内的所有齿轮使它看起来很复杂,但是摆钟的工作原理非常简单。它共分为五个基本部分:

钟锤或发条——这可以为时钟的指针旋转提供能量。

钟锤齿轮系——高齿速比齿轮系可以驱动钟锤滚筒增速,因此不需要频繁地重新上紧发条。棘轮装置——由钟摆、锚和棘轮装置齿轮构成,棘轮装置可以精确调节钟锤能量释放的速度。指针齿轮系——指针齿轮系可以减速,因此分针和时钟能够以正确的速度运转。

拨针机构——该机构可以分离、滑动或渐进齿轮系,因此时钟可以重新上紧发条和拨针。了解这些部件后,理解时钟工作原理就是轻松的事了!

常见时钟问题

下面是读者提出的一组问题:

手表显然没有用钟摆,那么它们是如何计时的?

钟摆是一个周期性的机械系统,有着准确的周期。还有具有相同特性的其他机械系统。例如,发条上的钟锤振动具有精确的周期。另一个例子是轴上带发条的摆动轮。这种情况下,发条会使摆动轮在轴上来回旋转。大多数机械手表都采用摆动轮或弹簧发条设计。

钟锤驱动和发条驱动的时钟之间有什么区别?

实际上没有区别。两种时钟都是靠重力和发条存储能量。发条驱动的时钟可以对发条上弦,并且它具有和钟锤驱动的时钟相似的发条走松齿轮系。

如何做才能让时钟更精确?

介绍一本优秀的书籍,书名是“Longitude:The True Story of a Lone Genius Who Solved the Greatest Scientific Problem of H is Time”,作者达娃·索贝尔,书中讲述了发明极精确的机械时钟找到一艘船的经度的故事。设计可以在船上使用的精确机械时钟(和摆钟不同……)是一个真正的挑战!

大座钟上月相盘的工作原理是什么?

月相盘的运作和钟表的针一样。钟表上的分针的运转速度是每小时旋转一周,时针运动的速度是每12小时旋转一周。月相盘运动的速度是每56天左右旋转一周。月球的自转周期是28天,因此月相盘上通常有两个月亮。

(本文转自电子工程世界:https://www.360docs.net/doc/a113246860.html,/mndz/2011/0713/article_10578.html)

EDA课程设计——多功能数字钟

哈尔滨工业大学(威海) 电子学课程设计报告带有整点报时的数字钟设计与制作 姓名: 蒋栋栋 班级: 0802503 学号: 080250331 指导教师: 井岩

目录 一、课程设计的性质、目的和任务 (3) 二、课程设计基本要求 (3) 三、设计课题要求 (3) 四、课程设计所需要仪器 (4) 五、设计步骤 (4) 1、整体设计框图 (4) 2、各个模块的设计与仿真 (4) 2.1分频模块 (4) 2.2计数器模块 (6) 2.3控制模块 (10) 2.4数码管分配 (13) 2.5显示模块 (14) 2.6报时模块 (16) 六、调试中遇到的问题及解决的方法 (18) 七、心得体会 (18)

一、课程设计的性质、目的和任务 创新精神和实践能力二者之中,实践能力是基础和根本。这是由于创新基于实践、源于实践,实践出真知,实践检验真理。实践活动是创新的源泉,也是人才成长的必由之路。 通过课程设计的锻炼,要求学生掌握电路的一般设计方法,具备初步的独立设计能力,提高综合运用所学的理论知识独立分析和解决问题的能力,培养学生的创新精神。 二、课程设计基本要求 掌握现代大规模集成数字逻辑电路的应用设计方法,进一步掌握电子仪器的正确使用方法,以及掌握利用计算机进行电子设计自动化(EDA)的基本方法。 三、设计课题要求 (1)构造一个24小时制的数字钟。要求能显示时、分、秒。 (2)要求时、分、秒能各自独立的进行调整。 (3)能利用喇叭作整点报时。从59分50秒时开始报时,每隔一秒报时一秒,到达00分00秒时,整点报时。整点报时声的频率应与其它的报时声频有明显区别。 #设计提示(仅供参考): (1)对频率输入的考虑 数字钟内所需的时钟频率有:基准时钟应为周期一秒的标准信号。报时频率可选用1KHz和2KHz左右(两种频率相差八度音,即频率相差一倍)。另外,为防止按键反跳、抖动,微动开关输入应采用寄存器输入形式,其时钟应为几十赫兹。 (2)计时部分计数器设计的考虑 分、秒计数器均为模60计数器。 小时计数为模24计数器,同理可建一个24进制计数器的模块。 (3)校时设计的考虑 数字钟校准有3个控制键:时校准、分校准和秒校准。 微动开关不工作,计数器正常工作。按下微动开关后,计数器以8Hz频率连续计数(若只按一下,则计数器增加一位),可调用元件库中的逻辑门建一个控制按键的模块,即建立开关去抖动电路(见书70页)。 (4)报时设计的考虑

整点报时数字钟设计

信息与电气工程学院 课程设计说明书 课程名称:整点报时数字钟 题目:整点报时数字钟 专业班级:电气工程及其自动化07-05 学生姓名: 学号: 指导教师:崔春艳 设计周数:2周 设计成绩:

1. 课程设计目的……………………………………………………… 2 .课程设计的要求…………………………………………………… 3. 数字钟方案设计…………………………………………………… 3.1方案设计…………………………………………………………… 3.2数字钟逻辑框架图………………………………………………… 4. 单元电路的设计和元器件的选择………………………………… 4.1 时钟秒脉冲的产生………………………………………………… 4.2 六十进制计数电路的设计………………………………………… 4.3 双六十进制计数电路设计………………………………………… 4.4 二十四进制计数电路的设计……………………………………… 4.5 译码驱动及显示单元电路设计…………………………………… 4.6 整点报时器单元电路……………………………………………… 4.7 校正单元电路的设计……………………………………………… 5.数字钟的PCB 板图的设计…………………………………………… 5.1PROTEL99的使用…………………………………………………… 5.2具体工艺要求和相关规则………………………………………… 5.3 注意事项………………………………………………………… 6.系统调试……………………………………………………………… 6.1 系统调试方法……………………………………………………… 6.2调试出现的问题及解决方法……………………………………… 7. 元器件清单………………………………………………………… 8. 主要元件介绍……………………………………………………… 9. 课程设计总结和心得体会………………………………………… 9.1 设计过程中遇到的问题及解决方法……………………………… 9.2 个人体会…………………………………………………………… 10. 参考文献……………………………………………………………附录…………………………………………………………………… 1 数字钟原理图……………………………………………………… 2 数字钟PCB板………………………………………………………课程设计评语表格……………………………………………………

数字钟设计(带仿真和连接图)

- 数字电子技术课程设计报告 题目:数字钟的设计与制作 : 专业:电气本一班 学号:姓名: 指导教师: 时间: - —

一、设计内容 数字钟设计 … 技术指标: (1)时间以24小时为周期; (2能够显示时,分,秒; (3)有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; (4)计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时; (5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号. ~ 二、设计时间: 第十五、十六周 三、设计要求: (1)画出设计的电路原理图; $ (2) 选择好元器件及给出参数,在原理图中反应出来; (3)并用仿真软件进行模拟电路工作情况; (4)编写课程报告。

! 摘要 数字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号,秒脉冲信号输入计数器进行计数,并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路,分计数器电路计满60后触发时计数器电路,当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。 振荡电路:主要用来产生时间标准信号,因为时钟的精度主要取决于时间标准信号的频率及稳定度,所以采用石英晶体振荡器。 分频器:因为振荡器产生的标准信号频率很高,要是要得到“秒”信号,需一定级数的分频器进行分频。 计数器:有了“秒”信号,则可以根据60秒为1分,24小时为1天的进制,分别设定“时”、“分”、“秒”的计数器,分别为60进制,60进制,24进制计数器,并输出一分,一小时,一天的进位信号。 译码显示:将“时”“分”“秒”显示出来。将计数器输入状态,输入到译码器,产生驱动数码显示器信号,呈现出对应的进位数字字型。 由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路可以对分和时进行校时。另外,计时过程要具有报时功能,当时间到达整点前10秒开始,蜂鸣器1秒响1秒停地响5次。 } 为了使数字钟使用方便,在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入,使得可以方便地直接插入220V的交流电就可以正常地使用了。关键词数字钟振荡计数校正报时

数字时钟电路

摘要 数字钟就是一种用数字电路技术实现日、时、分、秒计时的装置,与传统的机械式时钟相比,具有更高的准确性与直观性,且无机械传动装置,具有更更长的使用寿命,因此得到了广泛的使用。小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。 本课程设计要用通过简单的逻辑芯片实现数字时钟。要点在于用555芯片连接成输出1000秒的多谐振荡器,然后经过74LS90构成的分频器输出1HZ的秒脉冲,用74LS160(10进制计数器)连接成60与24进制的计数器,再通过七段数码管显示,外加上校时电路,整点报时电路即构成了简单数字钟。扩展电路可实现定点报时功能。 关键字:多谐振荡器;分频器;计时电路;闹钟电路;校时电路;整点报时电路 目录 1 设计内容及要求 0 1、1设计目的 0 1、2设计内容与要求 0 1、3创新部分 0 2 系统总体设计方案 0 2、1 数字时钟的组成 0 2、2原理分析 0 2、3基本逻辑功能框图 (1) 3 器件选择 (1) 3、1 555集成定时器 (1) 3、2 74LS160 (2) 3、3 LED显示屏 (3)

3、4 4位十进制同步可逆计数器74LS90 (4) 3、5 4位数值比较器74LS85 (5) 4 数字时钟的电路设计 (7) 4、1 时钟振荡电路 (7) 4、1、1 555多谐振荡器产生1KHz (7) 4、1、2 时钟信号发生电路 (7) 4、1、3 时钟振荡电路的Multisim仿真 (8) 4、2 分频器电路 (9) 4、3秒脉冲发生器电路 (10) 4、4 分脉冲发生器电路 (11) 4、5 时脉冲发生器电路 (12) 4、6 校时电路 (12) 4、7 整点报时电路 (13) 4、8闹钟功能电路 (15) 4、9 数字时钟总仿真电路图 (16) 5 心得体会 (17) 5、1 关于数字时钟的心得体会 (17) 5、2 关于收音机的焊接与调试心得体会 (18) 参考文献 (19)

数字电子钟(计时、校时以及整点报时)数电课程设计报告

设计要求 1.用秒脉冲作信号源,构成数字钟,显示秒、分、时 2.具有“对时”功能,即时间可以快速预置 3.具有整点提示功能。一种实现的方法是每到整点时触发“音乐芯片”或每到整点前几秒钟,发出如“的、的、的、答”声音信号。 系统框图 设计过程 时间显示模块电路可以用3个CD4518作为核心芯片,进行级联,再辅以若干逻辑门,完成进位、置零等功能,CD4518是双十进制计数器,有两个时钟输入端,正好可以满足进位和校时的功能,而不会产生干扰,且有一个置零功能,可以组成六十进制和二十四进制的计数器。 整点报时模块电路用的是555芯片和一块CD4068芯片组成的电

路,555芯片可以接成多谐振荡器,提供交变信号使蜂鸣器发出声音,而整点报时的控制可以用CD4068实现,CD4068是8输入与/与非门,可以在整点之前输出脉冲信号,经过由555芯片组成的多谐振荡器,为其提供一个信号,这样由多谐振荡器输出端可以使蜂鸣器发出“嘀、嘀、嘀”的响声。 秒信号发生器可以用实验箱上的秒脉冲信号代替。 考虑到开关抖动现象,校时模块电路实验实验箱上的按键开关,每输出一个脉冲信号可以改变分个位和十个位,同时考虑到干扰问题,进位接线和校时接线接在不同的时钟输入端。 电路仿真与设计 3.1所需芯片及芯片管脚图 CD4518 CD4068 CD4002 CD4011

CD4069 555 3.2时、分、秒显示电路模块设计 整个电路的的核心芯片是CD4518,它是一个双10进制加法计数器,因此只需要三个芯片,进行级联即可实现两个六十进制和一个二十四进制计数器,再加上一些合适的逻辑门,实现置零和进位。 上图是秒显示电路设计图,右边为秒个位,左边为秒十位,秒个位的电路中置零引脚和时钟输入端CP1必须接地,这是因为CMOS 的引脚不能悬空,否则会影响实验结果,CP0接秒脉冲信号,考虑到秒个位计数到9的时候必须进位,所以在显示0的同时输出一个进位信号,输出是0000,因此可以用一个或非门,当输出是0000的时候提供一个进位信号至秒十位的时钟输入端,秒十位另一个时钟输入端接地,当秒十位计数器计到5时,在输出为0110时提供一个信号到秒十位计数器的置零端,使其实现0110——0000,即六十进制。

单片机数字钟电路图

数字钟设计 一、设计目的 1. 熟悉集成电路的引脚安排。 2. 掌握各芯片的逻辑功能及使用方法。 3. 了解面包板结构及其接线方法。 4. 了解数字钟的组成及工作原理。 5. 熟悉数字钟的设计与制作。 二、设计要求 1.设计指标 时间以24小时为一个周期; 显示时、分、秒; 有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时; 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

2.设计要求 画出电路原理图(或仿真电路图); 元器件及参数选择; 电路仿真与调试; PCB文件生成与打印输出。 3.制作要求自行装配和调试,并能发现问题和解决问题。 4.编写设计报告写出设计与制作的全过程,附上有关资料和图纸,有心得体会。 三、设计原理及其框图 1.数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图3-1所示为数字钟的一般构成框图。 图3-1 数字钟的组成框图

⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 ⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器。

数字逻辑电路课程设计数字钟

数字逻辑课程设计 数字钟 姓名: 学号: 班级:物联网工程131班 学院:计算机学院 2015年10月10日

一、任务与要求 设计任务:设计一个具有整点报时功能的数字钟 要求: 1、显示时、分、秒的十进制数字显示,采用24小时制。 2、校时功能。 3、整点报时。 功能: 1、计时功能: 要求准确计时,以数字形式显示时、分、秒的时间。小时的计时要求为“12翻1”。 2、校时功能: 当数字钟接通电源或者计时出现误差时,需要校正时间(简称校时)。校时是数字钟应具备的基本功能,一般电子手表都具有时、分、秒等校时功能。为使电路简单,这里只进行分和小时的校时。对校时电路的要求是:在小时校正时不影响分和秒的正常计数;在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种。“快校时”是通过开关控制,使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。 3、整点报时: 每当数字钟计时快要到整点时发出声响;通常按照4低音1高音的顺序发出间断声响;以最后一声高音结束的时刻为整点时刻。 二、设计方案 电路组成框图: 主体电路 扩 展 电 路时显示器 时译码器 时计数器 分显示器 分译码器 分计数器 校时电路 秒显示器 秒译码器 秒计数器 定时控制 仿电台报时 报整点时数

数字钟电路是一个典型的数字电路系统,其由时、分、秒计数器以及校时和显示电路组成。其主要功能为计时、校时和报时。利用60进制和12进制递增计数器子电路构成数字钟系统,由2个60进制同步递增计数器完成秒、分计数,由12进制同步递增计数器完成小时计数。秒、分、时之间采用同步级联的方式。开关S1和S2分别是控制分和时的校时。报时功能在此简化为小灯的闪烁,分别在59分51秒、53秒、55秒、57秒及59秒时闪烁,持续的时间为1秒。 三、设计和实现过程 1.各元件功能 74LS160:可预置BCD异步清除器,具有清零与置数功能的十进制递增计数器。 74LS00:二输入端四与非门 74LS04:六反相器 74LS08:二输入端四与门 74LS20:四输入端双与非门 2.各部分电路的设计过程 (1)时分秒计数器的设计 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器。 秒/分钟显示电路:由于秒钟与分钟的都是为60进制的,所以它们的电路大体上是一样的,都是由一个10进制计数器和一个6进制计数器组成;有所不同的是分钟显示电路中的10进制计数器的ENP和ENT引脚是由秒钟显示电路的进位信号控制的。 分和秒计数器都是模M=60的计数器,其计数规律为00—01—…—58—59—00…。可选两片74LS160设计较为简单。 时计数器是一个“12翻1”的特殊进制计数器,即当数字钟运行到12时59分59秒时,秒的个位计数器再输入一个秒脉冲时,数字钟应自动显示为01时00分00秒,实现日常生活中习惯用的计时规律。可选两片74LS160设计。

数字钟的设计(含有闹钟功能)

# 综合设计报告~ 设计名称:数字逻辑综合设计报告 设计题目:数字电子钟 学生学号: 专业班级: … 学生姓名: 学生成绩: 指导教师(职称): 课题工作时间:至

目录 摘要……………………………………………………………………………………… II Abstract …………………………………………………………………………………... II 第一章课题背景(或绪论、概述) (1) 数字电子钟应用 (1) 电子钟的应用前景 (x) 第二章设计简介及设计方案论述 (x) 设计原理简介 (x) 设计方案论述 (x) 设计目的概述 (x) 第三章详细设计 (x) 实验元件及介绍 (x) 模块的详细设计 (x) 3.2.1 二十四时制显示模块 3.2.2 校时电路模块 3.2.2 整点报时模块 3.2.2 闹钟模块 第四章设计结果及分析 (x) 设计电路 (x) 运行结果及分析 (x) 结果分析 (x) 总结 (x) 致谢 (x)

参考文献 (x) 附录主要程序代码 (x) 摘要 【关键词】电子钟、校时电路、比较器、整点报时 数学逻辑课程设计选题是电子钟的设计,运用 SP3版仿真软件进行电子钟的设计。主要原理是由555芯片及门电路产生多谐震荡,输出稳定的为1HZ秒脉冲,作为时间基准。秒计时器满60向分计时器仅为,分计时器满60向小时计时器进位,小时计时器以24为一个周期,并实现了小时高位具有零熄灭的功能,计时器的输出送到显示屏,课在相应位置正确显示时、分。秒。计时出现误差或者调整时间时用校时电路进行时、分的调整。而且添加了整点报时功能,并利用比较器实现了闹钟功能。 Abstract 【Keywords】Digital clock, divider chip, the decoder chip, the campus circuit, the whole point alarm The desigining topic of the electronic technology course is the digital clock. The main principle by the oscillator transistor multivibrator oscillation, after the output frequency divider and stable pulse,60 seconds over the counter sub-counters to carry, at least 60 minutes to the hour counter binary counter, hours counter for a period of 24 and achieve a high level with zero off-hour functions. Counter displays the output sent by the decoder can be displayed correctly in the appropriate location, minutes, second. Timing errors, or adjust the time when the school when the circuit is available, the minutes of the adjustment. In this circuit, The whole point alarm will last 10 seconds per hour.

整点报时数字钟课程设计

整点报时数字钟课程设计

信息工程学院 课程设计报告书(2009 /2010 学年第二学期) 课程名称:电子技术课程设计题目:能整点报时的电子表专业班级:自动化111 学生姓名:胡义海 学号:6100311301 指导教师:康耀明 设计成绩:

1课程设计目的 (1) 2系统的方案设计 (1) 3 系统的详细设计 (3) 3.1脉冲产生和分频电路 (3) 3.1.1脉冲产生和分频电路的设计 (3) 3.1.2馆建器件74 LS74的介绍 (4) 3.1.3关键器件CD4060的介绍 (5) 3.2计时电路 (7) 3.2.1分,秒计时电路的设计 (7) 3.2.2小时计时电路的设计 (9) 3.2.3关键器件CD4510的介绍 (10) 3.3显示译码电路 (12) 3.3.1显示译码电路的设计 (12) 3.3.2关键器件CD4511和数码管的介绍 (13) 3.4校时电路 (15) 3.4.1校时的电路的详细设计 (15) 3.4.2关键器件RS触发器的详细介绍 (16) 3.5整点报警电路 (19) 4 心得体会 (24) 5 参考文献 (25)

1课程设计目的 ※让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法; ※进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力; ※提高电路布局﹑布线及检查和排除故障的能力;※培养书写综合实验报告的能力。 2系统的方案设计 2.1简述 数字电子钟是一种用数字显示秒﹑分﹑时﹑日的记时装置,与传统的机械钟相比,他具有走时准确﹑显示直观﹑无机械传动装置等优点,因而得到了广泛的应用:小到人们的日常生活中的电子手表,大到车站﹑码头﹑机场等公共场所的大型数显电子钟。 2.2课程设计题目描述和要求 (1)设计一个有“时”、“分”、“秒”(12小时59分59秒)显示,且有校时功能的电子钟; (2)用中小规模集成电路组成电子钟,并在实验箱上进行组装、调试; (3)画出框图和逻辑电路图,写出设计、实验总结

报时数字钟的设计

数字系统设计实习报告 课题 : 报时式数字钟的设计 系别:自动化 班级学号: 10-1(25) 姓名:张小康 指导老师:赵莹 2012.5.28-6.1 北华大学电气信息工程学院

目录 一、前言 (3) 二、题目设计要求 (4) 三、方案设计 (5) 四、电路图 (10) 五、合成波形 (11) 六、实习心得 (14) 七、参考文献 (15)

前言 一、软件介绍 Max+plus II开发软件是美国Altera公司自行设计的的第三代PLD开发系统。Altera是世界上最大可编程逻辑器件的供应商之一。Max+plus II界面友好,使用便捷,在Max+plus II上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程。主要特点介绍如下。 1、提供开放性的界面 Max+plus II支持Cadence,Exemplarlogic,Mentor Graphics,Synplicty,Viewlogic和其他公司所提供的EDA工具接口。 2、提供与PLD器件结构无关的设计环境 Max+plus II系统的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可编程逻辑器件,提供了世界上唯一真正与结构无关的可编程逻辑设计环境。使用者无需精通器件内部的复杂结构,只需用自己熟悉的设计输入工具,如原理图或硬件描述语言进行设计。Max+plus II将这些设计转换为目标结构所需求的格式,设计处理一般在数分钟内完成。3、完成集成化 Max+plus II的设计输入、处理与校验功能全部集成在统一的开发环境下,这样可以加快动态调试、缩短开发周期。 4、丰富的设计库 Max+plus II提供丰富的库单元供设计者调用,其中包括74系

数字钟电路设计

本次设计题目:数字钟电路设计 1 简述 数字钟是一种用数字显示秒、分、时的计时装置,与传统的机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到了广泛的应用。小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。在控制系统中也常用来做定时控制的时钟源。 2 题目要求 (1)具用时、分、秒十进制数字显示的计时器功能; (2)具有手动校时、校分的功能; (3)通过开关能实现小时的十二进制和二十四进制转换; (4)具有整点报时功能。 主要集成芯片: 计时单元74160 报时单元74192 3 总体方案设计 数字钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中振荡器和分频器组成标准秒信号发生器,直接决定计时系统的精度。由不同进制的计数器、译码器和显示器组成计时系统。将标准秒信号送入采用60进制的“秒计数器”,每累计60sec就发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60min,发出一个“时脉冲”,该信号将被送到“时计数器”。“时计数器”采用12或24进制计数器,可实现对一天12h 或24h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过6位7段译码显示器显示出来,可进行整点报时,计时出现误差时,可以用校时电路校时、校分。数字钟的原理框图如图2.1所示。

时显示器校分控制电路 校时控制电路秒计时器 分计时器时计时器秒显示器 分显示器报时分频 晶振 图2.1 数字钟原理框图 4 单元电路设计提示 本题目的设计采用自下而上的层次电路设计法。先设计单元电路,再设计总电路。 (1) 秒脉冲产生电路 秒脉冲产生电路在此例中的主要功能有两个:一是产生标准脉冲信号,二是可提供整点报时所需要的频率信号。可用1Hz 的秒脉冲时钟信号源替代。 V11 Hz 5 V 图2.2 1Hz 的秒脉冲时钟信号源 (2) 秒、分、时计时器电路 秒计时器本质上为对1Hz 的秒脉冲时钟信号源进行60进制计数的计数器,其由一个10进制计数器(个位)和一个6进制计数器(十位)串接组成。个位与十位计数器之间采用同步级联复位方式,将个位计数器的进位输出端RCO 接至十位计数器的时钟信号输入端CLK ,完成个位对十位计数器的进位控制。十位计数器选择Q B 和Q C 端做反馈端,经与非门输出至控制清零端CLR ,形成6进制计数形式。十位

整点报时数字钟课程设计

整点报时数字钟课 程设计

信息工程学院 课程设计报告书 ( / 年第二学期) 课程名称:电子技术课程设计题目:能整点报时的电子表专业班级:自动化111 学生姓名:胡义海 学号: 指导教师:康耀明 设计成绩:

1课程设计目的................................................................... 错误!未定义书签。2系统的方案设计............................................................... 错误!未定义书签。 3 系统的详细设计 ............................................................... 错误!未定义书签。 3.1脉冲产生和分频电路.................................................... 错误!未定义书签。 3.1.1脉冲产生和分频电路的设计 .................................. 错误!未定义书签。 3.1.2馆建器件74 LS74的介绍........................................ 错误!未定义书签。 3.1.3关键器件CD4060的介绍 ....................................... 错误!未定义书签。 3.2计时电路 ....................................................................... 错误!未定义书签。 3.2.1分,秒计时电路的设计 .......................................... 错误!未定义书签。 3.2.2小时计时电路的设计 .............................................. 错误!未定义书签。 3.2.3关键器件CD4510的介绍........................................ 错误!未定义书签。 3.3显示译码电路................................................................ 错误!未定义书签。 3.3.1显示译码电路的设计 .............................................. 错误!未定义书签。 3.3.2关键器件CD4511和数码管的介绍........................ 错误!未定义书签。 3.4校时电路 ....................................................................... 错误!未定义书签。 3.4.1校时的电路的详细设计 .......................................... 错误!未定义书签。 3.4.2关键器件RS触发器的详细介绍............................. 错误!未定义书签。 3.5整点报警电路................................................................ 错误!未定义书签。 4 心得体会 .......................................................................... 错误!未定义书签。 5 参考文献 .......................................................................... 错误!未定义书签。

整点报时数字钟[精选.]

数字钟 一、设计任务 本任务为:数字钟。设计任务具体内容如下: 1.1 基本设计任务 依据命题题意,本设计采用89C51进行24小时计时并显示。要求其显示时间范围是00:00:00~23:59:59,具备有时分秒校准功能。数字钟上面要带有闹钟,闹钟与时钟之间能随时切换,闹钟具备时分秒设置功能。 1.2 控制设计任务 由于本设计采用手动校准时钟与手动设置闹钟方案,所以要求用较少的按键来达到切换闹钟与时钟、时钟时分秒校准、闹钟时分秒设置等功能。 1.3 软件设计任务 数字钟的所有计时都要由软件控制实现。用软件对几个按键所得信号进行相应改变,以控制时钟与闹钟的显示。通过软件对闹钟与时钟进行比较,当时钟所显示时间与闹钟一样时,要启动报时模块。 三、总体设计 经过对各个方案分析比较,最终确定总方案如图3-1所示。该系统所有模块都由主单片机控制。其中,设计各个模块,包括单片机、显示模块、电机驱动、光电探测由四节AA电池供电。电机驱动采用L298驱动芯片控制。用光电传感器对边线的探测来控制距离。通过单片机的机器周期计算时间计数周期,以达到计时目的。

图3-1 系统方案图3.1 系统硬件电路设计 3.1.1 显示及控制模块

图3-4 语音报时模块 3.2 系统软件设计 3.2.1 软件计时的分析与计算 单片机内部定时器有4种工作模式,方式0是13位计数器,由于计时时间过短,中断频率高,所以不选用此模式;方式2是自动重装式计数器,是8位计数器,同样中断频率过高;方式3也是8位计数器;方式1是16位计数器,综合考虑,选用方式1做精确计时。 由于51单片机是12分频,因此机器周期=晶振频率/12。在该设计中,选用

数字逻辑电路设计-多功能数字钟

数字逻辑电路设计-多功能数字钟

多功能数字钟 摘要:实验作品名为多功能数字钟,具有校时、清零、保持、整点报时、闹钟五大功能。整个实验以QuartusII 7.0为软件设计基础,结合Altera公司研发的Cyclone系列可编程逻辑器件工具箱进行实际测试。整个数字钟的开发完全遵照自顶向下的设计方法,这个设计因为该方法可移植性强、逻辑符合一般规律、可多人共做等优点而得以为设计人员省去大量时间和精力。 本作品在防抖动电路和蜂鸣器鸣响时长控制上拥有一定的自主创新性和理论证明,同时由于整个设计过程当中适当地对每个器件进行了有机的封装,所以电路图的逻辑关系较为清晰。现在数字钟因其在日常生活生产中的作用而成为可盈利的商品,在金钱的驱动下数字钟的设计方法与本实验作品相比功能和效率上都有非常大的提升,故本实验的目的在于让设计者充分了解数字逻辑电路设计的流程和具体软件的使用方法。 关键词:数字钟,可编程逻辑器件,防抖动电路,学习型设计 The design of Multifunctional digital clock Abstract: This experimental product is called Multifunctional digital clock. It has five major functions such as time setting, resetting, holding, alarming, and beeping when it comes to an addition to the hour. The whole experiment is based on the software of design called Quartus II 7.0 and is tested by combining the Cyclone series of programmable logical device provided by Altera. The clock is designed under the process of ‘from the top to the end’. The method spares designers lots of time and energy for its flexibility to be transplanted, easiness for ordinary logic reasoning and availability for cooperative designing. The product is self-creative and provable in terms of turbulence muting and manipulation of the period of beeping. At the same time, the diagrams of the circuits are apparently logical thanks to well-organized sealing of each part of device during the design. In this era of common concept of inexpensiveness of digital clocks, methods and effectiveness of designing a clock are improved due to its profitability. Hence, this experimental design is aimed at letting the participants to understand the process of digital logic circuits designing and to get to familiar with the usage of particular software. Keyword: Digital Clock, programmable logic device, mute circuit, design for learning

整点报时数字钟电路设计

1 VV 课程设计说明书(2009 /2010 学年第一学期) 课程名称:数字逻辑课程设计 题目:整点报时数字钟电路设计 专业班级:通信工程2班 学生姓名:XXX 学号:XXXXXXX 指导教师:XX 设计周数: 1 设计成绩: 2010年01月15 日

目录 1 设计目的 (3) 2设计要求 (3) 3数字钟的基本组成及工作原理 (4) 3.1数字钟的构成 (4) 四、数字钟的工作原理 (6) 五、总体框图 (10) 六、元器件及报表 (11) 七、设计总结 (11) 八、心得体会 (12) 9参考文献 (13) 1、课程设计目的 (1) 2、设计要求 (1) 3、数字钟的基本组成及工作原理 (1) 3.1数字钟的构成 3.2 单元电路设计 4、数字钟的工作原理 (5) 4.1晶体振荡器电路 4.2分频器电路 4.3时间计数器电路 4.4译码驱动电路 4.5数码管 5、总体框图 (12) 6、元器件及报表 (13)

7、设计总结 (14) 8、心得体会 (15) 9、参考文献 (16) 1 设计目的 1.显示时、分、秒采用24小时进制。 2.具有校时功能,可以对小时和分单独校时,对分校验时的时候,停止分对时的进位。 3. 计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时。 4为了保证计时准确、稳定,由晶体振荡器提供标准时间的基准信号。 2设计要求 1、设计指标时间以24小时为一个周期;显示时、分、秒;具有校时功能,可以对小时和分单独校时,使其校正到标准时间,计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时,为了保证计时准确、稳定,由晶体振荡器提供标准时间的基准信号。 2、设计要求画出电路原理图;元器件及参数选择。 3编写设计报告:写出设计与制作的全过程,附上相关资料和图片。

多功能数字钟课程设计报告

电子技术课程设计报告书课题名称 姓名 学号 院、系、部 专业 指导教师 2016年6月12日

一、设计任务及要求: 用中小规模集成芯片设计并制作多功能数字钟,具体要求如下:1、准确及时,以数字形式显示时(00~23)、分(00~59)、秒(00~59)的时间。 2、具有校时功能。 指导教师签名: 2016年6月日 二、指导教师评语: 指导教师签名: 2016年6月日 三、成绩 指导教师签名: 2016年6月日

多功能数字钟课程设计报告 1 设计目的 一、设计原理与技术方法: 包括:电路工作原理分析与原理图、元器件选择与参数计算、电路调试方法与结果说明;软件设计说明书与流程图、软件源程序代码、软件调试方法与运行结果说明。 1、电路工作原理分析与原理图 数字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。由于标准的1Hz 时间信号必须做到准确稳定,所以通常使用输出频率稳定的石英晶体振荡器电路构成数字钟的振源。又由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路。因此一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲后,秒脉冲送入计数器计数,计数结果通过“时”、“分”、“秒”译码器译码,并通过显示器显示时间。由以上分析可得到原理框图如下图 图1 实验原理框图 2、元器件选择与参数计算 (1)晶体振荡电路:产生秒脉冲既可以采用555脉冲发生电路也可以采用晶振脉冲发生电路。若由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源,可使555与RC 组成多谐振荡器,产生频率 f=1kHz的方波信号,再通过分频则可得到秒脉冲信号。晶体振荡器电路则可以给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。 相比二者的稳定性,晶振电路比555电路能够产生更加稳定的脉冲,数字电路中的时钟是由振荡器产生的,振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度,所以最后决定采用晶振脉冲发生电路。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整,它是电子钟的核心,用它产生标准频率信号,再由分频器分成秒时间脉冲。 所以秒脉冲晶体振荡选用32768Hz的晶振,该元件专为数字钟电路而设计,其频率较低,有

功能数字钟的电路设计

功能数字钟的电路设计 一、设计任务与要求 1)时钟显示功能,能够以十进制显示“时”、“分”、“秒”。 2)具有校准时、分的功能。 3)整点自动报时,在整点时,便自动发出鸣叫声,时长1s。 选做: 1)闹钟功能,可按设定的时间闹时。 2)日历显示功能。将时间的显示增加“年”、“月”、“日”。 二、数字钟的基本原理 一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校 时电路、报时电路等七部分组成。石英晶体振荡器产生的 信号经过分频器得到秒脉冲,秒脉冲送入计数器计数,计 数结果通过“时”、“分”、“秒”译码器译码,并通过显示 器显示时间。数字钟的整机逻辑框图如下: 图 1数字钟整机逻辑图 1)振荡器 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整,它是电子钟的核心,用它产生标准频率信号,再由分频器分成秒时间脉冲。用反相器与石英晶体构成的振荡电

路如图2所示。利用两个非门G1和G2自我反馈,使它们工作在线形状态,然后利用石英晶体Z1来控制振荡频率。振荡器振荡频率的精度与稳定度基本上决定数字钟的准确度,晶振频率越高,计时准确度越高。目前常见的石英晶振频率是4M H z时,则振荡器输出频率为4M H Z。 图2 石英晶体振荡电路 振荡器还可以采用555时基电路代替。 2)分频器 时间标准信号的频率很高,要得到秒脉冲,需要分频电路。例如,振荡器输出4MH Z信号,可通过D触发器(如74LS74)进行4分频变成1MH Z,也可以将10分频计数器74LS160(或74LS90)行4分频变成1MH Z,然后送到10分频计数器74LS160(或74LS90),经过6次10分频而获得1H Z的方波信号。 ⑶时间计数器电路:时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器。 ⑸整点报时电路:一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒. 三、原理电路方案比较以及各单元电路; (1)时间脉冲产生电路 方案一:由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。图 1 555与RC组成的多谐振荡器图 方案二:由逻辑门电路和RC组成RC振荡电路。 方案三:由逻辑门电路和石英晶体做成的石英晶体振荡器。 由于555定时器产生的方波信号误差较不适合和做时钟脉冲信号。方案一否定。而RC组成的振荡器易受温度影响。不适合用作时钟基础信号。

相关文档
最新文档