内存深入讲解
高手进阶存技术南整/进阶版
赵效
作为电脑中不大之其余两个是主CPU存是性关键设备之就个临负责数据中转、暂存
不过虽然存性至关重要但长来DIYer并不重视内存是作是买主CPU顺带买附件那时也就存速这种象截止1998年440BX 主上PC66/100存进入普通DIYer视野为这与选购着联
间关存数大量出其中为著名恐就是CL数自那以DIYer 才来存也这么学问。来2000年/2001年VIA芯片4路交错4-Way Interleave存制部分芯片关存量限制究是入解内存个本刊在2001年第2上也进行了VIA存错制存模详细并先正确地解释了这一类错存错类量限制那时起关存面入性踵至说那时此掀起了存并不夸张大量的存让更用户解了存层识这对DIY当然是好然遗憾是这些所谓存高深技术不都是错来DDR RDRAM存至是低错误。在这近两年间里体上存技术谓是若晨体还编译国DIY网大存但是网也不见得都是这一似乎作体似乎都忽视了就这样虽然打个识领域普效并不那么好
体铁杆读者高兴地被带入存层界但也此被引误区
不过这期间2001年至今体读者这类映来欢存技术大在越来越多这是体养这些用户不足如何正确用存渴
入解这方面原来非常贫乏识这些识可不在用存过程中么帮
但大大足他求欲在2001年VIA芯片4路交错存制部分芯片
关存量限制之迷时还是主要围着存用关话题来展在这期间有关存技术
话题《电脑高手也都是带过。但在天在解内存技术体
不觉得要再次来正视听也就是说这次题不存用为中是技术性并前存主要内存技术误区进行重点正
在要强调是本题以技术为主由幅不太浅面入手所需要有技术础作证存兴趣的读者不错过这也许是好正错误认识的机
在本题里当讲完存本作之大讲一个故中解内存这个是么作欢
SDRAM存础
虽然关存础在本刊2001年第2题中就阐述但在这里为
证专题的读性需要再次强这方面的认识。正确并刻解内存础是阅读本题的第条为即是RDRAM在面也是SDRAM似至于DDR DDR-Ⅱ、QBM等形存是SDRAM着紧联
、SDRAM存模本
平到SDRAM都是模形为么要做这种形呢这首先要接触到两个
物Bank芯片位
1、物Bank
传存为证CPU正常作须一次传输完CPU在个传输周所需要的数据CPU在个传输周数据量就是CPU数据总位单位是bit位当制存CPU之间数据换桥芯片也此存总数据位等CPU数据总位这个位就之为物Bank Physical Bank简称P-Bank位所那时存须要组P-Bank来CPU打道。资格稍老的该还记得Pentium上需要两条72pin SIMM 才启为条72pin-SIMM32bit位不足Pentium64bit数据总需要。
到168pin-SDRAM DIMM上才用条存机面将通过芯片位讲述来进一步解释P-Bank
不过要强调P-Bank是SDRAM前传存特在RDRAM中通道Channel Intel E7500那样并通道DDR传P-Bank也不适用
2、芯片位
上讲到SDRAM存须要组个P-Bank位才CPU正常作那么这个
P-Bank位么到呢这就到存芯片
个存芯片也自己位即个传输周数据量。论上全做个位为64bit芯片来足P-Bank需要但这对技术要求高在本用性面也都处所芯片位般都较小机场所用SDRAM芯片位高也就是16bit常见的是8bit 这样为P-Bank所需的位就需要多颗芯片并联作16bit芯片需要4颗4×16bit=64bit8bit芯片就需要8颗了
上就是芯片位、芯片数量与P-Bank关P-Bank其就是存芯片集合这个集合量不限但这个集合总位须与CPU数据位符随着计算机用展个
个P-Bank不足容量的需要。所芯片支持多个P-Bank次选个P-Bank 作这就芯片支持多物Bank说法在Intel义中P-Bank为行Row 845G芯片支持4个行也就是说它支持4个P-Bank在档中也P-Bank
为Rank
到头话题DIMM是SDRAM集合形体个DIMM至少含个P-Bank芯片集合在前DIMM中个模含两个P-Bank存芯片集合虽然论上
全在个DIMM上支持多个P-Bank SDRAM DIMM就4个芯片选Chip Select 简称片选CS论上制4个P-Bank芯片集合是由这么做设计难度、制造本、芯片配合等至于DIMM面数P-Bank数量的关在2001年2题中确面数≠P-Bank数在道芯片位才确P-Bank数量大256MB存就是显这种在Registered模中非常普遍。关存模设计在面的关节中讨。
、SDRAM存芯片部结
1、逻辑Bank芯片位
讲完SDRAM在形就该深入解SDRAM部结这里主要的就是逻辑Bank
简单地说SDRAM部是个存阵为是道式存就队买票就难做到随机访问了
阵就表格样数据填进去你象成张表格表格索样先个行Row个Column就确地找到所需要的单元格这就是存芯片址本存这个单元格为存单元,那么这个表格存阵么呢
就是逻辑Bank Logical Bank简称L-Bank
L-Bank存阵示
由技术、成本等不做个全量的L-Bank重要的是由SDRAM作限制单L-Bank造非常严重的址大幅降低存效在中详细讲述）所在SDRAM部分割个L-Bank较早前是两个前本都是4个这也是SDRAM 规范中高L-Bank数量。到RDRAM达到32个在DDR-Ⅱ中L-Bank 数量也高到8个
这样在进行寻址就要先确是个L-Bank然在这个选L-Bank中选行与进行寻址见对存访问次是个L-Bank作次桥换数据就是L-Bank存阵中个存单元量。在商表述中L-Bank中存单元为Word此表位集合不是字节的集合
前SDRAM存芯片次传输率数据量就是芯片位那么这个存单元量就是芯片位也是L-Bank位但要注这种关也SDRAM效在中说明
2、内存芯片量
在该清楚存芯片本那么存量怎么计算呢显然存芯片量就是所L-Bank中存单元量总计算个存单元计算表格中单元数量的样
存单元数量=行数数到个L-Bank存单元数量L-Bank数量
在存档中都会用M×W来表示芯片量说是芯片规格/
M是该芯片中存单元总数单位是兆英文简写M确值是1048576不是1000000 W表每个存单元量也就是SDRAM芯片位Width单位是bit计算来芯片
量也是bit为单位但用户采用除以8换为字节Byte8M×8这是个8bit 位芯片8M个存单元总量是64Mbit8MB
不过M×W是简单表示是公自己存芯片量表示这可说是
正规的形之
计算这三个规格量都是128Mbits是由位起了存
单元数量变这个子就也在总量下位采用不设计。3、与芯片位关DIMM设计
为么在总量下位不设计呢这主要是为足不领域需要。在大道P-Bank位是也就是说当芯片位确来个P-Bank中芯片个数也就自然确前讲过P-Bank芯片集合位要求芯片集合量则何限制
高位芯片让DIMM设计简单为所用芯片但在芯片量相这种DIMM 量就不上采用低位芯片模为在个P-Bank中芯片
上中那个存芯片量标识图量都是128Mbit16MB DIMM采用P-Bank+16bit芯片设计那么8颗芯片计128MB但采用4bit位芯片32颗芯片计512MB DIMM量前4倍见芯片位DIMM设计的重要性此8bit位芯片是桌面台
机上量与本之间平衡性较好选所在场上也为普高于16bit位芯片般用在需要更大位场显卡等至于4bit位芯片显非常适用大量内存用领域本不在Unbuffered模设计中
、SDRAM脚封装
存芯片要想作须要与存制器所联个电元电也是不数据传输要有个钟作为触发此SDRAM在封装时就要留脚用电钟的脚就不说了在象一至少该有制脚呢
存址步骤缕来就本白中也就解内存作大体这里需要说是DIMM样SDRAM着自己界设计规范在个量标SDRAM脚/不虑一位设计是要顾及位然尽量给个通用位芯片也许会空脚但高位芯片就全部用上不过容量不设计标也
所不般量越小芯片所需要的脚也就越小
1、首先道内存制器要先确个P-Bank芯片集合然才这集合中芯片进行寻
址作此要有个片选次选个P-Bank芯片集根据位不数量也不被选中芯片收读取数据所要有个片选
2、来是所被选中芯片进行统L-Bank址前SDRAM中L-Bank数量最高为4个所需要两个L-Bank地址22=4
3、就是被选中芯片进行统行/存单元址地址数量要根据芯片
别设计了但在量下行数不数根据位位越大数越少
为所需的存单元
4、找到存单元被选中芯片就要进行统数据传输那么要有位数量的数据I/O通道才行所要有数量的数据脚
在就本道了存芯片脚就是个简单SDRAM示大详
128Mbit芯片不位脚NC表未用-表示位设计相
根据SDRAM规范机上所用SDRAM在不量下位封装标
、SDRAM部基本作作
上解了SDRAM所用到本路面就在SDRAM芯片部是么
置并这里开入解内存本作过程在这一节中触到天书之但不要害根据中慢慢解首先先认识一SDRAM 部结然具体讲述。
128Mbit32M×4SDRAM部结
1、芯片
都想象不到在SDRAM芯片部还有个逻辑控制单元并个模存器为其制数此次机SDRAM都要先这个制逻辑核进行初关预充电刷含义在讲述关键阶就在模存器MR Mode Register设置简称MRS MR Set这一作由桥芯片在BIOS制进行存器息由地址来
SDRAM在机过程
SDRAM模存器所制作数地址不0/1来获得不数在设置到MR 之就进入正常作态中关数具体讲述
2、行有效
要想个L-Bank中阵进行寻址首先就要确行Row之活态Active然确虽然之前要进行片选L-Bank址但行有效进行。
行有效
中在CS#、L-Bank址RAS Row Address Strobe行地址选通脉也效态。此An地址送具体行地址中是A0-A11共12个地址由是
进制表示所共4096个行212=4096A0-A11不数值就确具体行地址由行效也是L-Bank效所行有效也为L-Bank效
3、列读写
行地址确之就要对地址进行寻址但是地址然是行地址所用A0-A11本
错在SDRAM中行地址地址是共用不过读/命是么呢其
个是送读或确命是通过芯片态的制来达到读/显然WE#就是个关键WE#效当然就是读取命
SDRAM本作命上表可放大,通过各制/地址来H表高电平
L表低电平X表示高低电平均影此表中除了自刷命所命都是默认CKE 效自刷命详解
址读写命是虽然地址行寻址共用但CAS Column Address Strobe 地址选通脉区行与址不配合A0-A9A11本来确具体
地址
读写作示读取命地址块发当WE#为低电平是即为命
然在送读写命须要与行有效命个间隔这个间隔被定义为tRCD即RAS to CAS
Delay RAS至CAS迟大也解为行选通周这应该是根据芯片存阵电子元间态到态变过程所制迟。tRCD是SDRAM个重要时
数通过主BIOS过北桥芯片进行调整但不超过厂商预定范义tRCD钟周tCK Clock Time数为单位tRCD=2就表延迟周为两个钟周具体到确间要根据钟频率PC100SDRAM tRCD=2表20ns迟PC133为15ns
tRCD=3
4、数据输出读
在选地址就确具体存单元剩就是数据通过数据I/O通道DQ输出到存总上但是在CAS之要经过一间才数据输出CAS读取命到第数据输出这段间被定义为CL CAS Latency CAS潜由CL在读取所CL被称为读取潜RL Read Latency CL单位tRCD样为钟周
数具体由钟频率
不过CAS并不是在过CL周之才送达存单元际上CAS RAS样是间到达的但CAS间要更为么呢假设芯片位为n个bit数为c那么个行地址要选通n×c个存体个地址需选通n个存体但存体中晶体间仍造数据不CAS在上升触发要延至少个钟周
由芯片体存单元中电量很所要经过放大来证其效识别性这个放大/驱动作由S-AMP负责个存体个S-AMP通道。但要有个间才
证信送强前还要进行电较以进行逻辑电平判此数据I/O总上数据输出之前个钟上升数据即传S-AMP也就是说此数据被触发过一
驱动间最传数据I/O总进行输出这段间我之为tAC Access Time from CLK钟触发访问时间）tAC单位是ns不频率不确规定但须要小个
钟周否访问时过长效降低PC133钟周为7.5ns tAC是 5.4ns需要
强调是个数据在读取都有tAC在连续读取中是在进行第个数据传输的就第个数据tAC
CL=2tAC示
CL数值不超出芯片设计规范否致内存不稳至开不机超频的该有
体也不在数据读取前临改CL周在机过程中MRS阶进行设置
在BIOS中般都允许用户其调整然BIOS制桥芯片在机通过A4-A6地址MR中CL存器息进行更改
不过存体上本逻辑状态为1电在读取作放电为逻辑0所前DRAM为在关闭当前行时证数据靠性要对存体中息进行重写
这个由数据所过的刷放大器来根据逻辑电平态数据进行重写逻辑0就不重写由这个作数据输出是步进行互不所不重写迟。来通过技术改良刷放大器被取其由S-AMP为在读取持数据逻辑状态起到个Cache作用次读取由送即不用进行新址输出此数据重写
作在预充电阶
5、数据输入
数据入作也是在tRCD之进行但此CL记住CL在读取作中行寻
址址上样是在址WE#为效态。
数据入
中见由数据由制输入芯片需做何调校需直传到数据输入存器中然由入驱动器进行对存电充电作此数据CAS送也就是说入迟为0不过数据并不是即地入存电为选通就读取样电充电须要有间所数据正入需要一周为证数据靠写入都会留足够入/校正间tWR Write Recovery Time这个作也被称作Write Back tWR 至少占用个钟周钟频率越高tWR占用周越多关影在进步讲述。
6、突长
Burst是在行中邻的存单元连续进行数据传输的连续传输所到存单元数量就是长Burst Lengths简称BL
在前由存制器次读/P-Bank位数据也就是8个字节但是在中8个字节的数据见所般都要经过多个周进行数据传输。上讲到读/作都是次
个存单元进行寻址要连续读/就还要对当前存单元个单元进行寻址也就是要不送地址读/命行地址不所不用行寻址虽然由读/迟相让数据传输在I/O是连续但占用大量的存制资源在数据进行连续传输时输入命效低FPE/EDO存就是这种进行连续数据传输）为此
传输技术要指起始地址长存就次地自动面相数量的存单元进行读/作不需要控制器连续地地址这样除了第数据传输需要若干个周主要是之前迟般是tRCD+CL其个数据需一个周即获得在桥芯片中都有类似X-1-1-1字样就是这个其中X表就表第数据所用周数
非突连续读取模不采用传输而是次单址此等效BL=1虽然让数据是连续传输但次都要发送地址命息制资源占用大
连续读取模要指起始地址长址数据读取自动进行要控制好两
读取命间隔周BL即做到连续传输
至于BL数值也是不随便设或在数据进行传输前临在上讲到过程中MRS 阶就要对BL进行设置前用选项是1、2、4、8、全页Full Page常见的设定是48顺便说一BL否改桥芯片设计有大关不是个桥都能调整CL那样来调整BL芯片BL是死不改Intel芯片BL本都为4所在主BIOS中也就不BL设置选项。由前SDRAM数据传输是64bit/周进行所在BIOS也BL用QWord4字即64bit来表示4QWord就是BL=4
在MRS阶除了要设定BL数值之还要具体确读/作模传输的模读/表示读与作都是传输的次读/作持续BL所设定长这也是常规的设定读/单表示读操作是传输作是个个单进行。传输模
表着周所到存单元传输顺序顺序传输是起始单元顺序读取假
BL=4起始单元是n顺序就是n、n+1、n+2、n+3错传输就是打乱正常顺序进行数据传输第个进行传输的单元是n第个进行传输的单元是n+2不是n+1至于错规则在SDRAM规范中详细义表但在这此要性幅虑就不
7、预充电
由SDRAM址具体占性所在进行完读写作要对L-Bank行进行寻
址就要将来效作行关闭重新送行/地址L-Bank关闭现作行打
行的作就是预充电Precharge预充电通过命制也通过辅助设定让芯片在次读作之自动进行预充电际上预充电是作行中所存体进行数据重写并行地址进行复位释放S-AMP重新入较电般是电电1/2帮判读取数据
逻辑电平为S-AMP是通过一个电存体位电较来判逻辑值行作具体言就是S-AMP中数据即是作过的存体也行选通存电到干扰所也需要S-AMP进行读后重写此电电量说其电
是判逻辑状态的据读取也需要为此要设定个临界值般为电电量的1/2超过它
为逻辑1进行重写否为逻辑0不进行重写等放电为此在本都将电
入个电即1/2电电不是地帮重写较与判
在过头读写作命中地址A10制着是否进行在读写之当前L-Bank自动进行预充电这就是上所说的辅助设定在单预充电命中A10制着是L-Bank还是所L-Bank当个L-Bank效/活态时进行预充电前需要提L-Bank地址需将A10置高电平
在预充电命之要经过一间才允许发送RAS行有效命打作行这个间隔被称为tRP Precharge command Period预充电效周tRCD、CL样tRP单位也是钟周数具体值视时钟频率
读取预充电中设定CL=2、BL=4、tRP=2自动预充电间与此样是单预充电命并在读取命A10地址要设为高电平允许自动预充电
见控制好预充电启间很重要在读取作束刻进入行的址证运行效
误区读写都要考虑写迟
强调由作读/作都有迟但本中即是读后即重写设计由是数据输出步进行并不存在迟。在作进行其作才这方面的影作虽然是0迟进行但数据正入需要一个足够周
来证这段间就是周tWR所预充电不作进行须要在tWR之才预充电命确数据靠写入否重写数据是错这就造迟。
数据入预充电作其中tWR数由存在预充电作造迟
8、刷
之所为DRAM就是为要不进行刷Refresh才留住数据此是DRAM重要的作
刷作预充电中重写作样都是用S-AMP先读再但为么预充电作还要进行刷呢为预充电是个所L-Bank中作行操作并是不刷是
周次所行进行操作留那些久久重写存体中数据但所L-Bank预充电不是这里的行是所L-Bank中地址行预充电中L-Bank中作行地址并不是是
那么要隔多长间重复次刷呢前公认的是存体中电数据效存上限是64ms 1/1000也就是说每行刷周是64ms这样刷速就是行数量/64ms 在存规格常到4096Refresh Cycles/64ms8192Refresh Cycles/64ms识这里的40968192就表这个芯片中个L-Bank行数刷命次行有效送间隔也是随总行数4096行时为15.625μs1/10008192行时就为7.8125μs
刷作为两自动刷Auto Refresh简称AR自刷Self Refresh简称SR不论是何刷都不需要外部提行地址息为这是个部的自动作AR SDRAM 部有个行地址器也刷计数器用来自动次行地址由刷是针对行中
所存体进行所需列址说CAS在RAS之前效所AR CBR CAS Before RAS前行定位刷由刷到所L-Bank此在刷过程中所L-Bank都停止作次刷所占用间为9个钟周PC133之就进入正常作态也就是说在这9个钟期间内所作等执行。64ms之次行进行刷此周复进行循刷显然刷作SDRAM性造影但这是也是DRAM SRAM静态内存需刷留数据本所
SR主要用眠模低态下数据存这方面最著名用就是STR Suspend to RAM 眠起于存在AR命CKE置效态就进入SR模此不靠系钟工作是根据部的钟进行刷作在SR间除了CKE之所部信都是效需外部提刷重新CKE效才自刷模并进入正常作态。
9、数据码
在讲述读/作谈到长BL=4那么也就是说一次就传送4×64bit数据
但是其中第数据是不需要的么还都传输吗为屏蔽不需要的数据采用数据码Data I/O Mask简称DQM技术通过DQM存制I/O输出
输入数据这里需要强调是在读取被屏蔽数据然存体传是在码逻辑单元被屏蔽DQM由桥制为确屏蔽个P-Bank位中个字节个DIMM8个DQM个针对个字节。这样4bit位芯片两个芯片共用个DQM 8bit位芯片个芯片占用个DQM16bit位芯片需要两个DQM
脚
SDRAM规定在读取DQM两个钟周效在入DQM入命样是即效
读取数据码操作DQM在两个周效周第数据被取
入数据码操作DQM即效周第数据被取
关存部的本作就到此束其还有存作述但都不是重要了限于幅要性不在此兴趣的读者自行查关资料
RAM工作原理
RAM工作原理 实际的存储器结构由许许多多的基本存储单元排列成矩阵形式，并加上地址选择及读写控制等逻辑电路构成。当CPU要从存储器中读取数据时，就会选择存储器中某一地址，并将该地址上存储单元所存储的内容读走。 早期的DRAM的存储速度很慢，但随着内存技术的飞速发展，随后发展了一种称为快速页面模式(Fast Page Mode)的DRAM技术，称为FPDRAM。FPM内存的读周期从DRAM阵列中某一行的触发开始，然后移至内存地址所指位置的第一列并触发，该位置即包含所需要的数据。第一条信息需要被证实是否有效，然后还需要将数据存至系统。一旦发现第一条正确信息，该列即被变为非触发状态，并为下一个周期作好准备。这样就引入了“等待状态”，因为在该列为非触发状态时不会发生任何事情(CPU必须等待内存完成一个周期)。直到下一周期开始或下一条信息被请求时，数据输出缓冲区才被关闭。在快页模式中，当预测到所需下一条数据所放位置相邻时，就触发数据所在行的下一列。下一列的触发只有在内存中给定行上进行顺序读操作时才有良好的效果。 从50纳秒FPM内存中进行读操作，理想化的情形是一个以6-3-3-3形式安排的突发式周期(6个时钟周期用于读取第一个数据元素，接下来的每3个时钟周期用于后面3个数据元素)。第一个阶段包含用于读取触发行列所需要的额外时钟周期。一旦行列被触发后，内存就可以用每条数据3个时钟周期的速度传送数据了。 FP RAM虽然速度有所提高，但仍然跟不上新型高速的CPU。很快又出现了EDO RAM和SDRAM等新型高速的内存芯片。 介绍处理器高速缓存的有关知识 所谓高速缓存，通常指的是Level 2高速缓存，或外部高速缓存。L2高速缓存一直都属于速度极快而价格也相当昂贵的一类内存，称为SRAM(静态RAM)，用来存放那些被CPU频繁使用的数据，以便使CPU不必依赖于速度较慢的DRAM。 最简单形式的SRAM采用的是异步设计，即CPU将地址发送给高速缓存，由缓存查找这个地址，然后返回数据。每次访问的开始都需要额外消耗一个时钟周期用于查找特征位。这样，异步高速缓存在66MHz总线上所能达到的最快响应时间为3-2-2-2，而通常只能达到4-2-2-2。同步高速缓存用来缓存传送来的地址，以便把按地址进行查找的过程分配到两个或更多个时钟周期上完成。SRAM在第一个时钟周期内将被要求的地址存放到一个寄存器中。在第二个时钟周期内，SRAM把数据传送给CPU。由于地址已被保存在一个寄存器中，所以接下来同步SRAM就可以在CPU读取前一次请求的数据同时接收下一个数据地址。这样，同步SRAM 可以不必另花时间来接收和译码来自芯片集的附加地址，就“喷出”连续的数据元素。优化的响应时间在66MHz总线上可以减小为2-1-1-1。 另一种类型的同步SRAM称为流水线突发式(pipelined burst)。流水线实际上是增加了一个用来缓存从内存地址读取的数据的输出级，以便能够快速地访问从内存中读取的连续数据，而省去查找内存阵列来获取下一数据元素过程中的延迟。流水线对于顺序访问模式，如高速缓存的行填充(linefill)最为高效。 什么是ECC内存 ECC是Error Correction Coding或Error Cheching and Correcting的缩写，它代表具有自动纠错功能的内存。目前的ECC存储器一般只能纠正一位二进制数的错误。 Intel公司的82430HX芯片组可支持ECC内存，所以采用82430HX芯片的主板一般都可以安装使用ECC 内存，由于ECC内存成本比较高，所以它主要应用在要求系统运算可靠性比较高的商业计算机
全面教你认识内存参数
全面教你认识内存参数 内存热点 Jany 2010-4-28
内存这样小小的一个硬件，却是PC系统中最必不可少的重要部件之一。而对于入门用户来说，可能从内存的类型、工作频率、接口类型这些简单的参数的印象都可能很模糊的，而对更深入的各项内存时序小参数就更摸不着头脑了。而对于进阶玩家来说，内存的一些具体的细小参数设置则足以影响到整套系统的超频效果和最终性能表现。如果不想当菜鸟的话，虽然不一定要把各种参数规格一一背熟，但起码有一个基本的认识，等真正需要用到的时候，查起来也不会毫无概念。 内存种类 目前，桌面平台所采用的内存主要为DDR 1、DDR 2和DDR 3三种，其中DDR1内存已经基本上被淘汰，而DDR2和DDR3是目前的主流。 DDR1内存 第一代DDR内存 DDR SDRAM 是 Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM 的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。 DDR2内存 第二代DDR内存
DDR2 是 DDR SDRAM 内存的第二代产品。它在 DDR 内存技术的基础上加以改进，从而其传输速度更快（可达800MHZ ），耗电量更低，散热性能更优良。 DDR3内存 第三代DDR内存 DDR3相比起DDR2有更低的工作电压，从DDR2的1.8V降落到1.5V，性能更好更为省电；DDR2的4bit 预读升级为8bit预读。DDR3目前最高能够1600Mhz的速度，由于目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度，因而首批DDR3内存模组将会从1333Mhz的起跳。 三种类型DDR内存之间，从内存控制器到内存插槽都互不兼容。即使是一些在同时支持两种类型内存的Combo主板上，两种规格的内存也不能同时工作，只能使用其中一种内存。 内存SPD芯片 内存SPD芯片
内存储器和外存储器的区别
记忆 内存，也称为内存存储器，通常也称为主存储器，是计算机的主要组成部分，与外部存储器不同。 存储器是计算机的重要组成部分之一，是与CPU通信的桥梁。 计算机中的所有程序都在内存中运行，因此存储器的性能对计算机有很大的影响。 内存，也称为内存，用于在CPU中临时存储操作数据，并与硬盘等外部存储器交换数据。 只要计算机在运行，CPU就会把需要计算的数据传送到内存中进行计算，然后在计算完成后，CPU将结果传送出去， 存储器的运行也决定了计算机的稳定运行。存储器由存储器芯片、电路板和金手指组成。 分类 一般来说，微型计算机的存储器包括磁芯存储器和半导体存储器，
微型计算机的存储器是半导体存储器。 半导体存储器可分为随机存取存储器（RAM）， 只读存储器也称为读写存储器。 1随机存取存储器 随机存取存储器 随机存取存储器（RAM）是一种可以随机读/写数据的存储器，也称为读/写存储器。Ram有以下两个特点：第一，它可以读写。 读出时原始存储内容不会损坏， 原始存储器的内容只有在写入时才被修改。 其次，RAM只能用于信息的临时存储。一旦电源关闭，就可以读取电源 存储的内容会立即消失，即不稳定。 Ram通常由MOS半导体存储器组成， 根据数据存储机制，可分为动态RAM和静态RAM。
DRAM是高度集成的，主要用于大容量存储。SRAM具有存取速度快的特点，主要用于高速缓冲存储器。 2只读存储器 ROM是只读存储器。顾名思义，它只能阅读原始内容， 用户无法再编写新内容。原始存储内容由制造商使用掩蔽技术编写， 永远保存。它通常用于存储特殊的固定程序和数据。 只读存储器是一种非易失性存储器， 不需要额外的电源来保存信息，并且不会因为电源故障而丢失信息。 根据内容是否可以在线重写，可以分为两类：不能在线重写的ROM和可以在线重写的ROM。 不能在线重写的ROM包括mask ROM、prom和EPROM； 在线可擦只读存储器包括EEPROM和Flash ROM。 三。CMOS存储器（互补金属氧化物半导体存储器）
SDRAM内存详解(经典)
SDRAM内存详解（经典） 我们从内存颗粒、内存槽位接口、主板和内存之间的信号、接口几个方面来详细阐述SDRAM内存条和主板内存系统的设计思路... 虽然目前SDRAM内存条价格已经接底线，内存开始向DDR和Rambus内存过渡。但是由于DDR内存是在SDRAM基础上发展起来的，所以详细了解SDRAM内存的接口和主板设计方法对于设计基于DDR内存的主板不无裨益。下面我们就从内存颗粒、内存槽位接口、主板和内存之间的信号接口几个方面来详细阐述SDRAM内存条和主板内存系统的设计思路。 内存颗粒介绍 对于DRAM（Dynamic Random Access Memory）内存我想凡是对于计算机有所了解的读者都不会陌生。这种类型的内存都是以一个电容是否充有电荷来作为存储状态的标志，电容冲有电荷为状态1，电容没有电荷为状态0。其最大优点是集成度高，容量大，但是其速度相对于SRAM (Static Random Access Memory) 内存来说慢了许多。目前的内存颗粒封装方式有许多种，本文仅仅以大家常见的TSSOP封装的内存颗粒为例子。 其各个管脚的信号定义和我们所使用的DIMM插槽的定义是相同的，对于不同容量的内存，地址信号的位数有所不同。另外一个需要注意的地方就是其供电电路。Vcc和Vss是为内存颗粒中的存储队列供电，而VccQ和VssQ是为内存颗粒中的地址和数据缓冲区供电。两者的作用不同。 我们对内存颗粒关心的问题主要是其颗粒的数据宽度（数据位数）和容量（寻址空间大小）。而对于颗粒自检、颗粒自刷新等等逻辑并不需要特别深入的研究，所以对此我仅仅是一笔带过，如果读者有兴趣的读者可以详细研究内存颗粒的数据手册。虽然内存颗粒有这么多的逻辑命令方式，但是由于目前北桥芯片和内存颗粒的集成度非常高，只要在布线和元器件的选择上严格按照内存规范来设计和制造，需要使用逻辑分析仪来调试电路上的差错的情况比较少，并且在设计过程中尽量避免出现这种情况。 168线DIMM内存插槽的信号定义 我们目前PC和Server使用的内存大都是168 Pins的SDRAM，区别只是其工作频率有的可能是100MHz频率，有的可能是133MHz频率的。但是只要是SDRAM，其DIMM插槽的信号定义是一样的。而这些引脚得定义就是设计内存条和主板所必须遵从的规范。 内存引脚主要分为如下几类：地址引脚、数据引脚（包含校验位引脚）、片选等控制信号、时钟信号。整个内存时序系统就是这些引脚上的信号配合产生。下面的表中就是内存插槽的引脚数量和引脚定义，对于一些没有定义或者是保留以后使用的信号就没有列出来。 符号功能详细描述 DQ [0-63] I/O 数据输入/输出 CB [0-7] I/O ECC内存的ECC校验输入/输出 A [0-13] I/O 地址选择 BA [0-1] Control Bank选择 CS [0-3] Control 片选信号 RAS Control 行地址选择信号 CAS Control 列地址选择信号 DQMB [0-7] Control 数据掩码控制（DQ Mask）高有效* WE Control 写允许信号 CK [0-3] Clock 时钟信号 CKE [0-1] Clock 时钟允许信号** REGE Control 寄存器 (Registered) 允许信号
内存储器和外存储器的区别
内存储器和外存储器的区别 内存储器 内存又称为内存储器，通常也泛称为主存储器，是计算机中的主要部件，它是相对于外存而言的。 内存储器是计算机中重要的部件之一，它是与CPU进行沟通的桥梁。 计算机中所有程序的运行都是在内存储器中进行的，因此内存储器的性能对计算机的影响非常大。 内存储器（Memory）也被称为内存，其作用是用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。 只要计算机在运行中，CPU就会把需要运算的数据调到内存中进行运算，当运算完成后CPU再将结果传送出来， 内存的运行也决定了计算机的稳定运行。内存是由内存芯片、电路板、金手指等部分组成的。 分类 T一般常用的微型计算机的存储器有磁芯存储器和半导体存储器， 微型机的内存都采用半导体存储器。
T半导体存储器从使用功能上分，有随机存储器（Random Access Memory，简称RAM）， 又称读写存储器;只读存储器（Read Only Memory，简称为ROM）。 1.随机存储器（Random Access Memory）随机存储器 随机存储器 随机存储器是一种可以随机读∕写数据的存储器，也称为读∕写存储器。 RAM有以下两个特点：一是可以读出，也可以写入。 读出时并不损坏原来存储的内容， 只有写入时才修改原来所存储的内容。 二是RAM只能用于暂时存放信息，一旦断电一旦断电一是可以读出 ，存储内容立即消失，即具有易失性。 RAM通常由MOS型半导体存储器组成， 根据其保存数据的机理又可分为动态（Dynamic RAM）和静态（Static RAM）两大类。 DRAM的特点是集成度高，主要用于大容量内存储器;SRAM的特点是存取速度快，主要用于高速缓冲存储器。 2.只读存储器（Read Only Memory）
DDR系列内存详解及硬件设计规范-Michael
D D R 系列系列内存内存内存详解及硬件详解及硬件 设计规范 By: Michael Oct 12, 2010 haolei@https://www.360docs.net/doc/be11347647.html,
目录 1.概述 (3) 2.DDR的基本原理 (3) 3.DDR SDRAM与SDRAM的不同 (5) 3.1差分时钟 (6) 3.2数据选取脉冲（DQS） (7) 3.3写入延迟 (9) 3.4突发长度与写入掩码 (10) 3.5延迟锁定回路（DLL） (10) 4.DDR-Ⅱ (12) 4.1DDR-Ⅱ内存结构 (13) 4.2DDR-Ⅱ的操作与时序设计 (15) 4.3DDR-Ⅱ封装技术 (19) 5.DDR-Ⅲ (21) 5.1DDR-Ⅲ技术概论 (21) 5.2DDR-Ⅲ内存的技术改进 (23) 6.内存模组 (26) 6.1内存模组的分类 (26) 6.2内存模组的技术分析 (28) 7.DDR 硬件设计规范 (34) 7.1电源设计 (34) 7.2时钟 (37) 7.3数据和DQS (38) 7.4地址和控制 (39) 7.5PCB布局注意事项 (40) 7.6PCB布线注意事项 (41) 7.7EMI问题 (42) 7.8测试方法 (42)
摘要： 本文介绍了DDR 系列SDRAM 的一些概念和难点，并分别对DDR-I/Ⅱ/Ⅲ的技术特点进行了论述，最后结合硬件设计提出一些参考设计规范。 关键字关键字：：DDR, DDR, SDRAM SDRAM SDRAM, , , 内存模组内存模组内存模组, , , DQS DQS DQS, DLL, MRS, ODT , DLL, MRS, ODT , DLL, MRS, ODT Notes : Aug 30, 2010 – Added DDR III and the PCB layout specification - by Michael.Hao
内存的物理结构和工作原理
内存的物理结构和工作原理 内存也叫主存，是PC系统存放数据与指令的半导体存储器单元，也叫主存储器（Main Memory），通常分为只读存储器（ROM-Read Only Memory）、随机存储器（RAM-Red Access Memory）和高速缓存存储器（Cache）。我们平常所指的内存条其实就是RAM，其主要的作用是存放各种输入、输出数据和中间计算结果，以及与外部存储器交换信息时做缓冲之用。 下面是结构： 1、PCB板 内存条的PCB板多数都是绿色的。如今的电路板设计都很精密，所以都采用了多层设计，例如4层或6层等，所以PCB板实际上是分层的，其内部也有金属的布线。理论上6层PCB板比4层PCB板的电气性能要好，性能也较稳定，所以名牌内存多采用6层PCB板制造。因为PCB板制造严密，所以从肉眼上较难分辩PCB板是4层或6层，只能借助一些印在PCB板上的符号或标识来断定。 2、金手指 黄色的接触点是内存与主板内存槽接触的部分，数据就是靠它们来传输的，通常称为金手指。金手指是铜质导线，使用时间长就可能有氧化的现象，会影响内存的正常工作，易发生无法开机的故障，所以可以隔一年左右时间用橡皮擦清理一下金手指上的氧化物。 3、内存芯片 内存的芯片就是内存的灵魂所在，内存的性能、速度、容量都是由内存芯片组成的。 4、内存颗粒空位 5、电容 PCB板上必不可少的电子元件就是电容和电阻了，这是为了提高电气性能的需要。电容采用贴片式电容，因为内存条的体积较小，不可能使用直立式电容，但这种贴片式电容性能一点不差，它为提高内存条的稳定性起了很大作用。 6、电阻 电阻也是采用贴片式设计，一般好的内存条电阻的分布规划也很整齐合理。7、内存固定卡缺口：内存插到主板上后，主板上的内存插槽会有两个夹子牢固的扣住内存，这个缺口便是用于固定内存用的。 8、内存脚缺口 内存的脚上的缺口一是用来防止内存插反的（只有一侧有），二是用来区分不同的内存，以前的SDRAM内存条是有两个缺口的，而DDR则只有一个缺口，不能混插。 9、SPD SPD是一个八脚的小芯片，它实际上是一个EEPROM可擦写存贮器，这的容量有256字节，可以写入一点信息，这信息中就可以包括内存的标准工作状态、速度、响应时间等，以协调计算机系统更好的工作。从PC100时代开始，PC100规准中就规定符合PC100标准的内存条必须安装SPD，而且主板也可
存储器知识点小结知识讲解
CPU工作的实质即为不断从内存中取指令并执行指令的过程。 一、8086CPU构成 CPU的工作：取指令和执行指令 1．CPU内部两大功能部件：总线接口部件BIU和执行部件EU（2部件并行工作提高了CPU的工作效率） 重点：理解2个独立功能部件的分工和协同配合关系。 理解BIU内地址加法器的作用，理解指令队列的作用。 2．掌握CPU内部寄存器的作用 包括：通用寄存器AX，BX，CX，DX，BP，SP，SI，DI 段寄存器CS，DS，SS，ES 指令指针寄存器IP 标志寄存器FLAG 二、存储器的基础知识 1．物理地址 8086的存储器是以字节(即每个单元存放8位二进制数）为单位组织的。8086CPU具有20条地址总线，所以可访问的存储器地址空间容量为220即１Ｍ字节（表示为1MB）。每个单元对应一个唯一的20位地址，对于1MB存储器，其地址范围用16进制表示为00000H～0FFFFFH，如图1所示。 地址低端 地址高端 图1 1MB存储器地址表示 物理地址：存储器的每个单元都有一个唯一的20位地址，将其称为物理地址。 2．字节地址与字地址 存储器内两个连续的字节，定义为一个字，一个字中的每个字节，都有一个字节地址，每个字的低字节（低8位）存放在低地址中，高字节（高8位）存放在高地址中。字的地址指低字节的地址。各位的编号方法是最低位为位0，一个字节中，最高位编号为位7；一个字中最高位的编号为位15。 字数据在存储器中存放的格式如图2所示。
地址低端 地址高端 图2 字数据在存储器中的存放 3．单元地址与内容 内容 单元地址 图3 如图3，地址是00100H 的字节单元的内容为27H，表示为（00100H）= 27H。 图3中字数据3427H存放在地址是00100H和00101H的两个字节单元中，其中低字节27H在低地址的字节单元00100H中，高字节34H在高地址的字节单元00101H中，字数据3427H的地址是低地址00100H。地址是00100H的字单元的内容为3427H，表示为（00100H）= 3427H 可见一个地址既可作字节单元的地址，又可作字单元的地址，视使用情况而定。 总结： 字节单元：（00100H）=27H 字单元：（00100H）=3427H 设寄存器DS=0000H， 用MOV指令访问字节单元：MOV AL，[0100H] 用MOV指令访问字单元：MOV AX，[0100H] 三、存储器的分段 1．为什么要分段
详解内存工作原理及发展历程
详解内存工作原理及发展历程 RAM（Random Access Memory）随机存取存储器对于系统性能的影响是每个PC 用户都非常清楚的，所以很多朋友趁着现在的内存价格很低纷纷扩容了内存，希望借此来得到更高的性能。不过现在市场是多种内存类型并存的，SDRAM、DDR SDRAM、RDRAM等等，如果你使用的还是非常古老的系统，可能还需要EDO DRAM、FP DRAM（块页）等现在不是很常见的内存。 虽然RAM的类型非常的多，但是这些内存在实现的机理方面还是具有很多相同的地方，所以本文的将会分为几个部分进行介绍，第一部分主要介绍SRAM 和异步DRAM（asynchronous DRAM），在以后的章节中会对于实现机理更加复杂的FP、EDO和SDRAM进行介绍，当然还会包括RDRAM和SGRAM等等。对于其中同你的观点相悖的地方，欢迎大家一起进行技术方面的探讨。 存储原理： 为了便于不同层次的读者都能基本的理解本文，所以我先来介绍一下很多用户都知道的东西。RAM主要的作用就是存储代码和数据供CPU在需要的时候调用。但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用有格子的书架存放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。对于RAM等存储器来说也是一样的，虽然存储的都是代表0和1的代码，但是不同的组合就是不同的数据。 让我们重新回到书和书架上来，如果有一个书架上有10行和10列格子（每行和每列都有0-9的编号），有100本书要存放在里面，那么我们使用一个行的编号＋一个列的编号就能确定某一本书的位置。如果已知这本书的编号87，
DDR内存时序设置详解
内存时序设置详解 内容概要 关键词：内存时序参数设置 导言：是否正确地设置了内存时序参数，在很大程度上决定了系统的基本性能。本文详细介绍了内存时序相关参数的基本涵义及设置要点。 与传统的SDRAM相比，DDR（Dual date rate SDRSM：双倍速率SDRAM），最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR 的数据传输速率为传统SDRAM的两倍。同样地，对于其标称的如DDR400，DDR333，DDR266数值，代表其工作频率其实仅为那些数值的一半，也就是说DDR400 工作频率为200MHz。 FSB与内存频率的关系 首先请大家看看FSB(Front Side Bus：前端总线)和内存比率与内存实际运行频率的关系。 FSB/MEM比率实际运行频率 1/1 200MHz 1/2 100MHz 2/3 133MHz 3/4 150MHz 3/05 120MHz 5/6 166MHz 7/10 140MHz 9/10 180MHz 对于大多数玩家来说，FSB和内存同步，即1:1是使性能最佳的选择。而其他的设置都是异步的。同步后，内存的实际运行频率是FSBx2，所以，DDR400的内存和200MHz的FSB正好同步。如果你的FSB为240MHz，则同步后，内存的实际运行频率为240MHz x 2 = 480MHz。
FSB与不同速度的DDR内存之间正确的设置关系 强烈建议采用1：1的FSB与内存同步的设置，这样可以完全发挥内存带宽的优势。内存时序设置 内存参数的设置正确与否，将极大地影响系统的整体性能。下面我们将针对内存关于时序设置参数逐一解释，以求能让大家在内存参数设置中能有清晰的思路，提高电脑系统的性能。 涉及到的参数分别为： ?CPC : Command Per Clock ?tCL : CAS Latency Control ?tRCD : RAS to CAS Delay ?tRAS : Min RAS Active Timing ?tRP : Row Precharge Timing ?tRC : Row Cycle Time ?tRFC : Row Refresh Cycle Time ?tRRD : Row to Row Delay(RAS to RAS delay) ?tWR : Write Recovery Time ?……及其他参数的设置 CPC : Command Per Clock 可选的设置：Auto，Enable(1T)，Disable(2T)。 Command Per Clock(CPC：指令比率，也有翻译为：首命令延迟)，一般还被描述为DRAM Command Rate、CMD Rate等。由于目前的DDR内存的寻址，先要进行P-Bank的选择（通过DIMM上CS片选信号进行），然后才是L-Bank/行激活与列地址的选择。这个参数的含义就是指在P-Bank选择完之后多少时间可以发出具体的寻址的L-Bank/行激活命令，单位是时钟周期。
DRAM内存原理.
DRAM内存原理 1. 内存基础 不管你信不信,RDRAM (Rambus、DDR SDRAM甚至是EDO RAM它们在本质上讲是一样的。RDRAM、DDR RAM、SDRAM、EDO RAM都属于 DRAM(Dynamic RAM,即动态内存。所有的DRAM基本单位都是由一个晶体管和一个电容器组成。请看下图: 上图只是DRAM一个基本单位的结构示意图:电容器的状态决定了这个DRAM 单位的逻辑状态是1还是0,但是电容的被利用的这个特性也是它的缺点。一个电容器可以存储一定量的电子或者是电荷。一个充电的电容器在数字电子中被认为是逻辑上的1,而“空”的电容器则是0。电容器不能持久的保持储存的电荷,所以内存需要不断定时刷新,才能保持暂存的数据。电容器可以由电流来充电——当然这个电流是有一定限制的,否则会把电容击穿。同时电容的充放电需要一定的时间,虽然对于内存基本单位中的电容这个时间很短,只有大约0.2-0.18微秒,但是这个期间内存是不能执行存取操作的。
DRAM制造商的一些资料中显示,内存至少要每64ms刷新一次,这也就意味着内存有1%的时间要用来刷新。内存的自动刷新对于内存厂商来说不是一个难题,而关键在于当对内存单元进行读取操作时保持内存的内容不变——所以DRAM单元每次读取操作之后都要进行刷新:执行一次回写操作,因为读取操作也会破坏内存中的电荷,也就是说对于内存中存储的数据是具有破坏性的。所以内存不但要每64ms 刷新一次,每次读操作之后也要刷新一次。这样就增加了存取操作的周期,当然潜伏期也就越长。 SRAM,静态(StaticRAM不存在刷新的问题,一个SRAM基本单元包括4个晶体管和2个电阻。它不是通过利用电容充放电的特性来存储数据,而是利用设置晶体管的状态来决定逻辑状态——同CPU中的逻辑状态一样。读取操作对于SRAM不是破坏性的,所以SRAM不存在刷新的问题。 SRAM不但可以运行在比DRAM高的时钟频率上,而且潜伏期比DRAM短的多。SRAM仅仅需要2到3个时钟周期就能从CPU缓存调入需要的数据,而DRAM 却需要3到9个时钟周期(这里我们忽略了信号在CPU、芯片组和内存控制电路之间传输的时间。前面也提到了,SRAM需要的晶体管的数目是DRAM 的4倍,也就是说成本比DRAM高至少是4倍,在目前的售价SRAM每M价格大约是DRAM的8倍,是RAMBUS内存的2到3倍。不过它的极短的潜伏期和高速的时钟频率却的确可以带来更高的带宽。 结构和功能(SDRAM 内存最基本的单位是内存“细胞”——也就是我们前面展示给大家DRAM 基本单元示意图所示的部分,下面我们对这个部分通称为DRAM基本单元。每个DRAM 基本单元代表一个“位”——Bit(也就是一个比特,并且有一个由列地址和行地址定义的唯一地址。8个比特组成一个字节,它可代表256种组合(即2的八次幂,字节是内存中最小的可寻址单元。DRAM基本单元不能被单独寻址——否则现在的内存将会更加复杂,而且也没有必要。很多DRAM基本单元连接到同一个列线(Row line和同一个行线(Column line,组成了一个矩阵结构,这个矩阵结构就是一个Bank。大部
第3章内存储器详解
第三章内存储器 教学提示： 本章主要介绍了内存的概念和发展，了解内存的性能指标和结构，学会识别区分各种内存，掌握内存条的选购和测试。 教学目标： A级：（基本要求） 1. 了解内存的基本知识和性能指标。 2. 掌握内存的安装和基本设置。 B级：（较高要求） 1. 了解识别内存条的基本方法。 2. 掌握条据需要选购内存条的方法。 3. 对内存进行测试和维护。 历史回顾： 计算机内存的诞生。世界上第一台数字计算机可以追溯到上个世纪30 年代宋到40 年代初，约翰阿塔纳索夫和他的学生贝瑞在美国艾奥瓦州立大学组装出了世界上第一台数字计算机。该计算机具备了许多现代计算机的设计思想．包括使用二进制数字、可再生存储器、并行计算以及将计算单元和存储单元分离开来等。约翰阿塔纳索夫计算机的存储系统使用的是一个大的磁鼓，这也是计算机内存储器的雏形。
图3-1 早期的计算机的存储系统使用的是一个大的磁鼓内存储器（内存）是微型计算机主机的组成部分，用来存放当前正在使用的或随时要使用的程序。 在计算机的存储系统中内存储器直接决定CPU的工作效率，它是CPU与其它部件进行数据传输的纽带。内存储器是计算机中仅次于CPU的重要部件，内存的容量及性能是影响计算机性能主要因素之一。因此配置和维护计算机就要了解和掌握内存储器的基本知识。 知识补充： 内部存储器按存储信息的功能可分为只读存储器（ROM ）、可改写的只读存储器EPROM和随机存储器RAM三大类。存放在RAM上的数据既可以快速写入，也能快速读出。“中转仓库”一般就是用RAM来搭建的。因此，如果不是特别说明，内存一般指的就是RAM。 3.1 基础知识：认识内存储器 内存储器有很多种类，通常所说的内存就是指内存条，下面就逐步介绍内存条。 3.1.1 认识内存条 1．内存的工作原理 当CPU 在工作时，需要从硬盘等外部存储器上读取数据，但由于硬盘这个“仓库”太大，加上离CPU 也很“远”，运输“原料”数据的速度就比较慢，会使CPU 的生产效率降低。为了解决这个问题，在CPU 与外部存储器之间，建了一个“小仓库”：内存。内存虽然容量不大，一般只有几十MB 到几百MB ，但中转速度非常快，当CPU 需要数据时，事先可以将部分数据存放在内存中，这样提高了CPU的工作效率，同时也减轻了硬盘的负担。由于内存只是一个“中转仓库”，因此它并不能用来长时间存储数据，当突然断电时，内存中的所有数据都会丢失。内存的工作如图3-2所示。
Flash存储芯片工作原理概况
Flash 存储芯片工作原理: Flash 芯片并不是像光盘那样把信息刻上去的。为了更加清楚地说明，我首先让你知道计算机的信息是怎样储存的。计算机用的是二进制，也就是0与1。在二进制中，0与1可以组成任何数。而电脑的器件都有两种状态，可以表示0与1。比如三极管的断电与通电，磁性物质的已被磁化与未被磁化，物质平面的凹与击，都可以表示0与1。硬盘就是采用磁性物质记录信息的，磁盘上的磁性物质被磁化了就表示1，未被磁化就表示0，因为磁性在断电后不会丧失，所以磁盘断电后依然能保存数据。而内存的储存形式则不同，内存不是用磁性物质，而是用RAM 芯片。现在请你在一张纸上画一个“田”，就是画一个正方形再平均分成四份，这个“田”字就是一个内存，这样，“田”里面的四个空格就是内存的储存空间了，这个储存空间极小极小，只能储存电子。。好，内存现在开始工作。内存通电后，如果我要把“1010”这个信息保存在内存（现在画的“田”字）中，那么电子就会进入内存的储存空间里。“田”字的第一个空格你画一点东西表示电子，第二个空格不用画东西，第三个空格又画东西表示电子，第四个格不画东西。这样，“田”的第一格有电子，表示1，第二格没有，表示0，第三格有电子，表示1，第四格没有，表示0，内存就是这样把“1010”这个数据保存好了。电子是运动没有规律的物质，必须有一个电源才能规则地运动，内存通电时它很安守地在内存的储存空间里，一旦内存断电，电子失去了电源，就会露出它乱杂无章的本分，逃离出内存的空间去，所以，内存断电就不能保存数据了。再看看U 盘，U 盘里的储存芯片是Flash 芯片，它与RAM 芯片的工作原理相似但不同。现在你在纸上再画一个“田”字，这次要在四个空格中各画一个顶格的圆圈，这个圆圈不是表示电子，而是表示一种物质。好，Flash 芯片工作通电了，这次也 是保存“1010”这个数据。电子进入了“田”的第一个空格，也就是芯片的储存空间。电子把里面的物质改变了性质，为了表示这个物质改变了性质，你可以把“田”内的第一个圆圈涂上颜色。由于数据“1010”的第二位数是0，所以Flash 芯片的第二个空间没有电子，自然里面那个物质就不会改变了。第三位数是1，所以“田”的第三个空格通电，第四个不通电。现在你画的“田”字，第一个空格的物质涂上了颜
内存储器和外存储器的区别
内存储器和外存储器的区别: 内存储器是指我们常说的内存。内存储器是计算机中重要的部件之一，它是与CPU进行沟通的桥梁。计算机中所有程序的运行都是在内存储器中进行的，因此内存储器的性能对计算机的影响非常大。内存储器(Memory)也被称为内存，其作用是用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。只要计算机在运行中，CPU就会把需要运算的数据调到内存中进行运算，当运算完成后CPU再将结果传送出来，内存的运行也决定了计算机的稳定运行。内存是由内存芯片、电路板、金手指等部分组成的。内存储器速度更快、容量较小、成本较高。 内存储器 外储存器是指除计算机内存及CPU缓存以外的储存器，此类储存器一般断电后仍然能保存数据。常见的外存储器有硬盘、软盘、光盘、U盘等。外存通常是磁性介质或光盘，像硬盘，软盘，磁带，CD等，能长期保存信息，并且不依赖于电来保存信息，但是由机械部件带动，速度与CPU相比就显得慢的多。外存储器则速度较慢、容量较大、成本较低。 外储存器 内存储器和外储存器区别：
内存储器只是用来交换数据一旦重启电脑，数据马上就没了。而外储存器是用来存储数据，即是是关闭了计算机后数据依然存在。这两个是完全不同的概念！ 内存储器有哪些? rom 咱们正常家里机器里的内存就是你所说的内存储器.还有cpu里面有个一级二级的缓寸也是内存储起.速度比较快.一但没有加电.里面就没数据. 外存储器又有哪些? 现在的营盘啊,光盘啊,u盘.软盘都是外存储器.他们储存的东西多.但速度没有内存快 他们的用途特点是什么? 内存:特点不没电就没数据.运行速度快,主要在cpu与外存储器之间.起到过度作用 外存.相反么.存储量大.造价便宜
一文详解SRAM特点和原理
一文详解SRAM特点和原理 基本简介SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM （Dynamic Random Access Memory）每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。所以在主板上SRAM存储器要占用一部分面积。 主要规格一种是置于CPU与主存间的高速缓存，它有两种规格：一种是固定在主板上的高速缓存（Cache Memory ）;另一种是插在卡槽上的COAST（Cache On A STIck）扩充用的高速缓存，另外在CMOS芯片1468l8的电路里，它的内部也有较小容量的128字节SRAM，存储我们所设置的配置数据。还有为了加速CPU内部数据的传送，自80486CPU 起，在CPU的内部也设计有高速缓存，故在PenTIum CPU就有所谓的L1 Cache（一级高速缓存）和L2Cache（二级高速缓存）的名词，一般L1 Cache是内建在CPU的内部，L2 Cache是设计在CPU的外部，但是PenTIum Pro把L1和L2 Cache同时设计在CPU的内部，故PenTIum Pro的体积较大。最新的Pentium II又把L2 Cache移至CPU内核之外的黑盒子里。SRAM显然速度快，不需要刷新的操作，但是也有另外的缺点，就是价格高，体积大，所以在主板上还不能作为用量较大的主存。 基本特点现将它的特点归纳如下： ◎优点，速度快，不必配合内存刷新电路，可提高整体的工作效率。 ◎缺点，集成度低，功耗较大，相同的容量体积较大，而且价格较高，少量用于关键性系统以提高效率。 ◎SRAM使用的系统： ○CPU与主存之间的高速缓存。 ○CPU内部的L1/L2或外部的L2高速缓存。 ○CPU外部扩充用的COAST高速缓存。 ○CMOS 146818芯片（RTCMOS SRAM）。
第三章 内存储器-教案
第三章内存储器 一、教学目的： 1、了解内存储器的概念和发展、结构和性能指标。 2、掌握内存条的区分、选购和测试。 二、教学重点、难点： 掌握内存条的区分、选购和性能测试。 三、教具使用： 计算机一台，多媒体幻灯片演示，内存条若干 四、教学方法： 分析法和问题讨论法，引导学生分析内存条的结构、选购方法，以及如何测试内存条。 五、教学过程： 导入：由人的大脑、书、纸张对比引入到内存储器的知识学习。 幻灯片或板书课题：第三章内存储器 一、基础知识-认识内存储器 提问：仓库对现代化工厂中的流水线的影响？ 学生看书、思考并回答； 教师归纳总结并由仓库的作用引入内存条的工作原理，并进一步介绍内存条的的组成、分类及主要性能参数。 1. 内存条的工作原理（作用）：中转数据 2. 内存条的组成： 内存条主要由印刷电路板、内存颗粒、SPD芯片、金手指等组成。 3. 内存条的分类和区别 讲解主流三种内存条引脚和定位键（缺口） 4. 内存的封装和技术指标 二、制定选购方案-选购原则及分析 提问：计算机运行需要什么类型、多大内存才能够发挥最佳性能？ 学生思考看书进行回答； 教师归纳、引导学生根据计算机实际使用条件确定计算机内存的各项参数，进行进一步的分析和选购。 1. 确定内存容量 影响内存容量的要素：操作系统、使用模式、硬件设备和用户类型 2. 确定内存带宽 应保证内存带宽与主板和CPU前端总线一致 3. 确定内存种类和条数 根据主板内存插槽（定位键）或说明书确定所需内存条种类；应确保使用的内存条数最少，避免多条内存之间出现兼容性故障，方便内存扩充 三、实战：内存储器的选购 提问：如何购买内存条？ 教师引导学生思考，并利用幻灯片介绍各种内存颗粒和内存条的鉴别与选择。
内存储器和外存储器的区别
记忆 内存，也称为内存存储，通常也称为主内存，是计算机的主要组件，它相对于外部内存。 内存是计算机的重要组成部分之一，是与CPU通信的桥梁。 计算机中的所有程序都在内存中运行，因此内存的性能对计算机有很大的影响。 内存，也称为内存，用于将操作数据临时存储在CPU中，并与诸如硬盘之类的外部存储器交换数据。 只要计算机在运行，CPU就会将需要计算的数据传输到内存中进行计算，然后在计算完成后，CPU会传输结果， 内存的运行还决定了计算机的稳定运行。内存由内存芯片，电路板和金手指组成。 分类 通常，微型计算机的存储器包括磁芯存储器和半导体存储器， 微型计算机的存储器是半导体存储器。
T半导体存储器可以分为随机存取存储器（RAM）， 只读存储器（ROM）也称为读写存储器。 1.随机存取存储器 随机存取存储器 随机存取存储器（RAM）是一种可以随机读取/写入数据的存储器，也称为读取/写入存储器。 Ram具有以下两个特征：一是它可以读写。 原始存储的内容在读出时不会损坏， 原始存储的内容仅在写入时才被修改。 其次，RAM只能用于信息的临时存储。电源一旦关闭，电源就可以读出 存储内容立即消失，即易失。 Ram通常由MOS半导体存储器组成， 根据数据存储的机制，它可以分为动态RAM和静态RAM。
DRAM具有高度集成的特点，主要用于大容量存储器。SRAM的特点是访问速度快，主要用于高速缓冲存储器。 2.只读内存 ROM是只读存储器。顾名思义，它只能读取原始内容， 用户不能再写新内容。原始存储内容由制造商使用遮罩技术编写， 并永远保留下去。它通常用于存储特殊的固定程序和数据。 只读存储器是一种非易失性存储器， 无需额外的电源来保存信息，并且不会因电源故障而丢失信息。 根据内容是否可以在线重写，可以分为两种类型：不能在线重写的ROM和可以在线重写的ROM。 不能在线重写的ROM包括mask ROM，prom和EPROM； 在线可擦写ROM包括EEPROM和Flash ROM。 3. CMOS存储器（互补金属氧化物半导体存储器）
内存基本知识详解
内存这样小小的一个硬件，却是PC系统中最必不可少的重要部件之一。而对于入门用户来说，可能从内存的类型、工作频率、接口类型这些简单的参数的印象都可能很模糊的，而对更深入的各项内存时序小参数就更摸不着头脑了。而对于进阶玩家来说，内存的一些具体的细小参数设置则足以影响到整套系统的超频效果和最终性能表现。如果不想当菜鸟的话，虽然不一定要把各种参数规格一一背熟，但起码有一个基本的认识，等真正需要用到的时候，查起来也不会毫无概念。 内存种类 目前，桌面平台所采用的内存主要为DDR 1、DDR 2和DDR 3三种，其中DDR1内存已经基本上被淘汰，而DDR2和DDR3是目前的主流。 DDR1内存 第一代DDR内存 DDR SDRAM 是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。 DDR2内存
第二代DDR内存 DDR2 是DDR SDRAM 内存的第二代产品。它在DDR 内存技术的基础上加以改进，从而其传输速度更快（可达800MHZ ），耗电量更低，散热性能更优良。 DDR3内存 第三代DDR内存
DDR3相比起DDR2有更低的工作电压，从DDR2的1.8V降落到1.5V，性能更好更为省电；DDR2的4bit预读升级为8bit预读。DDR3目前最高能够1600Mhz的速度，由于目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度，因而首批DDR3内存模组将会从1333Mhz的起跳。 三种类型DDR内存之间，从内存控制器到内存插槽都互不兼容。即使是一些在同时支持两种类型内存的Combo主板上，两种规格的内存也不能同时工作，只能使用其中一种内存。 内存SPD芯片 内存SPD芯片 SPD(Serial Presence Detect): SPD是一颗8针的EEPROM（Electrically Erasable Programmable ROM 电可擦写可编程只读存储器）, 容量为256字节，里面主要保存了该内存的相关资料，如容量、芯片厂商、内存模组厂商、工作速度等。SPD的内容一般由内存模组制造商写入。支持SPD的主板在启动时自动检测SPD中的资料，并以此设定内存的工作参数。 启动计算机后，主板BIOS就会读取SPD中的信息，主板北桥芯片组就会根据这些参数信息来自动配置相应的内存工作时序与控制寄存器，从而可以充分发挥内存条的性能。上述情况实现的前提条件是在BIOS设置界面中，将内存设置选项设为“By SPD”。当主板从内存条中不能检测到SPD信息时，它就只能提供一个较为保守的配置。 从某种意义上来说，SPD芯片是识别内存品牌的一个重要标志。如果SPD内的参数值设置得不合理，不但不能起到优化内存的作用，反而还会引起系统工作不稳定，甚至死机。因此，很多普通内存或兼容内存厂商为了避免兼容性问题，一般都将SPD中的内存工作参数设置得较为保守，从而限制了内存性能的充分发挥。更有甚者，一些不法厂商通过专门的读