quartus II和modelsim的基本使用

目录

1 quartus II 基本操作 (3)

（1）新建工程 (3)

（2）文件的组织形式 (7)

（3）给工程添加一个文件 (7)

（4）文件的编译 (10)

2Modelsim的基本使用 (12)

（1）测试平台testbench (12)

（2）在modelsim中编写测试文件和用户设计的模块 (12)

（3）基本仿真流程 (14)

1,creat the working design library (14)

2，compile the design uints (15)

3，optimize the design (16)

4，load the design (17)

5，run the simulation (18)

（4）modelsim 工程 (20)

1,create a new project (20)

2，add objects to the project (21)

3,compile the design (21)

4，optimize for design visibility (22)

5,load the design (22)

（5）使用多个库进行仿真 (22)

1，建立实验环境 (22)

2,新建工程 (23)

3，关联其他库 (24)

3 quartus II 和modelsim 的联合使用 (27)

（1）ip核的使用 (27)

（2）从quartus II调用modelsim进行仿真 (34)

1，基本设置 (34)

2，仿真 (39)

（3）modelsim 直接仿真quartus II的IP核。 (39)

1，脚本记录文件 (40)

2，仿真需要的库 (51)

3,关联库并仿真 (52)

我所使用的是quartus II verison 11.1,使用的语言是verilog HDL,打开软件界面如下图所示：

1 quartus II 基本操作

（1）新建工程

选择file菜单下的new project wizard，会弹出如下图所示界面：

点击next，来到下面的页面：

第一栏要输入的是工程的存储路径，我输入的是：G:/code/verilog test/20150411_basic_tool/t1

第二栏是工程的名字：basic_tool

第三栏里会自动填入和工程名字一样的字符，默认工程中顶层模块的名字和工程名相同，顶层模块在工程的编写过程中是可以更改的，这个先不用管它。

需要注意的是路径必须是英文路径，文件夹和工程名字只能是英文字母或者”_”。

然后点击next进入如下

图所示的界面

这个界面的意思是如果在工程文件夹下已经有verilog HDL文件了，可以直接添加进来作为工程文件，先不用管它直接next进入如下图所示的界面：

刚才称呼的一系列“界面”换成“窗口”比较合适。

这个窗口的目的是选择期间型号。先随便选一个就行，像我选的是cyclone II系列的ep2c8q208c8芯片。然后点击next进入下图所示的窗口：

这个窗口的目的选择仿真工具和语言，也可以先不选。

点击NEXT进入下面窗口：

这个窗口是对刚刚所有操作的总结，便于检查哪些参数设定错了，到目前为止，工程目录下依然什么都没有：

但是当我们点击finish的时候，工程目录下出现了一个文件夹和两个文件如下图所示：

工程的基本配置信息就包含在里面，后缀.qpf的文件就是quartus project file.以后可以通过双击该文件直接打开工程。

（2）文件的组织形式

新建工程之后，主界面左上角出现了如下图所示的窗口：

如果没有的话到view菜单下找找，问题不大。

它显示了工程的器件型号和层次结构。

在quartus II工程中，每一个verilog HDL文件都是一个模块（module），模块之间通过端口互联，可以是平行的关系，也可以构成上下级的层次关系，一般上层模块会在自己的文件中调用下层模块。

顶层模块处于这个层次的最顶端。

（3）给工程添加一个文件

在菜单栏依次单击file->new,会出现下图所示的窗口：

选择verilog HDL file ，然后点击OK。会出现如下图所示的文件页面：

一般背景是白色的，我觉得刺眼就设成黑色的了，在tool->option选项下可以更改这些设置。在编辑文件之前先把它保存在工程目录下是个好习惯。我把文件命名为mul保存之后工程目录下出现了变化如下图：

在工程导航界面也多了一个文件如下图所示：

（如果熟练使用快捷键的话，从新建文件到保存文件可以不用鼠标，自己摸索吧）

接下来往文件里写入代码：

这是一个二选一多路器的模块，a,b是输入，sel是选择信号，c是输出。Sel是高电平的时候b的状态会被输出，sel是低电平的时候，a的状态会被输出。

（4）文件的编译

上图中下面被按下的按钮主要检查当前文件是否有语法错误。

而它上面那个横三角一样的按钮是对整个工程进行编译。

对整个工程进行编译包括了对单个文件进行语法检查，或者应该这样理解：在编译工程之前应当保证语法没错误，如果开发者忘记了进行语法检查而直接编译工程，quartus II会自动进行语法检查。

在你没按顺序操作的时候，quartusII会自动帮你补齐被漏掉的操作步骤。

此时的工程名还叫做basic_tool。但是工程中没有basic_tool.v这个文件，编译整个工程的时候会报错：找不到顶层文件。

此时应当把我们工程中唯一的.v文件mul.v设为顶层模块。

操作方法是右击工程导航中的mul文件，如下图所示：

编译成功之后到底我们的代码能做什么？可以通过RTL视图来理解这个问题。也就是寄存器传输级别的视图。

在task窗口下一次点击：compile design ->analysis & synthesis->netlist viewers->RTL viewer

得到如下图所示的视图：

我们刚刚的代码通过编译变成了下载所需的文件，这个文件被下载到FPGA中之后，FPGA 芯片里就会有上图所示的逻辑门被搭建起来。

它正是二选一多路器的门级结构。

2Modelsim的基本使用

我所使用的modelsim版本是modelsim SE 10.1a。打开软件界面如下图所示：

（1）测试平台testbench

在仿真之前必须写一个测试文件，它也是一个模块。是调用顶层模块的模块，但它并不属于工程的一部分，最终也不会被下载到芯片中。它的作用就是产生激励信号输入给用户编写的模块，然后通过观察输出来分析设计是否符合要求。

既然不会被下载到芯片中，如何给激励信号，又如何产生输出？modelsim会通过仿真完成这个过程。

（2）在modelsim中编写测试文件和用户设计的模块

File->new->source->Verilog

打开文件编辑界面如下图所示：

任意输入一个字符之后就可以CTRL+S保存，我把它保存在一个单独的文件夹中，命名mul.v 注意该软件也不支持中文路径。

接下来可以手动写入代码，我是直接粘贴了quartus II工程中的代码。如下图所示：

同样的方式新建测试文件并编写，保存。如下图所示：

（3）基本仿真流程

1,creat the working design library

在开始仿真之前，我们要新建一个库并且把与仿真有关的文件编译到库中。

从菜单栏依次点击：file ->change directory

会出现创建新的库的对话框，默认库的名字是work，我们无需更改就用这个名字。点击OK我们就有了a new library 叫做work

接下来会出现对话框让我们指定a logical mapping to it,

我把它指定到了上一步保存测试文件的位置。

如下图所示：

当你点击确定之后看一下相应文件夹下都出现了哪些新的东西，但是不要通过文本编辑器之类的工具随意更改这新信息。

同时在软件界面最下面的transcript窗口中也会出现相应记录：

再看library窗口下出现了一个空的work库：

2，compile the design uints

建好了库我们就把仿真相关的文件编译到库中。

依次点击：compile->compile出现如下图所示的对话框：

如果compile无效，可能是有别的工程处于打开的状态，关闭它就好了。

选中要编译的文件，点击compile。当编译结束后点击done。从transcript窗口下的记录可以得知编译的结果。

编译结束之后work库出现了新的变化：

3，optimize the design

把下面的命令输入transcript窗口：

vopt +acc tb -o tb_opt

这个命令的含义和作用先不必深究。注意空格，否则会报错。

然后点击键盘的enter键，命令开始执行。

优化结束之后，work库又有了新的变化：

4，load the design

在transcript窗口输入命令vsim tb_opt，点击enter开始执行，如下图所示：

load the design成功之后软件界面也发生变化：

5，run the simulation

仿真调试的过程比较复杂，这里只列出几个简单步骤，以后会详细介绍。

上图中的M1代表模块mul的一个实体，在本例程中mul模块也只有一个实体。鼠标右击出现菜单，左击add wave。会把该实体的输入输出信号全部加入到仿真波形窗口如下图所示：

接下来点击上面的run图标（在点之前把run的时间设置为2000ns）

然后波形窗口就会仿真出从0s到2000ns之间四路信号的状态变化：

那个像黑色放大镜一样的图标（zoom full）会把全部波形充满整个屏幕。从波形观察，用户编写的模块mul实现了二选一多路器的功能。

（4）m odelsim 工程

既然新建一个work库就可以仿真，为什么还需要modelsim的工程呢？因为modelsim工程可以更好地组织文件和保存仿真配置信息。

1,create a new project

首先新建一个文件夹并把设计文件拷贝到该文件夹下：

首先change directory到刚刚新建的工程文件夹t3 。

具体步骤参考（3）基本仿真流程1，creating the work design library 然后菜单栏依次点击file ->new->project，出现如下图所示的对话框：

Project name 我命名为mul

Project location 自动指向了刚刚新建的工程文件夹t3.

默认的库名称依然用work。

最下面的modelsim.ini是初始化配置文件，这里不用深究。

然后点击ok;