Logisim完成MIPS单周期处理器开发实验报告

Project3Logisim完成单周期处理器开发实验报告一．总体设计

二．模块定义

（1）IFU

（2）GPR

（3）ALU

（4）EXT

（5）DM

（6）Controller

四．控制器设计

单周期真值表

Func100000100010N/A

Op000000000000001101100011000100001111

add sub ori lw sw beq lui RegDst1100X X0 ALUSrc0011101 MemtoReg0001X X X RegWrite1111002 MemWrite0000100 nPC_sel0000010 ExtOp X X000X1

ALUctr Add Subtract Or Add Add Subtract X

五．测试要求

16.测试程序

lui$t0,0x0004#lui测试程序要实现：立即数0x0004加载至t0寄存器的高位

lui$t1,0x0008#lui测试程序要实现：立即数0x0008加载至t1寄存器的高位

ori$t3,$zero,0x00002000#ori测试程序要实现：zero寄存器中的内容与立即数0x00002000进行或运算，储存在t3寄存器中sw$t0,4($t3)#sw测试程序要实现：把t0寄存器中值（1Word），存储到t3的值再加上偏移量4,所指向的RAM中sw$t0,8($t3)#sw测试程序要实现：把t0寄存器中值（1Word），存储到t3的值再加上偏移量8,所指向的RAM中loop:add$t2,$t2,$t1#add测试程序要实现：t1寄存器中的值加上t2寄存器中的值后存到t2寄存器中lw$t4,4($t3)#lw测试程序要实现：把t3寄存器的值+4当作地址读取存储器中的值存入t4 lui$t5,0x0004#lui测试程序要实现：立即数0x0004加载至t5寄存器的高位

sub$t7,$t6,$t5#sub测试程序要实现：t6寄存器中的值减去t5寄存器中的值后存到t7寄存器中add$t0,$t0,$t5#sub测试程序要实现：t0寄存器中的值减去t5寄存器中的值后存到t0寄存器中add$t6,$t6,$t0#add测试程序要实现：t6寄存器中的值加上t0后存到t6寄存器中

beq$t0,$t1,loop#beq测试程序要实现：判断t0的值和t1的值是否相等，相等转loop

add$t0,$t0,$t5#add测试程序要实现：t0寄存器中的值加上t5后存到t0寄存器中

lui$v0,0x0001#lui测试程序要实现：立即数0x0001加载至v0寄存器的高位

lui$v1,0x0002#lui测试程序要实现：立即数0x0002加载至v1寄存器的高位

add$v0,$v0,$v1#add测试程序要实现：v0寄存器中的值加上v1后存到v0寄存器中

add$v1,$v0,$v1#add测试程序要实现：v0寄存器中的值加上v1后存到v1寄存器中

ori$a0,$v0,0xffff#ori测试程序要实现：v0寄存器中的内容与立即数0xffff进行或运算，储存在a0寄存器中sub$a1,$a0,0x0000ffff#sub测试程序要实现：a0寄存器中的值减去立即数0x0000ffff后存到a1寄存器中loop2:sub$a2,$v1,$v0#sub测试程序要实现：v1寄存器中的值减去v0中的值后存到a2寄存器中

add$a1,$a2,$a1#add测试程序要实现：a2寄存器中的值加上a1后存到a1寄存器中

beq$a1,$v1,loop2#beq测试程序要实现：判断a1的值和v1的值是否相等，相等转loop2

机器码：

3c0800043c090008340b2000ad680004014950208d6c00043c0d000401cd7822010d402001c870201109fff9 010d40203c0200013c03000200431020004318203444ffff3c010*******ffff008128220062302200c52820 10a3fffd

MARS模拟结果：

Logism：

GPR:DM:

六、问答

18.对于Figure5、Figure6中的与或阵列来说，1个3输入与门最终转化为2个2输入与门，1个4输入与门最终转化为3个2输入与门，依次类推。或阵列

也类似计算。那么

a)请给出采用Figure5、Figure6中的方法设计的每个控制信号所对应的2

输入与门、2输入或门、非门的数量。

19.2输入与门2输入或门非门

RegDst17110

RegWrite32410

ALUsrc2035

PCsrc505

MemWrite502

MemRead503

MemtoReg503

ExtOp1524

ALUctr[1]1013

ALUctr[0]2129

a)请与第17项对比，你更喜欢哪种设计方法。为什么

第一种的每个控制信号都需要对其分配单独的与门、或门，因为它是直接对op、func的12位或6位信号的逻辑表达式，所以没有针对性并且浪费元件。

而第二种是先把op、func变成相应的指令信号，再由指令信号生成控制信号。当一种指令对应多种控制信号为1时，不必再对每个信号再单独为这个指令分配与门，而可以共用这个指令的信号，再添加或门就可以了。

数据通路实验报告

非常简单CPU数据通路设计实验报告非常简单CPU数据通路设计【实验目的】 1. 掌握CPU的设计步骤 2. 学会芯片的运用及其功能【实验环境】 Maxplus2环境下实现非常简单CPU数据通路的设计【实验内容】非常简单CPU的寄存器:一个8位累加器AC，一个6位的地址寄存器绘制 AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。其数据通路详见教材P。 1、零件制作 6位寄存器 (自行设计) 6位计数器 (自行设计) 8位寄存器 (可选择74系列宏函数74273) 8位计数器 (由两个74161构成) 2位寄存器 (由D触发器构成，自行设计) 6三态缓冲器 (自行设计，可由74244内部逻辑修改而成) 8三态缓冲器 (选择74系列宏函数74244，或作修改) alu模块 (自行设计，限于时间，其内部逻辑不作要求) 2、选择器件，加入数据通路顶层图 8位累加器AC:选择8位计数器 6位地址寄存器AR:reg6 6位的程序计数器PC:cou6

8位的数据寄存器DR:选择8位寄存器 2位的指令寄存器IR:选择2位寄存器 3、为PC、DR加入三态缓冲器。 4、调整版面大小，器件位置。 5、设计地址引脚、数据引脚、8位内部总线，加入数据引脚到内部总线的缓冲器。 6、连接各器件之间以及到内部总线的线路，设计并标注各控制信号。 7、(选做)编译之后，给出微操作 AR<-PC 的测试方法及仿真结果。 8、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说明及顶层的“非常简单CPU”数据通路图。实验报告一、实验步骤基于前面非常简单CPU的讲解，我掌握了非常简单CPU的指令集结构及非常简单CPU的指令读取过程和执行过程，本次实验是在上次实验的基础之上完成非常简单CPU数据通路的设计，其步骤如下: (1)、AC累加器原理图如下:

MIPS单周期CPU设计2018版体会

11条MIPS指令单周期CPU设计 2018元月份，我按照袁春风老师的第三版教材，又重新设计了11条MIPS 指令的单周期CPU。这次的设计与我2017年7月份的单周期CPU还是有些区别。2017年7月份设计的CPU主要是参考《计算机组成与设计-硬件/软件接口David A.Patterson》。设计中的几点体会如下：一．基本流程 1.首先要分析清楚这11条指令的格式和特点。按照MIPS指令的格式和特点，完全掌握它们的功能和执行的过程。 2.这些指令执行过程中需要哪些硬件部件和控制信号，这些部件如何连接构成数据通路。 3.对所有需要的控制信号进行归纳分析，列出真值表，设计相应的控制电路。二．具体设计过程 1.ALU的设计。ALU的设计重点在于先设计出32位的加法器，减法运算是利用加法的“变反加一”。同时要产生各种运算结果的信号：溢出（OF）、进位（CF）、符号位（SF）、零符号位（Zero）。OF=C n⊕C n-1；CF=C out⊕C in。至于需要其它的运算指令，如逻辑运算、移位运算、乘除法运算，都可以直接调用logisim库中的器件，添加到ALU中，这些运算的结果可以同时产生，只是最后用多路选择器来选择那种指令的结果输出，用的控制信号是OPctr。在ALU中需要设计一个控制信号生成部件，用于产生ALU内部需要的各种控制信号。见袁春风老师教材P155。（第一次实验：ALU部件的设计）（ALU设计中，现在的加法器只是串行的，可以让好的学生用先行进位加法器）

图1：ALU电路图 2.设计寄存器部件。设计一个32个*32位的寄存器部件。两路输入和两路输出，可读写。（第二次实验：寄存器部件的设计）图2：寄存器电路图 3.数据通路的设计。通路的设计不能急于求成，要一条指令一条指令来分析和设计。首先设计R-type中的add、sub、subu、slt、sltu等的通路。要注意是否要判断溢出。在此基础上，再分析I-type带立即数运算指令的数据通路，分析出需要添加哪些部件。再分析sw、lw指令的数据通路，分支指

(完整版)类MIPS单周期处理器

一、实验目的 1.了解微处理器的基本结构。 2.掌握哈佛结构的计算机工作原理。 3.学会设计简单的微处理器。 4.了解软件控制硬件工作的基本原理。二、实验任务利用HDL语言，基于Xilinx FPGA nexys4实验平台，设计一个能够执行以下MIPS指令集的单周期类MIPS处理器，要求完成所有支持指令的功能仿真，验证指令执行的正确性，要求编写汇编程序将本人学号的ASCII码存入RAM的连续内存区域。（1）支持基本的算术逻辑运算如add，sub，and，or，slt，andi指令（2）支持基本的内存操作如lw，sw指令（3）支持基本的程序控制如beq，j指令三、实验过程 1、建立工程在ISE 14.7软件中建立名为Lab1 的工程文件。芯片系列选择Artix7,具体芯片型号选择XC7A100T,封装类型选择CSG324,速度信息选择-1。

2、分模块设计 1)指令存储器ROM设计新建IP core Generator，命名为irom。设定的指令存储器大小为128字，指令存储器模块在顶层模块中被调用。输入为指令指针（PC）与时钟信号（clkin），输出为32位的机器指令，并将输出的机器指令送到后续的寄存器组模块、控制器模块、立即数符号扩展模块进行相应的处理。然后制作COE文件。先使用UltraEdit编辑代码，代码如下 main: addi $2,$0,85 sw $2,0($3) addi $2,$0,50 sw $2,4($3) addi $2,$0,48 sw $2,8($3) addi $2,$0,49 sw $2,12($3) addi $2,$0,53 # sw $2,16($3) addi $2,$0,49 # sw $2,20($3) addi $2,$0,51 # sw $2,24($3) addi $2,$0,52 # sw $2,28($3) addi $2,$0,54 # sw $2,32($3) addi $2,$0,52 # sw $2,36($3) j main

计算机组成原理实验报告单周期cpu的设计与实现

1个时钟周期 Clock 电子科技大学计算机科学与工程学院标准实验报告（实验）课程名称：计算机组成原理实验电子科技大学教务处制表电子科技大学实验报告学生姓名：郫县尼克杨学号： 2014 指导教师：陈虹实验地点：主楼A2-411 实验时间：12周-15周一、实验室名称：主楼A2-411 二、实验项目名称：单周期CPU 的设计与实现。三、实验学时： 8学时四、实验原理：（一）概述单周期（Single Cycle ）CPU 是指CPU 从取出1条指令到执行完该指令只需1个时钟

周期。一条指令的执行过程包括：取指令→分析指令→取操作数→执行指令→保存结果。对于单周期CPU 来说，这些执行步骤均在一个时钟周期内完成。（二）单周期cpu 总体电路本实验所设计的单周期CPU 的总体电路结构如下。（三） MIPS 指令格式化 MIPS 指令系统结构有MIPS-32和MIPS-64两种。本实验的MIPS 指令选用MIPS-32。以下所说的MIPS 指令均指MIPS-32。 MIPS 的指令格式为32位。下图给出MIPS 指令的3种格式。本实验只选取了9条典型的MIPS 指令来描述CPU 逻辑电路的设计方法。下图列出了本实验的所涉及到的9条MIPS 指令。五、实验目的 1、掌握单周期CPU 的工作原理、实现方法及其组成部件的原理和设计方法，如控制器、26 31 221 216 15 11 1 6 5 0 op rs rt rd sa func R 型指令 26 31 221 216 15 0 op rs rt immediate I 型指令 26 31 20 op address J 型指令

单周期CPU实验报告

MIPS-CPU设计实验报告

实验名称：32位单周期MIPS-CPU设计姓名学号：刘高斯11072205 实验日期：2014年12月19日目录前言 MIPS简介------------------------------------------------------------- 3 实验目的------------------------------------------------------------- 3 第一部分VERILOG HDL 语言实现部分实验内容------------------------------------------------------------- 4 试验环境------------------------------------------------------------- 4 模块简介------------------------------------------------------------- 4 实验截图------------------------------------------------------------- 5 实验感想------------------------------------------------------------- 5 实验代码------------------------------------------------------------- 6 第二部分LOGISIM 语言实现部分实验内容------------------------------------------------------------- 16 实验环境------------------------------------------------------------- 16

cpu实验报告

简易计算机系统综合设计设计报告班级姓名学号一、设计目的连贯运用《数字逻辑》所学到的知识，熟练掌握EDA工具的使用方法，为学习好后续《计算机原理》课程做铺垫。二、设计内容 ①按给定的数据格式和指令系统，使用EDA工具设计一台用硬连线逻辑控制的简易计算机系统； ②要求灵活运用各方面知识，使得所设计的计算机系统具有较佳的性能； ③对所做设计的性能指标进行分析，整理出设计报告。三、详细设计 3.1设计的整体架构控制信号

3.2各模块的具体实现 1.指令计数器（zhiling_PC）元件：输入端口：CLK，RESET，EN；输出端口：PC[3..0]； CLK：时钟信号； RESET：复位信号； EN：计数器控制信号，为1的时候加一； PC[3..0]：地址输出信号；代码：

波形图：总共有九条指令，指令计数器从0000到1000；功能：实现指令地址的输出； 2.存储器（RAM）元件：输入端口：PC[3..0]，CLK；输出端口：zhiling[7..0]； CLK：时钟信号； PC[3..0]：指令地址信号； zhiling[7..0]：指令输出信号；代码：

波形图：功能：根据输入的地址输出相应的指令； 3.指令译码器（zlymq）元件：输入端口：zhiling[7..0]；输出端口：R1[1..0]，R2[1..0]，M[3..0]；zhiling[7..0]：指令信号； R1：目标寄存器地址； R2：源寄存器地址； M[3..0]：指令所代表的操作编号；代码：

波形图：

功能：实现指令的操作译码，同时提取出目标寄存器和源寄存器的地址； 4.算术逻辑运算器（ALU）元件：输入端口：EN_ALU，a[7..0]，b[7..0]，M[3..0]；输出端口：c[7..0]，z； EN_ALU：运算器的使能端； a[7..0]：目标寄存器R1的值； b[7..0]：源寄存器R2的值； M[3..0]：指令所代表的操作编号； c[7..0]：运算结果； z：运算完成的信号；代码：

单周期CPU设计

信息科学与工程学院课程设计报告课程名称：计算机组成原理与结构题目：单周期CPU逻辑设计年级/专业：XXXXXXXXXXXXXXX X 学生姓名：王侠侠、李怀民学号：XXXXXXXXXXXXXXXXXXX 指导老师：XXXX 开始时间：2016年9月15日结束时间：2016年11月15日

摘要一、设计目的与目标 1.1 设计目的 1.2 设计目标二、课程设计器材 2.1 硬件平台 2.2 软件平台三、CPU逻辑设计总体方案 3.1 指令模块 3.2 部件模块四、模块详细设计 4.1 指令设计模块 4.2 部件设计模块五、实验数据 5.1 初始数据 5.2 指令数据六、结论和体会七、参考文献

本CPU设计实验以Quartus II 9.0为软件设计平台，以Cyclone 采III型号EP3C16F484C6为FPGA实测板。此CPU设计采用模块化设计方案，首先设计指令格式模块，此模块决定CPU各个部件的接口数据容量及数量，再对CPU各个部件独立设计实现，主要涉及的部件有：寄存器组、控制器、存储器、PC计数器、数据选择器、ALU单元以及扩展单元。分部件的设计通过软件平台模拟仿真各部件的功能，在确保各部件功能正确的情况下，将所有部件模块整合在一起实现16位指令的CPU功能。再按照指令格式设计的要求，设计出一套能完整运行的指令，加载到指令存储器中，最终通过在FPGA实测板上实现了加2减1的循环运算效果，若要实现其他效果，也可更改指令存储器或数据存储器的数据而不需要对内部部件进行更改元件。关键词：CPU设计、16位指令格式、模块化设计、Quartus软件、CPU各部件

CPU设计实验报告文档(英文版)

Southeast University Microprogra m med CPU Design -- COA experiment School of Information Science and Engineering 04009XXX 2012-4-25

Purpose The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program to verify its performance. For simplicity, we will only consider the relationship among the CPU, registers, memory and instruction set. That is to say we only need consider the following items: Read/Write Registers, Read/Write Memory and Execute the instructions. At least four parts constitute a simple CPU: the control unit, the internal registers, the ALU and instruction set, which are the main aspects of our project design and will be studied. Instruction Set Single-address instruction format is used in our simple CPU design. The instruction word contains two sections: the operation code (opcode), which defines the function of instructions (addition, subtraction, logic operations, etc.); the address part, in most instructions, the address part contains the memory location of the datum to be operated, we called it direct addressing. In some instructions, the address part is the operand, which is called immediate addressing. For simplicity, the size of memory is 256×16 in the computer. The instruction word has 16 bits. The opcode part has 8 bits and address part has 8 bits. The instruction word format can be expressed in Figure 1 Figure 1 the instruction format The opcode of the relevant instructions are listed in Table 1. In Table 1, the notation [x] represents the contents of the location x in the memory. For example, the instruction word 00000011101110012 (03B916) means that the CPU adds word at location B916 in memory into the accumulator (ACC); the instruction word 00000101000001112 (050716) means if the sign bit of the ACC (ACC [15]) is 0, the CPU will use the address part of the instruction as the address of next instruction, if the sign bit is 1, the CPU will increase the program counter (PC) and use its content 7 as the address of the next instruction. Table 1 List of instructions and relevant opcodes

CPU设计实验报告

实验中央处理器的设计与实现一、实验目的 1、理解中央处理器的原理图设计方法。 2、能够设计实现典型MIPS的11条指令。二、实验要求 1、使用Logisim完成数据通路、控制器的设计与实现。 2、完成整个处理器的集成与验证。 3、撰写实验报告，并提交电路源文件。三、实验环境 VMware Workstations Pro + Windows XP + Logisim-win-2.7.1 四、操作方法与实验步骤 1、数据通路的设计与实现数据通路主要由NPC、指令存储器、32位寄存器文件、立即数扩展部件、ALU、数据存储器构成。其中指令存储器和数据存储器可直接调用软件库中的ROM和RAM元件直接完成，其余部件的设计如图所示：图1.1 NPC

图1.2 32位寄存器

图1.3 立即数扩展部件图1.4 ALU 2、控制器的设计与实现控制器的主要设计思想如图所示图2.1 控制器设计思想输入 1 1 0

输出R-type ORI LW SW BEQ JUMP RegDst 1 0 0 x x x ALUSrc 0 1 1 1 0 x MemtoReg0 0 1 x x x RegWrite 1 1 1 0 0 0 MemWrite0 0 0 1 0 0 Branch 0 0 0 0 1 0 Jump 0 0 0 0 0 1 Extop x 0 1 1 1 x ALUop2 1 0 0 0 0 x ALUop1 x 1 0 0 x x ALUop0 x 0 0 0 1 x ALUop[2:0] Funct[3:0] 指令ALUctr[2:0] 111 0000 add 010 111 0010 sub 110 111 0100 and 000 111 0101 or 001 111 1010 slt 111 010 xxxx ori 001 000 xxxx Lw/sw 010 011 xxxx beq 110 表2.1 控制器设计真值表

MIPS单周期CPU实验报告

《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日

成绩: 实验二：单周期CPU设计与实现一.实验目的 (1) 掌握单周期CPU数据通路图的构成、原理及其设计方法； (2) 掌握单周期CPU的实现方法，代码实现方法； (3) 认识和掌握指令与CPU的关系； (4) 掌握测试单周期CPU的方法； (5) 掌握单周期CPU的实现方法。二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令： ==> 算术运算指令 ==> 逻辑运算指令功能：rd←rs | rt；逻辑或运算。 ==>移位指令 ==>比较指令

==> 存储器读/写指令将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。即读取rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中的数，然后保存到rt寄存器中。 ==> 分支指令功能：if(rs=rt) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4 特别说明：immediate是从PC+4地址开始和转移到的指令之间指令条数。immediate 符号扩展之后左移2位再相加。为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将immediate放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。 12 特别说明：与beq不同点是，不等时转移，相等时顺序执行。功能：if(rs>0) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4 ==>跳转指令 ==> 停机指令

单片机实验报告

本科生实验报告实验课程单片机原理及应用学院名称核技术与自动化工程学院专业名称电气工程及其自动化学生姓名学生学号指导教师任家富实验地点6C９０2 实验成绩二〇一五年三月二〇一五年六月单片机最小系统设计及应用摘要目前，单片机以其高可靠性,在工业控制系统、数据采集系统、智能化仪器仪表等领域得到极其广泛的应用。因此对于在校的大学生熟练的掌握和使用单片机是具有深远的意义。通过本次课程设计掌握单片机硬件和软件方面的知识，更深入的了解单片机的实际应用，本次设计课程采用STC89Ｃ５2单片机和ADC08０4，LED显示，键盘，ＲS2３2等设计一个单片机开发板系统。进行了LED显示程序设计,键盘程序设计,RS2３2通信程序设计等。实现了单片机的各个程序的各个功能。对仿真软件kｅil的应用提升了一个新的高度。单片机体积小、成本低、使用方便,所以被广

泛地应用于仪器仪表、现场数据的采集和控制。通过本实验的学习，可以让学生掌握单片机原理、接口技术及自动控制技术,并能设计一些小型的、综合性的控制系统，以达到真正对单片机应用的理解。关键词：单片机;智能；最小系统;ADC；ＲＳ2３２;显示；SＴＣ8９C５2 第１章概述单片机又称单片微控制器,它不是完成某一个逻辑功能的芯片，而是把一个计算机系统集成到一个芯片上。相当于一个微型的计算机，和计算机相比,单片机只缺少了I/Ｏ设备。单片机采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU随机存储器RAM、只读存储器ＲOM、多种I／Ｏ口和中断系统、定时器/计时器等功能（可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路)集成到一块硅片上构成的一个小而完善的微型计算机系统。概括的讲:一块芯片就成了一台计算机。它的体积小、质量轻、价格便宜、为学习、应用和开发提供了便利条件。同时,学习使用单片机是了解计算机原理与结构的最佳选择。它最早是被用在工业控制领域，由于单片机在工业控制领域的广泛应用，单片机由芯片内仅有CPU的专用处理器发展而来。最早的设计理念是通过将大量外围设备和ＣＰＵ集成在一个芯片中,使计算机系统更小,更容易集成进复杂的而对体积要求严格的控制设备当中。现代人类生活中所用的几乎每件电子和机械产品中都会集成有单片机。手机、电话、计算器、家用电器、电子玩具、掌上电脑以及鼠标等电脑配件中都配有１-２部单片机。汽车上一般配备40多部单片机,复杂的工业控制系统上甚至可能有数百台单片机在同时工作!单片机的数量不仅远超过PC机和其他计算的总和，甚至比人类的数量还要多。单片机的使用领域已十分广泛,如智能仪表、实时工控、通讯设备、导航系统、家用电器等。各种产品一旦用上了单片机，就能起到使产品升级换代的功效,常在产品名称前冠以形容词——“智能型”，如智能型洗衣机等。第2章实验内容 2.1单片机集成开发环境应用

《单周期CPU设计》实验报告

《计算机组成原理与接口技术实验》实验报告学院名称：学生姓名：学号：专业（班级）：合作者：

时间：2016年4月25日成绩: 实验二：一.实验目的 1.掌握单周期CPU数据通路图的构成、原理及其设计方法； 2.掌握单周期CPU的实现方法，代码实现方法； 3.认识和掌握指令与CPU的关系； 4.掌握测试单周期CPU的方法。二.实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。需设计的指令与格式如下： ==> 算术运算指令（1）add rd , rs, rt（说明：以助记符表示，是汇编指令；以代码表示，是机器指令）

功能：rd←rs + rt。reserved为预留部分，即未用，一般填“0”。（2）addi rt , rs ,immediate 功能：rt←rs + (sign-extend)immediate；immediate符号扩展再参加“加”运算。（3）sub rd , rs , rt 完成功能：rd←rs - rt ==> 逻辑运算指令（4）ori rt , rs ,immediate

功能：rt←rs | (zero-extend)immediate；immediate做“0”扩展再参加“或”运算。（5）and rd , rs , rt 功能：rd←rs & rt；逻辑与运算。（6）or rd , rs , rt 功能：rd←rs | rt；逻辑或运算。 ==> 传送指令（7）move rd , rs 功能：rd←rs + $0 ；$0=$zero=0。 ==> 存储器读/写指令（8）sw rt ,immediate(rs) 写存储器

华中科技大学HUST类MIPS单周期微处理器设计实验报告

类MIPS单周期微处理器设计实验报告专业：班级：学号：姓名：

一、微处理器各模块设计各模块的框图结构如上图所示。由图可知，该处理器包含指令存储器、数据存储器、寄存器组、ALU单元、符号数扩张、控制器、ALU控制译码以及多路复用器等。图中还忽略了一个单元：时钟信号产生器，而且以上各个部件必须在时钟信号的控制下协调工作。 1.指令存储器的设计指令寄存器为ROM类型的存储器，为单一输出指令的存储器。因此其对外的接口为clk、存储器地址输入信号（指令指针）以及数据输出信号（指令）。（1）在IP wizard 中配置ROM，分配128个字的存储空间，字长为32位宽。（2）选择输入具有地址寄存功能，只有当时钟上升沿有效时，才进行数据的输出。（3）配置ROM内存空间的初始化COE文件。最后单击Generate按钮生成IROM模块。

2.数据存储器的设计数据存储器为RAM类型的存储器，并且需要独立的读写控制信号。因此其对外的接口输入信号为clk、we、datain、addr；输出信号为dataout。数据存储器基本建立过程同ROM的建立。 3.寄存器组设计寄存器组是指令操作的主要对象，MIPS中一共有32个32位寄存器。在指令的操作过程中需要区分Rs、Rt、Rd的地址和数据，并且Rd的数据只有在寄存器写信号有效时才能写入，因此该模块的输入为clk、RegWriteAddr、RegWriteData、RegWriteEn、RsAddr、RtAddr、reset；输出信号为RsData、RtData。由于$0一直输出0，因此当RsAddr、RtAddr为0时，RsData以及RtData 必须输出0，否则输出相应地址寄存器的值。另外，当RegWriteEn有效时，数据应该写入RegWriteAddr寄存器。并且每次复位时所有寄存器都清零。代码如下： module regFile( input clk, input reset, input [31:0] regWriteData, input [4:0] regWriteAddr, input regWriteEn, output [31:0] RsData, output [31:0] RtData, input [4:0] RsAddr, input [4:0] RtAddr

CPU设计实验报告

实验中央处理器的设计与实现一、实验目的 1、理解中央处理器的原理图设计方法。 2、能够设计实现典型MIPS 的11条指令。二、实验要求 1、使用Logisim 完成数据通路、控制器的设计与实现。 2、完成整个处理器的集成与验证。 3、撰写实验报告，并提交电路源文件。三、实验环境 VMware Workstatio ns Pro + Win dows XP + Logisim-wi n-2.7.1 四、操作方法与实验步骤 1、数据通路的设计与实现数据通路主要由NPC 、指令存储器、32位寄存器文件、立即数扩展部件、 ALU 、数据存储器构成。其中指令存储器和数据存储器可直接调用软件库中的 ROM 和RAM 元件直接完成，其余部件的设计如图所示： Cue ------- 吊孙 ----------- n -ar ch Zan [p]~ 图 1.1 NPC G —-- DO jlf* 04 4 D 04 nero & res?l ■&

幣> >曰CXI e Q

图1.3立即数扩展部件图 1.4 ALU 2、控制器的设计与实现控制器的主要设计思想如图所示图2.1控制器设计思想通过列真值表得到控制器的两部分电路，真值表如下 : 输入 000000 001101 100011 101011 000100 000010 immIC ￡it￡ DOO -DO ooo n Q □□□non UOnflO OOC ?＞：＞0 DQ 000 指令 lnst ：ruction[31：O] OP[5:OJ fu net [5:0] Jump ExBp Branch Mem Write ALUctr * RegWrite MemtoReg * ALUSrc 控制器控制信号 LLLLLLLLLmM f ZERO A ()-- irnmmmiiiimiiiiifeiiim IIII93 1-] * 11114444 ".'O

计算机组成CPU数据通路verilog实验报告.doc

计算机组成与系统结构实验报告院（系）：计算机科学与技术学院专业班级：学号：姓名：同组者：指导教师：实验时间： 2012 年 5 月 23 日实验目的:

完成处理器的单周期cpu的设计。实验仪器： PC机（安装Altebra 公司的开发软件 QuartusII）一台实验原理：控制器分为主控制器和局部ALU控制器两部分。主控制器的输入为指令操作码op，输出各种控制信号，并根据指令所涉及的ALU运算类型产生ALUop，同时，生成一个R-型指令的控制信号R-type，用它来控制选择将ALUop输出作为ALUctr信号，还是根据R-型指令中的func字段来产生ALUctr信号。实验过程及实验记录： 1.设计过程：第一步：分析每条指令的功能，并用RTL来表示。第二步：根据指令的功能给出所需的元件，并考虑如何将它们互连。第三步：确定每个元件所需控制信号的取值。第四步：汇总各指令涉及的控制信号，生成所反映指令与控制信号之间的关系图。第五步：根据关系表，得到每个控制信号的逻辑表达式，据此设计控制电路。

2.完成代码的编写，并调试运行。 1）control module Control(op,func,Branch,Jump,RegDst,ALUSrc,ALUctr,MemtoReg, RegWr,MemWr,ExtOp); input [5:0] op,func; output reg Branch,Jump,RegDst,ALUSrc,MemtoReg,RegWr,MemWr,ExtOp; output reg [2:0] ALUctr; always @(op) case(op) 6'b000000: begin Branch=0;Jump=0;RegDst=1;ALUSrc=0;MemtoReg=0;RegWr=1;MemWr =0; case(func) 6'b100000:ALUctr=3'b001; 6'b100010:ALUctr=3'b101; 6'b100011:ALUctr=3'b100; 6'b101010:ALUctr=3'b111; 6'b101011:ALUctr=3'b110; endcase end 6'b001101: begin Branch=0;Jump=0;RegDst=0;ALUSrc=1;MemtoReg=0;RegWr=1;MemWr =0;ExtOp=0;ALUctr=3'b010; end 6'b001001: begin Branch=0;Jump=0;RegDst=0;ALUSrc=1;MemtoReg=0;RegWr=1;MemWr =0;ExtOp=1;ALUctr=3'b000; end

单周期CPU设计参考

单周期CPU及其Verilog HDL设计一、指令的设计 MIPS32的指令的三种格式的参考： R类型： I类型： J类型: R类型指令的op为0，具体操作由func指定。rs和rt是源寄存器号，rd是目的寄存器号。只有移位指令使用sa来指定移位位数。I类型指令的低16位是立即数，计算时要把它扩展到32位。依指令的不同，有零扩展和符号扩展两种。J类型指令右边26位是字地址，用于产生跳转的目标地址。具体的指令格式和内容请参考MIPS32。设计报告中需自行设计所有指令的二进制格式和对应的汇编指令格式。二、单周期CPU的设计我们把时钟的电平从低到高变化的瞬间称为时钟上升沿，两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。单周期CPU指的是一条指令的执行在一个这样的时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个周期。 2.1执行一条指令所需的硬件电路我们的目的地是要设计CPU的硬件电路，使其能够从存储器中读出一条条指令并执行指令所描述的操作。从存储器中读取指令的动作一般与指令本身的意义无关，可以以同样的方法把指令从存储器中取出。而执行指令则与指令本身的意义密切相关，因此最重要是首先搞清楚CPU要执行的每条指令的意义。下面以两种类型的电路来举例。 2.1.1与取指令有关的电路

指令存储在存储器中。CPU取指令时把程序计数器（PC）中的内容作为存储器的地址，根据它来访问存储器，从PC值指定的存储单元中取来一条32位指令。如果取来的指令执行时没有引起转移，PC的值要加4；如果转移，要把转移的目标地址写入PC，以便在下一个时钟周期取出下一条指令。图2.1 取指令时用到的硬件电路和指令寄存器如图2.1所示，PC是一个简单的32位寄存器，由32个D触发器构成。指令存储器（Inst Mem）的输入端a是地址、输出端do是数据输出，即指令。图中的加法器专供PC+4使用，它的输出接到多路器的一个输入端。如果取来的指令没有引起转移或跳转，则选择PC+4，在时钟上升沿处将其打入PC；若引起转移或跳转，则用多路器选择下一条指令该打入的PC值。 2.1.2寄存器计算类型指令执行时所需电路寄存器类型的指令有add等。如图2.2所示是执行它们所需的部分硬件电路。大多数MIPS指令属于三操作数指令。指令格式中的rs和rt是两个5位的寄存器号，由它们从寄存器堆（Regfile）中读出两个32位的数据。由于寄存器号有5位，所以能从32个寄存器中选出一个。32个寄存器合在一起称为寄存器堆（Register File）。从寄存器堆读出的两个32位数据分别被送到ALU的a和b的输入端。图2.2 执行寄存器计算类型指令所需电路具体的计算由ALU完成。ALU的计算控制码aluc由控制部件（Control Unit）产生。这里的控制部件是简单的组合电路，输入信号是指令的操作码op和功能码func，输出信号3个，它们分别是ALU的操作码aluc、计算结果是否写入寄存器堆的控制信号wreg和下一条指令的地址选择信号pcsource。ALU的计算结

32位MIPS处理器设计实验报告

数字逻辑与处理器基础实验 32位MIPS处理器设计实验报告王晗 (2013011076) July26,2015 Date Performed:July15,2015 Partners:耿天毅(2012011119) 陈志杰withdrawn 1实验目的熟悉现代处理器的基本工作原理；掌握单周期和流水线处理器的设计方法。 2设计方案 2.1总体结构由于这次实验涉及的功能较多，我们将完整的CPU分成多个模块。指令存储器、寄存器堆、控制器、ALU控制器、ALU、数据存储器、UART等功能单元均在单独的Module中实现。其中指令存储器、寄存器堆、控制器、ALU控制器、ALU等单元在Single Cycle Core中实例化，作为单周期处理器的核心；数据存储器、UART和定时器、LED、七段数码管、开关在Peripheral中实现，作为处理器的外设。处理器核心和外设在顶层模块中实例化，互相通信。单周期CPU模块的结构关系如Figure1所示：

Figure1:单周期处理器结构对于流水线CPU，我们还在Pipeline Core中加入了流水线寄存器、冒险检测单元、数据转发单元： Figure2:流水线处理器结构

2.2ALU1 ALU模块的结构如图所示，输入两个操作数A、B和控制信号ALUFun、Signed，在ARITH子模块中做加减法运算，CMP子模块根据ARITH模块的输出进行比较判断，LOGIC和SHIFT模块分别进行逻辑运算和移位运算，ALUFun的最高两位用于控制多路选择器的输出。 Figure3:ALU结构 ARITH模块ARITH模块中包括减法和加法两个模块，加法模块直接通过+号运算，减法模块先对第二个操作数取补码，再调用加法模块做加法运算。Overflow和Negative信号的产生是ALU中的难点： Figure4:ADD中的Overflow和Negative 1原作者：陈志杰；修改：王晗

单周期处理器

实验八单周期处理器的实现实验目的：进一步理解数据通路、控制通路等基本概念掌握处理器中控制器的基本设计方法进一步理解单周期处理器以及多周期处理器的工作原理和设计思路实验要求：设计和实现一个单周期处理器（60%）可执行至少7条MIPS指令，add、sub、ori、lw、sw、beq、j 编写测试程序的二进制代码，测试实现的电路撰写实验报告，dead line：5.19 设计和实现一个多周期处理器（40%） Dead line：6.6 。实验报告：（1）实验过程 1 控制器的设计与实现控制器的功能根据当前指令，生成处理器内部各部件所需要的控制信号控制器的输入输出

输入：op[5:0]，func[5:0] 输出：RegDst，ALUSrc，MemtoReg，RegWrite，MemWrite，Branch，Jump，ExtOp，ALUctr[2:0] 图表1 主控的设计图表2 ALUCTR的设计

图表3 控制器的封装 2 ALU的设计与实现 ALU的功能根据控制信号ALUctr[2:0]，将输入端口的两个32位的数据进行加、减、与、或操作，并判断结果是否为0 ALU的输入输出输入：A[31:0]，B[31:0]，ALUctr[2:0] 输出：OUT[31:0]，Zero ALU的实现将运算器实验中实现的加减法扩展为32位

增加32位与、或功能增加结果判零电路根据ALUctr[2:0]信号确定ALU的输出图表4 加法器的设计与封装（由于上一个实验已做成ALU，这里不再赘述加法器的制作）根据ADD/SUB信号判断实现加法或是减法，并且设置Zero 项输出，用作Beq指令的判定依据

单周期CPU设计

短学期综合实验报告实验名称：单周期CPU设计院系：信息科学与工程学院专业：计算机科学与技术组员：XXXXXXXXXXX XXXXXXXXXXX 指导老师：XXXXXXX 二〇一一年七月八日

摘要中央处理器（CPU）是计算机取指令和执行指令的部件，它是由算术逻辑单元（ALU）、寄存器和控制器组成，简称处理器（或CPU），CPU是计算机系统的核心部件，在各类信息终端中得到了广泛的应用。处理器的设计及制造技术也是计算机技术的核心之一。 CPU设计的第一步应当根据指令系统来建立数据路径，再定义各个部件的控制信号，确定时钟周期，完成控制器的设计。然后建立数据路径，进而可以进行数字设计、电路设计，最后完成物理实现。而在本次试验中，我们研究的重点是数据路径的建立和控制器的实现。一个机器的性能由三个关键因素决定：指令数、时钟周期，以及执行每条指令所需的时钟周期数（CPI）。然而不论是时钟周期，还是每条指令所需的时钟周期数目，都是由处理器的实现情况决定的。在本次试验中，我们构造了单周期的数据路径和组合逻辑实现的控制器。本次试验中，我们运用Quartus II 8.0软件设计出了一个拥有6条指令的单周期CPU，并对它进行了简单的测试，最终完成了一个正确的单周期CPU的设计。关键词：数据路径，控制器，控制信号，单周期

Abstract Central processing unit (CPU) is a computer instruction fetch and execution of components, it is an arithmetic logic unit (ALU), registers and a controller, referred to as the processor (or CPU), CPU is the core component of computer systems in all type information terminal has been widely used. Processor design and manufacturing technology is one of the core computer technology. The first step should be based on CPU design instruction to create a data path, and then define the various components of the control signals to determine the clock cycle, the controller design. Then set up a data path, and then can be digital design, circuit design, physical implementation finalized. In this experiment, the focus of our research is to establish the data path and controller implementation. The performance of a machine consists of three key factors: the number of instructions, clock cycles to execute each instruction as well as the required number of clock cycles (CPI). Whether it be a clock cycle, each instruction or the number of clock cycles required are determined by the achievement of the processor. In this study, we constructed single-cycle data path and the combinational logic to achieve the controller. This experiment, we use Quartus II 8.0 software to design a single-cycle instruction with 6 CPU, and it conducted a simple test, the