mcucr寄存器
Atmega系列MCU控制寄存器器MCUCR
MCU 控制寄存器包含了电源管理的控制位。
? Bit 7 – SE: 休眠使能
为了使MCU 在执行SLEEP 指令后进入休眠模式，SE 必须置位。为了确保进入休眠模式是程序员的有意行为，建议仅在SLEEP 指令的前一条指令置位SE。MCU 一旦唤醒立即清除SE。
? Bits 6..4 – SM2..0: 休眠模式选择位2、1 和0
如Table 13 所示，这些位用于选择具体的休眠模式。
当MCUCR=0X10时，即SM2..0为001时。
当SM2..0 为001 时，SLEEP 指令将使MCU 进入噪声抑制模式。在此模式下，CPU 停止运行，而ADC、外部中断、两线接口地址配置、定时器/ 计数器2 和看门狗继续工作。这个睡眠模式只停止了clk I/O、clk CPU和clk FLASH，其他时钟则继续工作。
此模式提高了ADC 的噪声环境，使得转换精度更高。ADC 使能的时候，进入此模式将自动启动一次AD 转换。ADC 转换结束中断、外部复位、看门狗复位、BOD 复位、两线接口地址匹配中断、定时器/ 计数器2 中断、SPM/EEPROM 准备好中断、外部电平中断INT0 或INT1，或外部中断INT2 可以将MCU 从ADC 噪声抑制模式唤醒。
Note: 1. 仅在使用外部晶体或谐振器时Standby 模式才可用。
可作为如下AVR的参考资料：ATtiny13 ATtiny24 ATtiny44 ATtiny84 ATtiny2313 ATtiny26 ATmega48 ATmega88 ATmega168 ATmega8 ATmega16 ATmega32 ATmega64 ATmega128 ATmega162 ATmega169 ATmega169P ATmega8515 ATmega8535
寄存器的原理及应用
课题9：寄存器的原理及应用 课型：讲授 教学目的： 掌握数码寄存器和移位寄存器的逻辑功能 教学重点：掌握中规模四位双向移位寄存器的逻辑功能 教学难点：掌握中规模四位双向移位寄存器的逻辑功能 复习、提问： 写出RS触发器、JK触发器、D触发器、T触发器、T`触发器的逻辑 功能、特性方程。 教学过程： 寄存器被广泛应用于数字系统和计算机中，它由触发器组成，是一种用来暂时存放二进制数码的逻辑部件。一个触发器可以存放一位二进制代码，因此n 位代码寄存器应由n个触发器组成。有些寄存器由门电路构成控制电路，以保证信号的接收和清除。 寄存器存放数据的方式有并行和串行两种。并行方式是数码从各对应输入端同时输入到寄存器中,串行方式是数码从一个输入端逐位输入到寄存器中。 寄存器取出数据的方式也有并行输出和串行输出两种。并行输出方式中,被取出的数码同时出现在各位的输出端。串行输出方式中,被取出的数码在一个输出端逐位出现。 寄存器分为数码寄存器和移位寄存器。 一、数码寄存器 数码寄存器具有存储二进制代码，并可输出所存二进制代码的功能。按接收数码的方式可分为：单拍式和双拍式。 单拍式：接收数据后直接把触发器置为相应的数据，不考虑初态。 双拍式：接收数据之前，先用复"0"脉冲把所有的触发器恢复为"0",第二拍把触发器置为接收的数据。 1、双拍工作方式的数码寄存器 双拍工作方式是指接收数码时，先清零，再接收数码。
分析下图四位数码寄存器逻辑图。它的核心部分是4个D 触发器。其工作过程： （1） 清零。CR=0，异步清零。即有：Q 3n+1Q 2n+1Q 1n+!Q 0n+1=0000 （2） 送数。CR=1时，CP 上升沿送数 Q 3n+1Q 2n+1Q 1n+!Q 0n+1=D 3D 2D 1 D 0 （3） 保持。在CR=1、CP 上升沿以外时间，寄存器内容将保持不变。实 现了数码寄存的功能。 2、单拍工作方式的数据寄存器 单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。集成数码寄存器几乎都采用单拍工作方式。 数码寄存器要求所存的代码与输入代码相同，故由D 触发器构成。 分析下图D 触发器组成的4位数据寄存器的逻辑功能。 无论寄存器中原来的内容是什么，只要送数在控制时钟脉冲CP 上升沿到来时，加在并行数据输入端的数据D 0～D 3，就立即被送入进寄存器中，即有：Q 3n+1Q 2n+1Q 1n+!Q 0n+1=D 3D 2D 1D 0。 二、移位寄存器 移位寄存器具有数码寄存和移位两个功能，在移位脉冲的作用下，数码如向左移一位，则称为左移，反之称为右移。 移位寄存器具有单向移位功能的称为单向移位寄存器，即可向左移也可向右移的称为双向移位寄存器。 1、单向移位寄存器 （1）、右移寄存器
西门子S7状态字使用
.引言 CPU寄存器状态字的各位给出了有关指令状态或结果的信息以及所出现的错误，我们可以将二进制逻辑操作状态位信号状态直接集成到程序中，以控制程序执行的流程。 2.状态字寄存器 先简单介绍一下CPU中状态字。 ● 首次检查位：状态字的0位称作首次检查位，如果/FC 位的信号状态为“0”，则表示伴随着下一条逻辑指令，程序中将开始一个新的逻辑串。FC前面的斜杠表示对FC取反。 ● 逻辑运算结果：状态字的第1位为RLO 位（RLO= “逻辑运算结果”），在二进制逻辑运算中用作暂时存储位。比如，一串逻辑指令中的某个指令检查触点的信号状态，并根据布尔逻辑运算规则将检查的结果（状态位）与RLO位进行逻辑门运算，然后逻辑运算结果又存在RLO位中。 ● 状态位：状态位（第2位）用以保存被寻址位的值。状态位总是向扫描指令（A,AN,O,…）或写指令（=,S,R,）显示寻址位的状态（对于写指令，保存的寻址位状态是本条写指令执行后的该寻址位的状态）。 ● OR位：在用指令OR执行或逻辑操作之前，执行与逻辑操作的时候，就需要用到OR这一状态位。OR位表示先前执行的与逻辑操作产生的值为“1”，于是，逻辑操作或的执行结果就已被确定为“1”。 ● OV位：溢出表示算术或比较指令执行时出现了错误。根据所执行的算术或逻辑指令结果对该位进行设置。 ● OS位：溢出存储位是与OV位一起被置位的，而且在更新算术指令之后，它能够保持这种状态，也就是说，它的状态不会由于下一个算术指令的结果而改变。这样，即使是在程序的后面部分，也还有机会判断数字区域是否溢出或者指令是否含有无效实数。OS位只有
通过如下这些命令进行复位：JOS（若OS = 1，则跳转）命令，块调用和块结束命令。 ● CC1及CC0位：CC1和CC0（条件代码）位给出有关下列结果的相关信息： • 算术指令结果 • 比较指令结果 • 字逻辑指令 • 在移位功能中，移出位相关信息。 可以用以下指令来检查条件代码CC1和CC0。 CC1 CC0 检查完成后，如果： 0 0 A == 0 结果=0 1 0 A > 0 结果> 0 0 1 A < 0 结果< 0 ● BR位：状态字的第8位称为二进制结果位。它将字处理程序与位处理联系起来，在一段既有位操 作又有字操作的程序中，用于表示字逻辑是否正确。将BR位加入程序后，无论字操作结果如何，都不会造成二进制逻辑链中断。在梯形图的方块指令中，BR位与ENO位有对应关系，用于表明方块指令是否被正确执行：如果执行出现了错误，BR位为0，ENO位也为0；如果功能被正确执行，BR位为1， ENO位也为1。在用户编写的FB/FC程序中，应该对BR位进行管理，功能块正确执行后，使BR位为1，否则使其为0。使用SAVE指令将RLO存入BR中，从而达到管理BR 位目的。 状态字的9-15位未使用。 3.具体使用
计算机组成原理寄存器实验
成绩：计算机原理实验室实验报告 课程：计算机组成原理 姓名：李文周 专业：计算机科学与技术 学号：132054237 日期：2015.12 太原工业学院 计算机工程系
实验二：寄存器实验 实验环境PC机＋Win7＋74LS373＋proteus仿真器实验日期2015.12一．实验内容 （1）基本内容 1.理解CPU运算器中寄存器的作用 2.设计并验证4位算数逻辑单元的功能 （2）扩展要求 1.实现更多的寄存器（至少8个）
二．理论分析或算法分析 74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D 触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片。74ls373工作原理简述: (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE由高变低时，输出端8位信息被锁存，直到LE 端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。
L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平;G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同;当G 为下降沿时，将输入数据锁存。 三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）
寄存器简单理解
GPIOB_BASE是一个地址，这个地址是GPIOB一系列寄存器的首地址，后面地址依次是GPIOB 的寄存器，将这个地址转换为结构体形式，并将后面寄存器按顺序定义在结构体里面，这样访问寄存器就可以通过引用结构体的形式了而不必书写寄存器的地址来访问寄存器。 寄存器用途： 1.可将寄存器内的数据执行算术及逻辑运算； 2.存于寄存器内的地址可用来指向内存的某个位置，即寻址； 3.可以用来读写数据到电脑的周边设备。 AX 累加器，得名原因是最初常使用ADD AX，n这样的指令 CX 计数器，得名原因是最常使用CX的值作为重复操作的次数 BX 常用作地址寄存器，如MOV AX,[BX]，把BX所指地址中的数取到AX中去 DX 通用寄存器 所讲的寄存器都是以x86为基础的，那么这种CPU内，寄存器可分为以下几种： 1.EAX、EBX、ECX、EDX等通用寄存器——从通用上来讲，它所存储的东西，只要它的容积所容许的话，什么都是可以存储的； 2.CS、SS、ES等段寄存器——它所存储的只能是地址，它的作用是从寻址上可以体现出来； 3.EIP，也称为指令指针 4.EFLAGS寄存器，俗称为标志寄存器——所存储的是与CPU的每一个执行的指令有关。是关系到CPU每一个指令的执行相关内容与特殊的关联，即CPU所执行的指令是否违规，它的指令是否有进位，它的指令是否有溢出，都是在标志寄存器中能表现与表达出来； 5.浮点单元，这里面之所以只浮点单元，是因为在它里面还有一些小的寄存分类，主要是数学上的浮点上的计算 6.MMX指令使用的8个64位寄存器 7.单指令、多数据操作（SIMD,single-instruction,multiple-data）使用的8个128位XMM寄存器
移位寄存器的工作原理
移位寄存器的工作原理是什么? 把若干个触发器串接起来,就可以构成一个移位寄存器。由4个边沿D 触发器构成的4位移位寄存器逻辑电路如图8.8.1所示。数据从串行输入端D1输入。左边触发器的输出作为右邻触发器的数据输入。假设移位寄存器的初始状态为0000，现将数码D3D2D1D0(1101)从高位(D3)至低位依次送到D1端，经过第一个时钟脉冲后，Q0＝D3。由于跟随数码D3后面的数码是D2，则经过第二个时钟脉冲后,触发器FF0的状态移入触发器FF1,而FF0变为新的状态,即Q1＝D3，Q0＝D2。依此类推,可得4位右向移位寄存器的状态, 如表8.8.1所示。 由表可知，输入数码依次地由低位触发器移到高位触发器,作右向移动。经过4个时钟脉冲后,4个触发器的输出状态Q3Q2Q1Q0与输入数码D3D2D1D0相对应。为了加深理解,在图8.8.2中画出了数码1101(相当于D3＝1,D2＝1,D1＝0 ,D0＝1)在寄存器中移位的波形,经过了4个时钟脉冲后,1101出现在寄存器的输出端Q 3Q2Q1Q0。这样，就可将串行输入（从D1端输入）的数码转换为并行输出（从Q3、Q2、Q1、Q0端输出）的数码。这种转换方式特别适用于将接收到的串行输入信号转换为并行输出信号，以便于打印或由计 算机处理。 在图8.8.3中还画出了第5到第8个时钟脉冲作用下，输入数码在寄存器中移位的波形(如图8.8.2所示)。由图可见，在第8个时钟脉冲作用后，数码从Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要，可用更多的触发器组成多位移位寄存器。
除了用边沿D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从JK 触发器来组成移位寄存器，其级间连接方式如图8.8.3所示。根据JK触发器的特征方程，由图8.8.3可得: FF2和FF3的接法与FF1完全相似，所以各JK 触发器均以D 触发器的功能工作，图8.8.3和图8.8.1所 示电路具有相同的功能。 双向移位寄存器: 若将图8.8.1所示电路中各触发器间的连接顺序调换一下，让右边触发器的输出作为左邻触发器的数据输入，则可构成左向移位寄存器。若再增添一些控制门,则可构成既能右移(由低位向高位)、又能左移(由高位至低位)的双向移位寄存器。图8.8.4是双向移位寄存器的一种方案,它是利用边沿D 触发器组成的,每个触发器的数据输入端D 同与或非门组成的转换控制门相连,移位方向取决于移位控制端S的状态。 当S=1时，D0＝DSR,D1=Q0,即FF0的D0端与右移串行输入端DSR接通，FF1的D1端与Q0接通，在时钟脉冲CP 作用下，由DSR端输入的数据将作右向移位；反之，当S=0时，D0＝Q1 ，D1＝Q2，在时钟脉冲CP作用下，Q2、Q1的状态将作左向移位。同理，可以分析其他两位触发器间的移位情况。由此
计算机组成原理 实验一 运算器组成实验
实验一运算器组成实验 一、实验目的 1．熟悉双端口通用寄存器堆的读写操作。 2．熟悉简单运算器的数据传送通路。 3．验证运算器74LS181的算术逻辑功能。 4．按给定数据，完成指定的算术、逻辑运算。 二、实验电路 S3 S2 S1 S0 M 图3.1 运算器实验电路 图3.1示出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。 RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、
B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。 DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU 的A输入端口，DR2接ALU的B输入端口。ALU(U31、U35)由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。 实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。另有一个指示灯C显示运算器进位标志信号状态。 图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。实验中进行单拍操作，每次只产生一组T1、T2、T3、T4时序脉冲，需将实验台上的DP、DB开关进行正确设置。将DP开关置1，DB开关置0，每按一次QD按钮，则顺序产生T1、T2、T3、T4一组单脉冲。 三、实验设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 3.双踪示波器一台（公用） 4.万用表一只（公用） 四、实验任务 1.按图3.1所示，将运算器模块与实验台操作板上的线路进行连接。由于运算器模块 内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号模拟开 关、与运算器模块的外部连线。注意：为了建立清楚的整机概念，培养严谨的科 研能力，手工连线是绝对必要的。 2.用开关SW7—SW0向通用寄存器堆RF内的R0—R3寄存器置数。然后读出R0—R3 的内容，在数据总线DBUS上显示出来。 3.验证ALU的正逻辑算术、逻辑运算功能。 令DR1=55H，DR2=0AAH，Cn#=1。在M=0和M=1两种情况下，令S3—S0的值从0000B变到1111B，列表表示出实验结果。实验结果包含进位C，进位C由指示灯显示。 注意：进位C是运算器ALU最高位进位Cn+4#的反，即有进位为1，无进位为0。 五、实验要求 1.做好实验预习，掌握运算器的数据传输通路及其功能特性，并熟悉本实验中所用 的模拟开关的作用和使用方法。 2.写出实验报告，内容是： (1)实验目的。 (2)按实验任务3的要求，列表表示出实验结果。 (3)按实验任务4的要求，在表中填写各控制信号模拟开关值，以及运算结果值。 六、实验步骤和实验结果 （1）实验任务2 的实验步骤和结果如下：（假定令R0=34H，R1=21H，R2=52H，R3=65H）1．置DP=1，DB=0，编程开关拨到正常位置。 接线表如下：
状态字1
<状态字1> 次内存地址中储存了初始化的信息 ◆接收出错的详细信息 ◆初始化错误 当检测到初始化错误，此位置ON。初始化完成后此位自动复位 ◆加载器模式初始化完成 当控制器运行模式选择为加载器模式和初始化完成后此位置ON。 4-3 加载命令 （1）概述 当控制器从个人PC或其他外部设备交互数据时，数据的读/写操做由个人PC“请求命令”执行，而非控制器内的程序执行。下表为命令详细列表：
<数据交互示意> 个人PC应用程序所创建的请求命令发送到控制器。控制器接收到请求后作出响应 （2）发送数据命令格式 数据的传送包括“TCP/IPheader”、“protocol”、“command”。请求命令格式与响应一致。如下：
（3）处理状态 包含了每个请求的处理结果。由响应命令检测。请求命令固定FFh由执行。如下表： （4）数据中的字节数 制定了数据中所能包含的字节数。在请求命令期间的写数据和响应命令期间的读数据的字结总数不能超过492字节 i.BCC 发送数据的检查结果代码，BCC包含一个字节，由下列公式得到： （3）加载命令详述 1）读数据 这个命令从特定外部设备的特定内存地址读取特定数量的信息。如果请求的字数超出了范围，依规定内存地址上限进行读取。
<读取数据的位顺序分配> <内存类型> 控制器CPU板的内存类型如下： <数据读取命令应用示例> 如果从控制器CPU板的内存地址WM1000开始读取2个字的数据，请求命令和响应命令如下所示（数据为：WM1000=1234h，WM1001=5678h）:
计算机组成原理实验报告总结寄存器的原理及操作.doc
成绩：实验报告 课程名称：计算机组成原理 实验项目：寄存器的原理及操作 姓名： 专业：计算机科学与技术 班级： 学号：
计算机科学与技术学院 实验教学中心 20 16年6月20日
实验项目名称：寄存器的原理及操作 一、实验目的 1.了解模型机中 A, W 寄存器结构、工作原理及其控制方法。 2.了解模型机中寄存器组 R0..R3 结构、工作原理及其控制方法。 3.了解模型机中地址寄存器 MAR，堆栈寄存器 ST，输出寄存器 OUT寄存器结构、工作原理及其控 制方法。 二、实验内容 1、A、W寄存器：利用 COP2000实验仪上的K16..K23 开关做为DBUS的数据，其它开关做为控制信号， 将数据写入寄存器A， W。 2、R0、R1、R2、R3 寄存器实验：利用COP2000实验仪上的K16..K23 开关做为DBUS的数据，其它开 关做为控制信号，对数据寄存器组R0..R3 进行读写。 3、MAR、ST、OUT寄存器：利用COP2000实验仪上的K16..K23 开关做为DBUS的数据，其它开关做为 控制信号，将数据写入地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。 三、实验用设备仪器及材料 伟福 COP2000 系列计算机组成原理实验系统 四、实验原理及接线 实验 1：A，W 寄存器实验
实验 2 ：R0，R1， R2，R3寄存器实验
MAR为存储器地址寄存器，其功能是存储操作数在内存中的地址,信号MAREN的功能是将数据总线DBUS上数据 MAR，信号 MAROE的功能是将MAR的值送到地址总线ABUS上 ST 堆栈寄存器的作用，是出现中断或子程序调用时，保存断点处PC 的值，以便中断或子程序结束时， 能继续执行原程序。图中，信号STEN的作用是将数据总线DBUS上数据存入堆栈寄存器ST 中
西门子S7300 CPU寄存器状态字的用法
西门子S7300 CPU寄存器状态字的用法 1.引言 CPU寄存器状态字的各位给出了有关指令状态或结果的信息以及所出现的错误，我们可以将二进制逻辑操作状态位信号状态直 接集成到程序中，以控制程序执行的流程。 2.状态字寄存器 先简单介绍一下CPU中状态字。 ● 首次检查位：状态字的0位称作首次检查位，如果/FC 位的信号状态为“0”，则表示伴随着下一条逻辑指令，程序中将开始一个新的逻辑串。FC前面的斜杠表示对FC取反。 ● 逻辑运算结果：状态字的第1位为RLO 位（RLO= “逻辑运算结果”），在二进制逻辑运算中用作暂时存储位。比如，一串逻辑指令中的某个指令检查触点的信号状态，并
根据布尔逻辑运算规则将检查的结果（状态位）与RLO位进行逻辑门运算，然后逻辑运算结果又存在RLO位中。 ● 状态位：状态位（第2位）用以保存被寻址位的值。状态位总是向扫描指令（A,AN, O,…）或写指令（=,S,R,）显示寻址位的状态（对于写指令，保存的寻址位状态是本条写指令执行后的该寻址位的状态）。 ● OR位：在用指令OR执行或逻辑操作之前，执行与逻辑操作的时候，就需要用到O R这一状态位。OR位表示先前执行的与逻辑操作产生的值为“1”，于是，逻辑操作或的执行结果就已被确定为“1”。PLC ● OV位：溢出表示算术或比较指令执行时出现了错误。根据所执行的算术或逻辑指令结果对该位进行设置。 ● OS位：溢出存储位是与OV位一起被置位的，而且在更新算术指令之后，它能够保持这种状态，也就是说，它的状态不会由于下一个算术指令的结果而改变。这样，即使是在程序的后面部分，也还有机会判断数字区域是否溢出或者指令是否含有无效实
计算机组成原理实验报告 通用寄存器单元实验
西华大学数学与计算机学院实验报告 课程名称：计算机组成原理年级：2011级实验成绩： 指导教师：祝昌宇姓名：蒋俊 实验名称：通用寄存器单元实验学号：312011*********实验日期：2013-12-15 一、目的 1.了解通用寄存器的组成和硬件电路 2. 利用通用寄存器实现数据的置数、左移、右移等功能 二、实验原理 （1）寄存器实验构成 1、通用寄存器由2片GAL构成8位字长的寄存器单元。8芯插座RA-IN作为数据输入端，可通过端8芯扁平电缆，把数据数据输入端连接到数据总线上。 2、数据输出由一片74LS244（输出缓冲器）来控制。用8芯插座RA-OUT作为数据输出端，可通过端8芯扁平电缆，把数据数据输出端连接到数据总线上。 3、判零和进位电路由1片GAL、1片7474和一些常规芯片组成，用2个LED（ZD、CY）发光管分别显示其状态。 （2）通用寄存器单元的工作原理 通用寄存器的核心部件为2片GAL，它具有锁存、左移、右移、保存等功能。各个功能都由X1、X2信号和工作脉冲RACK来决定。当置ERA=0、X0=1、X1=1，RACK有上升沿时，把总线上的数据打入通用寄存器。可通过设置X1、X0来指定通用寄存器工作方式，通用寄存器的输出端Q0~Q7接入判零电路。LED（ZD）亮时，表示当前通用寄存器内数据为0。 输出缓冲器采用74LS244，当控制信号RA-O为低时，74LS244开通，把通用寄存器内容输出到总线；当控制信号RA-O为高时，74LS244的输出为高阻。 图1 通用寄存器原理图 三、使用环境 计算机组成原理实验箱 四、实验步骤
（一）数据输入通用寄存器 1．把RA-IN（8芯的盒型插座）与CPT-B板上二进制开关单元中的J1插座相连（对应二进制开关H16~H23），把RA-OUT（8芯的盒型插座）与数据总线上的DJ6相连。 2．把RACK连到脉冲单元的PLS1，把ERA、X0、X1、RA-0、M接入二进制拨动开关。请按下表接线。 信号定义接入开关位号 RACK PLS1孔 X0 H12孔 X1 H11孔 ERA H10孔 RA-O H9孔 M H4孔 3．二进制开关H16~H23作为数据输入，置42H（对应开关如下表） H23 H22 H21 H20 H19 H18 H17 H16 数据总线值 D7 D6 D5 D4 D3 D2 D1 D0 8位数据 0 1 0 0 0 0 1 0 42H 置各控制信号如下： H12 H11 H10 H9 H4 X0 X1 ERA RA-O M 1 1 0 0 1 4．按启停单元中的有效按钮，置实验机为运行状态。 5．按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，把42H打入通用寄存器。 $ 此时数据总线上的指示灯IDB0~IDB7显示为42H。由于通用寄存器内容不为0，所以ZD (LED)灯灭。 （二）寄存器内容无进位位左移 1．把42H打入通用寄存器中，数据总线上显示42H。 2．实现左移功能，置各控制信号如下： H12 H11 H10 H9 H4 X0 X1 ERA RA-O M 1 1 0 0 1 3．按启停单元中的有效按钮，置实验机为运行状态。 4．按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，使通用寄存器的值左移。 $ 此时数据总线上的LED指示灯IDB0~IDB7应该显示为84H。由于通用寄存器内容不为0，所以ZD (LED)灯灭。 5．按脉冲单元中的PLS1脉冲按键，使通用寄存器的值左移，此时数据总线上的LED指示灯IDB0~IDB7显示为09H。若一直按PLS1，在总线上看见数据循环左移的现象。
8位移位寄存器的电路设计与版图实现
8位移位寄存器的电路设计与版图实现 摘要 电子设计自动化，缩写为EDA，主要是以计算机为主要工具，而Tanner EDA则是一种在计算机windows平台上完成集成电路设计的一种软件，基本包括S-Edit，T-Spice，W-Edit，L-Edit与LVS等子软件，其S-Edit以及L-Edit为常用软件，前者主要实现电路设计，后者主要针对的是已知电路的版图绘制，而T-Spice主要可实现电路图及版图的仿真，可以用Tanner EDA实现电路的设计布局以及版图实现等一系列完整过程。本文用Tanner EDA工具主要设计的是8位移位寄存器，移位寄存器主要是用来实现数据的并行和串行之间的转换以及对数据进行运算或专业处理的工具，主要结构构成是触发器，触发器是具有储存功能的，可以用来储存多进制代码，一般N 位寄存器就是由N个触发器构成，移位寄存器工作原理主要是数据在其脉冲的作用下实现左移或者右移的效果，输入输出的方式表现为串行及并行自由组合，本设计就是在Tanner EDA的软件平台上进行对8位移位寄存器的电路设计仿真，再根据电路图在专门的L-Edit 平台上完成此电路的版图实现，直至完成的结果和预期结果保持一致。 关键词：Tanner EDA；L-Edit；移位寄存器，S-Edit
8 bits shift register circuit design and layout Abstract Electronic design automation,referred to as EDA,it is based on computers as the main tool,and Tanner EDA is a kind of software that complete the integrated circuit design on Windows platforms.Its Sub-Softwares include S-Edit，T-Spice，W-Edit，L-Edit and LVS and so on.S-Edit and L-Edit are commonly used software,S-Edit is primarily designed to achieve circuit,the latter is aimed primarily known circuit layout drawing,T-Spice can achieve schematic and layout simulation.We can achieve layout of the circuit design and a series of complete process layout used Tanner EDA tools.In this paper, Tanner EDA tools are mainly designed an 8-bit shift register.The shift register is mainly used for data conversion between parallel and serial, and the data processing tool operation or professional,its main structure is the trigger composition,flip-flop is a storage function,it can be used to store more hexadecimal code,In general N-bits register is composed of N trigger.Working principle of the shift register data under the action of the pulse, mainly the effect of the shift to the left or right,input and output of the way of serial and parallel free combination.This design is in Tanner on the EDA software platform to 8 bits shift register circuit design and simulation,then according to the circuit diagram on special L - Edit platform to complete the circuit layout implementation,until the finish is consistent with the results and expected results. Keywords：Tanner EDA；L-Edit；Shift register，S-Edit
组成原理实验一寄存器范文
实验一寄存器实验 一、实验目的 (1)了解模型机中A, W寄存器结构、工作原理及其控制方法。 (2)了解模型机中寄存器组R0..R3结构、工作原理及其控制方法。 (3)了解模型机中地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT寄存 器结构、工作原理及其控制方法。 二、实验要求 (1)A、W寄存器：利用COP2000实验仪上的K16..K23开关做为DBUS的 数据，其它开关做为控制信号，将数据写入寄存器A，W。 (2)R0、R1、R2、R3寄存器实验：利用COP2000实验仪上的K16..K23开 关做为DBUS的数据，其它开关做为控制信号，对数据寄存器组R0..R3 进行读写。 (3)利用COP2000实验仪上的K16..K23开关做为DBUS的数据，其它开关 做为控制信号，将数据写入地址寄存器MAR，堆栈寄存器ST，输出寄 存器OUT。 三、实验说明 寄存器的作用是用于保存数据的，因为我们的模型机是8位的，因此在本模型机中大部寄存器是8位的，标志位寄存器(Cy, Z)是二位的。 COP2000用74HC574来构成寄存器。74HC574的功能如下： 注意： 1. 在CLK的上升沿将输入端的数据打入到8个触发器中 2. 当OC = 1 时触发器的输出被关闭，当OC=0时触发器的输出数据
74HC574工作波形图 四、实验原理 实验1：A，W寄存器实验 （1）原理图 寄存器A原理图 寄存器W原理图（2）工作波形图
寄存器A，W写工作波形图 （4）实验数据 a)将03H写入A寄存器 置控制信号为： b)将13H写入W寄存器 置控制信号为：
实验2：R0，R1，R2，R3寄存器实验 （1）原理图 寄存器R0，R1，R2，R3原理图 寄存器R 写工作波形图
西门子PLC的寄存器结构
西门子PLC的寄存器结构 一访问数据 CPU 将信息存储在不同存储单元，每个位置均具有唯一的地址。可以显式标识要访问的存储器地址。这样程序将直接访问该信息。要访问存储区中的位，必须指定地址，该地址包括存 储器标识符、字节地址和位号（也称为“字节.位”寻址）。 表格--存储区 M存储器最多32个（256个位、32个字节、16个字），从MB0~MB31，MW0~MW30，MD0~MD28。 V存储器最多可到几千～几万个。 M是位地址。比如M0.0,M0.1等。
MB0、MB1是字节地址，包括8个位地址，从M0.0~M0.7，从 M1.0~M1.7。 MW0是字地址，包括MB0和MB1，即从M0.0~M1.7共16个位 地址。常用于寄存16位数据。 MD0是双字地址，包括MW0和MW1，即从M0.0~M3.7共32 个位地址。常用于寄存32位数据。 在程序执行期间，使用过程映像寄存器比直接访问输入或输出点更有优势。使用映像寄存器共有三个原因： ●在扫描开始时对所有输入进行采样可在扫描周期的程序执行阶段同步和冻结输入值。程序执行完成后，使用映像寄存器中的值更新输出。这样会使系统更稳定。 ●程序访问映像寄存器的速度比访问 I/O 点的速度快得多，从而可以更快地执行程序。 ● I/O 点是位实体，必须以位或字节的形式访问，但可以采用位、字节、字或双字的形式访问映像寄存器。因此，映像寄存器更为灵活。 使用“字节地址”格式可按字节、字或双字访问多数存储区（V、I、 Q、 M、 S、 L 和 SM）中的数据。要按字节、字或双字访问存储器中的数据，必须采用类似于指定位地址的方法指定地址。这包括区域标识符、数据大小标识和字节、字或双字值的起始字节地
实验二：输寄存器实验解析
成绩： 计算机原理实验室实验报告 本说明打印前删除！！proteus 实验报告格式必须保持原样，蓝色部分按照实验内容自行填写；全班统一使用A4大小纸张，部分困难学生可以使用等大小纸张，自绘实验报告格式；全部实验完成后，学委按照实验顺序把每个学生的实验报告（含首页）装订成册，按照学号顺序排列，提交给实验指导老师（询问代课老师，学校将实验工作指派给了哪位老师）。 学委提交报告时，需要同时提交（附录）实验成绩登记表一份。其中表头部分课程，班级，班级总人数照实填写，项目填写本学期本课程的实验数量；学号姓名栏按照顺序填写，报告一栏填写该同学交报告的份数（每项目每人一份报告）；出勤和成绩栏留空，由实验室填写；特殊情况填写在备注处，若空间不够请写于背面并在备注处标明；若有学号超过58号的情况，请在背后按照格式登记所有项目；空学号可以不留空位置，顺序递进。 课程：计算机组成原理 姓名：刘翔翔 专业：软件工程 学号：1420561 21 日期：2016年6月 太原工业学院 计算机工程系
实验二：输寄存器实验 实验环境PC机＋Win 7＋proteus仿真器实验日期2016.06.01 一．实验内容 基本要求 1.理解CPU运算器中寄存器的作用 2.设计并验证寄存器组（至少四个寄存器） 扩展要求 3.实现更多的寄存器（至少8个） 思考题： 思考随着寄存器的增多，电路设计的复杂度是什么比例增大？ 二．理论分析或算法分析 1.基本要求 使用74LS373充当寄存器，74LS139做地址译码，74LS245用作输入，数码管显示寄存器内的数据。74LS139为二-四译码器，用两根线作为地址线接到74LS139的输入端，输出端分别接到每个74LS373的OE上，再用一个74LS139配合反相器产生控制每个74LS373的LE的信号。74LS245的输出端分别对应接到373输入端的每个管脚上的。74LS373的输出端对应接到数码管的对应管教上，以实现数据的显示。先在各个寄存器中输入不同的数据，然后关闭74ls248(输入)，选择不同的373(寄存器)，在数码管上显示不同的数据。 2.扩展要求 与基本要求相比大体不变，地址译码部分选择74LS138来做地址译码器。原理图连接方式原理不变，验证方式不变。
段寄存器的工作原理
一、段寄存器的产生 段寄存器的产生源于Intel 8086 CPU体系结构中数据总线与地址总线的宽度不一致。 数据总线的宽度，也即是ALU(算数逻辑单元)的宽度，平常说一个CPU是“16位”或者“32位”指的就是这个。8086CPU的数据总线是16位。 地址总线的宽度不一定要与ALU的宽度相同。因为ALU的宽度是固定的，它受限于当时的工艺水平，当时只能制造出16位的ALU；但地址总线不一样，它可以设计得更宽。地址总线的宽度如果与ALU相同当然是不错的办法，这样CPU的结构比较均衡，寻址可以在单个指令周期内完成，效率最高；而且从软件的解决来看，一个变量地址的长度可以用整型或者长整型来表示会比较方便。 但是，地址总线的宽度还要受制于需求，因为地址总线的宽度决定了系统可寻址的范围，即可以支持多少内存。如果地址总线太窄的话，可寻址范围会很小。如果地址总线设计为16位的话，可寻址空间是2^16=64KB，这在当时被认为是不够的；Intel最终决定要让8086的地址空间为1M，也就是20位地址总线。 地址总线宽度大于数据总线会带来一些麻烦，ALU无法在单个指令周期里完成对地址数据的运算。有一些容易想到的可行的办法，比如定义一个新的寄存器专门用于存放地址的高4位，但这样增加了计算的复杂性，程序员要增加成倍的汇编代码来操作地址数据而且无法保持兼容性。 Intel想到了一个折中的办法：把内存分段，并设计了4个段寄存器，CS，DS，ES和SS，分别用于指令、数据、其它和堆栈。把内存分为很多段，每一段有一个段基址，当然段基址也是一个20位的内存地址。不过段寄存器仍然是16位的，它的内容代表了段基址的高16位，这个16位的地址后面再加上4个0就构成20位的段基址。而原来的16位地址只是段内的偏移量。这样，一个完整的物理内存地址就由两部分组成，高16位的段基址和低16位的段内偏移量，当然它们有12位是重叠的，它们两部分相加在一起，才构成完整的物理地址。 Base b15 ~ b12 b11 ~ b0 Offset o15 ~ o4 o3 ~ o0 Address a19 ~ a0 这种寻址模式也就是“实地址模式”。在8086中，段寄存器还只是一个单纯的16位寄存器，而且操作寄存器的指令也不是特权指令。通过设置段寄存器和段内偏移，程序就可以访问整个
状态字寄存器的解释
状态字寄存器 ●首次检查位：状态字的0位称作首次检查位，如果/FC 位的信号状态为“0”，则表示伴随着下一条逻辑指 令，程序中将开始一个新的逻辑串。FC前面的斜杠表示对FC取反。 ●逻辑运算结果：状态字的第1位为RLO 位（RLO= “逻辑运算结果”），在二进制逻辑运算中用作暂时存储位。比如，一串逻辑指令中的某个指令检查触点的信号状态，并根据布尔逻辑运算规则将检查的结果（状态位）与RLO位进行逻辑门运算，然后逻辑运算结果又存在RLO位中。 ●状态位：状态位（第2位）用以保存被寻址位的值。状态位总是向扫描指令（A,AN,O,…）或写指令（=,S,R,） 显示寻址位的状态（对于写指令，保存的寻址位状态是本条写指令执行后的该寻址位的状态）。 ● OR位：在用指令OR执行或逻辑操作之前，执行与逻辑操作的时候，就需要用到OR这一状态位。OR 位表示先前执行的与逻辑操作产生的值为“1”，于是，逻辑操作或的执行结果就已被确定为“1”。 ● OV位：溢出表示算术或比较指令执行时出现了错误。根据所执行的算术或逻辑指令结果对该位进行设 置。 ● OS位：溢出存储位是与OV位一起被置位的，而且在更新算术指令之后，它能够保持这种状态，也就是说，它的状态不会由于下一个算术指令的结果而改变。这样，即使是在程序的后面部分，也还有机会判断数字区域是否溢出或者指令是否含有无效实数。OS位只有通过如下这些命令进行复位：JOS（若OS = 1， 则跳转）命令，块调用和块结束命令。 ● CC1及CC0位：CC1和CC0（条件代码）位给出有关下列结果的相关信息： ?算术指令结果 ?比较指令结果 ?字逻辑指令 ?在移位功能中，移出位相关信息。 可以用以下指令来检查条件代码CC1和CC0。 CC1 CC0 检查完成后，如果： 0 0 A == 0 结果 =0 1 0 A > 0 结果 > 0 0 1 A < 0 结果 < 0
计算机组成原理实验教案
韶关学院 《计算机组成原理》 实验教案 彭玄璋 计算机科学学院计算机系
第一章实验项目 一、寄存器实验 实验要求：利用COP2000实验仪上的K16..K23开关做为DBUS的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据 寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。 实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。 实验说明： 寄存器的作用是用于保存数据的，因为我们的模型机是8位的，因此在本模型机中大部寄存器是8位的，标志位寄存器(Cy, Z)是二位的。 COP2000用74HC574来构成寄存器。74HC574的功能如下： 1. 在CLK的上升沿将输入端的数据打入到8个触发器中 2. 当OC = 1 时触发器的输出被关闭，当OC=0时触发器的输出数据 OC CLK Q7..Q0 注释 1 X ZZZZZZZZ OC为1时触发器的输出被关闭 0 0 Q7..Q0 当OC=0时触发器的输出数据 0 1 Q7..Q0 当时钟为高时，触发器保持数据不变 X D7..D0 在CLK的上升沿将输入端的数据打入到触发器中 74HC574工作波形图
实验1：A，W寄存器实验 寄存器A原理图 寄存器W原理图 寄存器A，W写工作波形图 连接线表 连接信号孔接入孔作用有效电平 1 J1座J3座将K23-K16接入DBUS[7:0] 2 AEN K 3 选通A 低电平有效 3 WEN K 4 选通W 低电平有效 4 ALUCK CLOCK ALU工作脉冲上升沿打入将55H写入A寄存器
51单片机内部结构及寄存器一览
51单片机内部结构及寄存器一览 在513、PSW-----程序状态字。这是一个很重要的东西，里面放了CPU工作时的很多状态，借此，我们可以了解CPU的当前状态，并作出相应的处理。它的各位功能请看下表：下面我们逐一介绍各位的用途CY：进位标志。8051中的运算器是一种8位的运算器，我们知道，8位运算器只能表示到0-255，如果做加法的话，两数相加可能会超过255，这样最高位就会丢失，造成运算的错误，怎么办?最高位就进到这里来。这样就没事了。有进、借位，CY=1;无进、借位，CY=0例：78H+97H(01111000+10010111)AC：辅助进、借位(高半字节与低半字节间的进、借位)。例：57H+3AH(01010111+00111010)F0：用户标志位由用户(编程人员)决定什么时候用，什么时候不用。RS1、RS0：工作寄存器组选择位通过修改PSW中的RS1、RS0两位的状态，就能任选一个工作寄存器区。这个特点提高了MCS-51现场保护和现场恢复的速度。对于提高CPU的工作效率和响应中断的速度是很有利的。若在一个实际的应用系统中，不需要四组工作寄存器，那么这个区域中多余单元可以作为一般的数据缓冲器使用。0V：溢出标志位运算结果按补码运算理解。有溢出，OV=1;无溢出，OV=0。什么是溢出我们后面的章节会讲到。P：奇偶校验位它用来表示ALU运算结果中二进制数位“1”的个数的奇偶性。若为奇数，则P=1，否则为0。运算结果有奇数个1，P=1;运算结果有偶数个1，P=0。例：某运算结果是78H(01111000)，显然1的个数为偶数，所以P=0。4、DPTR(DPH、DPL)--------数据指针可以用它来访问外部数据存储器中的任一单元，如果不用，也可以作为通用寄存器来用，由我们自已决定如何使用。分成DPL(低8位)和DPH(高8位)两个寄存器。用来存放16位地址值，以便用间接寻址或变址寻址的方式对片外数据RAM或程序存储器作64K字节范围内的数据操作。 5、P0、P1、P2、P3--------输入输出口(I/O)寄存器这个我们已经知道，是四个并行输入/输出口(I/O)的寄存器。它里面的内容对应着管脚的输出。 6、IE-----中断充许寄存器可按位寻址，地址：A8HEA (IE.7)：EA=0时，所有中断禁止(即不产生中断);EA=1时，各中断的产生由个别的允许位决定- (IE.6)：保留ET2(IE.5)：定时2溢出中断允许(8052用)ES (IE.4)：串行口中断允许(ES=1允许，ES=0禁止)ET1(IE.3)：定时1中断允许EX1(IE.2)：外中断INT1