wafer测试

wafer测试
wafer测试

每颗IC在后工序之前都必须进行CP(Chip Prober),以验证产品的功能是否正常,并挑出不良的产品和区分性能等级。

CP主要设备包括测试机(Tester)和探针台(Prober)。

测试机

主要包括测试主机、测试板(DUT板)、测试软体、数据线、PC主机等。

操作:1. 确认DUT板、数据线连接正确;

2. 打开电源,启动PC,进入测试软体;

3. 打开测试程序;

4. 打开测试主机电源,此时PC上会显示系统初始化。

探针卡

主要部件:真空泵、探针卡、显微镜、打点器、操作软件、8''至4''真空旋钮、托盘(Tray)、旋转手轮等。

测试前操作:

1. 确认真空泵和主机电源打开,打开软体初始化系统;

2. 进入扫描模式,移动Tray到一个角落安装prober card。将prober card安装在探针台上,一端对齐固定架并固定好,整理好数据线,引出接在DUT板上,并注意对应好标号;

3. 调整预置高度使之降低为0(防止上片时把prober和wafer刮坏);

4. 清洁工作盘,确认测试wafer size并调节真空旋钮,带好手套讲被测wafer放入tray 正中央(先确认wafer缺口方向使IC pin与探针相对应),用真空使wafer吸附在tray 上;

5. 进片,调整预置高度(针压),边上升高度(探针卡固定,tray上升)边观察wafer 离probercard的距离,调整到适当的距离时停止上升(wafer和prober距离不能太近以防wafer刮到prober),调节显微镜调到最清晰的视窗,然后把wafer的水平位置扫直;

6. 填写测试数据,包括wafer size、X、Y步距、测试方法和测试map数据等等(注意X、Y的移动距离、多测的排列顺序应该与prober card的site的排列顺序一致);

7. 对针痕,微动模式移动wafer,使针尖对准die pad,慢慢调整预置高度(针压),直到可以在die pad上扎出针痕(注意针痕不能太重,高度只能一点一点增加,直至出现针痕马上停止),微动调整针痕的位置,使之一定扎在die pad的中心位置。如果是就得针卡可能会出现个别pad扎不出针痕或不明显,此时一定要查明原因,不能盲目加针压,看是否针尖偏了或短了;

8. 在wafer周围扎一次针,观察针痕是否偏离,以确认水平是否扫直;

9. 找到测试第一点位置,单步移动wafer使第一点位置与prober card第一site位置相对应;

10. 测试开始。测试过程要注意观察是否连续不良或间隔不良,不良时要及时停止观察针痕位置。测试完成后对坏点重测,载入的数据一定是最后测完的数据。

打点操作:

1. 打点时先更改打点参数,打开打点器并更改步进数值。

2. 打点器调整可以在wafer 上没有die的位置试打,使墨点的大小适中,然后单步移动到边圈有die的位置试打,墨点一定要打在die的中间位置,大小适中。调整玩抽,用无尘布加酒精把wafer擦拭干净;

3. 移动到第一点位置,载入数据开始打点。开始打点时立即停止并检查载入的数据和墨点是否正确,正确则继续打点,否则调整。打点时一定要用显微镜观察是否漏打或墨点是否变化。

4. 打点完成后在120℃烤箱内烤40min。

半导体器件综合参数测试

研究生《电子技术综合实验》课程报告 题目:半导体器件综合参数测试 学号 姓名 专业 指导教师 院(系、所) 年月日

一、实验目的: (1)了解、熟悉半导体器件测试仪器,半导体器件的特性,并测得器件的特性参数。掌握半导体管特性图示仪的使用方法,掌握测量晶体管输入输出特性的测量方法。 (2)测量不同材料的霍尔元件在常温下的不同条件下(磁场、霍尔电流)下的霍尔电压,并根据实验结果全面分析、讨论。 二、实验内容: (1)测试3AX31B、3DG6D的放大、饱和、击穿等特性曲线,根据图示曲线计算晶体管的放大倍数; (2)测量霍尔元件不等位电势,测霍尔电压,在电磁铁励磁电流下测霍尔电压。 三、实验仪器: XJ4810图示仪、示波器、三极管、霍尔效应实验装置 四、实验原理: 1.三极管的主要参数: (1)直流放大系数h FE:h FE=(I C-I CEO)/I B≈I C/I B。其中I C为集电极电流,I B为基极电流。 基极开路时I C值,此值反映了三极管热稳定性。 (2)穿透电流I CEO : (3)交流放大系数β:β=ΔI C/ΔI B (4)反向击穿电压BV CEO:基极开路时,C、E之间击穿电压。 2.图示仪的工作原理: 晶体管特性图示仪主要由阶梯波信号源、集电极扫描电压发生器、工作于X-Y方式的示波器、测试转换开关及一些附属电路组成。晶体管特性图示仪根据器件特性测量的工作原理,将上述单元组合,实现各种测试电路。阶梯波信号源产生阶梯电压或阶梯电流,为被测晶体管提

供偏置;集电极扫描电压发生器用以供给所需的集电极扫描电压,可根据不同的测试要求,改变扫描电压的极性和大小;示波器工作在X-Y状态,用于显示晶体管特性曲线;测试开关可根据不同晶体管不同特性曲线的测试要求改变测试电路。(原理如图1) 上图中,R B、E B构成基极偏置电路。当E B》V BE时,I B=(E B-V BE)/R B基本恒定。晶体管C-E之间加入锯齿波扫描电压,并引入小取样电阻RC,加到示波器上X轴Y轴电压分别为:V X=V CE=V CA+V AC=V CA-I C R C≈V CA V Y=-I C·R C∝-I C I B恒定时,示波器屏幕上可以看到一根。I C-V CE的特征曲线,即晶体管共发射极输出特性曲线。为了显示一组在不同I B的特征曲线簇I CI=φ应该在X轴锯齿波扫描电压每变化一个周期时,使I B也有一个相应的变化。应将E B改为能随X轴的锯齿波扫描电压变化的阶梯电压。每一个阶梯电压能为被测管的基极提供一定的基极电流,这样不同变化的电压V B1、V B2、V B3…就可以对应不同的基极注入电流I B1、I B2、I B3….只要能使没一个阶梯电压所维持的时间等于集电极回路的锯齿波扫描电压周期。如此,绘出I CO=φ(I BO,V CE)曲线与I C1=φ(I B1,V CE)曲线。 3.直流电流放大系数h FE与工作点I,V的关系 h FE是晶体三极管共发射极连接时的放大系数,h FE=I C/I B。以n-p-n晶体管为例,发射区的载流子(电子)流入基区。这些载流子形成电流I E,当流经基区时被基区空穴复合掉一部分,这复合电流形成IB,复合后剩下的电子流入集电区形成电流为IC,则I E=IB+IC。因IC>>IB 所以一般h FE=IC/IB都很大。

ic半导体测试基础(中文版)88678

本章节我们来说说最基本的测试——开短路测试(Open-Short Test),说说测试的目的和方法。 一.测试目的 Open-Short Test也称为ContinuityTest或Contact Test,用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接,并且没有信号引脚与其他信号引脚、电源或地发生短路。 测试时间的长短直接影响测试成本的高低,而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷,如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。 另外,在测试开始阶段,Open-Short测试能及时告知测试机一些与测试配件有关的问题,如ProbeCard或器件的Socket没有正确的连接。 二.测试方法 Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及,但是对大多数器件而言,它的测试方法及参数都是标准的,这些标准值会在稍后给出。 基于PMU的Open-Short测试是一种串行(Serial)静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”(即我们常说的清0),接着连接PMU到单个的DUT 管脚,并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管(图3-1),一个正向的电流会流经连接到电源的二极管(图3-2),电流的大小在100uA到500uA之间就足够了。大家知道,当电流流经二极管时,会在其P-N结上引起大约0.65V的压降,我们接下来去检测连接点的电压就可以知道结果了。 既然程序控制PMU去驱动电流,那么我们必须设置电压钳制,去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到,它的测试结果将会是3V。 串行静态Open-Short测试的优点在于它使用的是DC测试,当一个失效(failure)发生时,其准确的电压测量值会被数据记录(datalog)真实地检测并显示出来,不管它是Open引起还是Short导致。缺点在于,从测试时间上考虑,会要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有PPPMU结构的测试系统来说,这个缺点就不存在了。 当然,Open-Short也可以使用功能测试(Functional Test)来进行,我会在后面相应的章节提及。

8、半导体材料吸收光谱测试分析

半导体材料吸收光谱测试分析 一、实验目的 1.掌握半导体材料的能带结构与特点、半导体材料禁带宽度的测量原理与方法。 2.掌握紫外可见分光光度计的构造、使用方法和光吸收定律。 二、实验仪器及材料 紫外可见分光光度计及其消耗品如氘灯、钨灯、绘图打印机,玻璃基ZnO 薄膜。 三、实验原理 1.紫外可见分光光度计的构造、光吸收定律 UV762双光束紫外可见分光光度计外观图: (1)仪器构造:光源、单色器、吸收池、检测器、显示记录系统。 a .光源:钨灯或卤钨灯——可见光源,350~1000nm ;氢灯或氘灯——紫外光源,200~360nm 。 b .单色器:包括狭缝、准直镜、色散元件 色散元件:棱镜——对不同波长的光折射率不同分出光波长不等距; 光栅——衍射和干涉分出光波长等距。 c .吸收池:玻璃——能吸收UV 光,仅适用于可见光区;石英——不能吸收紫外光,适用于紫外和可见光区。 要求:匹配性(对光的吸收和反射应一致) d .检测器:将光信号转变为电信号的装置。如:光电池、光电管(红敏和蓝敏)、光电倍增管、二极管阵列检测器。 紫外可见分光光度计的工作流程如下: 光源 单色器 吸收池 检测器 显示 双光束紫外可见分光光度计则为:

双光束紫外可见分光光度计的光路图如下: (2)光吸收定律 单色光垂直入射到半导体表面时,进入到半导体内的光强遵照吸收定律: x x e I I ?-=α0 d t e I I ?-=α0 (1) I 0:入射光强;I x :透过厚度x 的光强;I t :透过膜薄的光强;α:材料吸收系数,与材料、入射光波长等因素有关。 透射率T 为: d e I I T ?-==α0 t (2)

半导体测试基础

第1章半导体测试基础 第1节基础术语 描述半导体测试的专业术语很多,这里只例举部分基础的: 1.DUT 需要被实施测试的半导体器件通常叫做DUT(Device Under Test,我们常简称“被测器件”),或者叫UUT(Unit Under Test)。 首先我们来看看关于器件引脚的常识,数字电路期间的引脚分为“信号”、“电源”和“地”三部分。 信号脚,包括输入、输出、三态和双向四类, 输入:在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道;输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1” 电平。 输出:在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道;输出管脚提供正确的逻辑“0”或“1”的电压,并提供合适的驱动 能力(电流)。 三态:输出的一类,它有关闭的能力(达到高电阻值的状态)。 双向:拥有输入、输出功能并能达到高阻态的管脚。 电源脚,“电源”和“地”统称为电源脚,因为它们组成供电回路,有着与信号引脚不同的电路结构。 VCC:TTL器件的供电输入引脚。 VDD:CMOS器件的供电输入引脚。 VSS:为VCC或VDD提供电流回路的引脚。 GND:地,连接到测试系统的参考电位节点或VSS,为信号引脚或其他电路节点提供参考0电位;对于单一供电的器件,我们称VSS为 GND。 2.测试程序 半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标。 测试程序通常分为几个部分,如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数;功能测试验证芯片内部一系列逻辑功能操作的正确性;AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。 程序控制测试系统的硬件进行测试,对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格;Fail则相反,器件没有达到设计要求,不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类,这个过程叫做“Binning”,也称为“分Bin”. 举个例子,一个微处理器,如果可以在150MHz下正确执行指令,会被归为最好的一类,称之为“Bin 1”;而它的某个兄弟,只能在100MHz下做同样的事情,性能比不上它,但是也不是一无是处应该扔掉,还有可以应用的领域,则也许会被归为“Bin 2”,卖给只要求100MHz的客户。 程序还要有控制外围测试设备比如Handler 和Probe 的能力;还要搜集和提供摘要性质(或格式)的测试结果或数据,这些结果或数据提供有价值的信息给测试或生产工程师,用于良率(Yield)分析和控制。

半导体放电管检测及测试方法

半导体放电管检测要求及测试方法 1 本要求遵循的依据 1.1YD/T940—1999《通信设备过电压保护用半导体管》 1.2YD/T694—1999《总配线架》 1.3GB/T2828.1—2003/ISO 2859—1:1999《计数抽样检验程序》 2 测试前准备及测试环境条件 2.1对测试设备进行校验,检查是否正常,正常后才能使用。 2.2在标准大气条件下进行试验 2.2.1温度:15~35℃ 2.2.2相对湿度:45%~75% 2.2.3大气压力:86~106Kpa 所有的电测量以及测量之后的恢复应在以下大气条件下进行: 温度:25±5℃ 相对湿度:45%~75% 大气压力:86~106Kpa 在进行测量前应使半导体管温度与测量环境温度达到平衡,测量过程的环境温度应记录在试验报告中。 2.3按GB/T2828.1—2003《计数抽样检验程序》的规定。按一定抽样正常方案,一般检查水平Ⅱ,抽取一定数量的样本。 3 检测要求和测试方法 3.1外形检查 3.1.1要求放电管两头封口平直无歪斜,外形整洁,无污染、腐蚀和其他多余物,封装无破损、裂纹、伤痕、引出线不短裂、不松动。 3.1.2金属镀层不起皮、不脱离、不生锈、不变色。 3.1.3外形尺寸公差符合SJ1782—81中4级公差,即公称尺寸>3—6,其公差为±0.1,公称尺寸>6—10,其中公差为±0.12,合格率要达到≥97.5%。 3.1.4产品标志应清晰耐久 3.1.5包装箱应标记生产厂家、产品名称、型号、标准号、重量及生产日期或批号,且包装材料应保持干燥、整洁、对产品无腐蚀作用 3.2直流击穿电压测试 3.2.1用XJ4810半导体管特性图示仪对经过上一项目测试合格的放电管进行初始检测,用正极性测试后进行反极性测试,正、反极性各测2次,每次测试间隔时间为1~2min。 3.2.1半导体管的最高限制电压应不大于表1给出的极限值,试验电流应在1A~10A之间试验是加在半导体管上的电流变化率应≤30A/μs。 3.2.3试验所用的电压发生器必须保持表1所示的开路电压上升速率,上升速率应在一定的范围之内。试验电路如图1、图2所示。 图 1 电压上升速率的范围 a) 电压上升速率为100KV/S 注:为了得到足够的试验电流以使样品击穿,图(a)中的电阻R和图(b)中的电阻R4可能需要进行调整,一般取为50Ω。

半导体测试理论

半导体测试理论1 测量可重复性和可复制性(GR&R) GR&R是用于评估测试设备对相同的测试对象反复测试而能够得到重复读值的能力的参数。也就是说GR&R是用于描述测试设备的稳定性和一致性的一个指标。对于半导体测试设备,这一指标尤为重要。 从数学角度来看,GR&R就是指实际测量的偏移度。测试工程师必须尽可能减少设备的GR&R值,过高的GR&R值表明测试设备或方法的不稳定性。 如同GR&R名字所示,这一指标包含两个方面:可重复性和可复制性。可重复性指的是相同测试设备在同一个操作员操作下反复得到一致的测试结果的能力。可复制性是说同一个测试系统在不同操作员反复操作下得到一致的测试结果的能力。 当然,在现实世界里,没有任何测试设备可以反复获得完全一致的测试结果,通常会受到5个因素的影响: 1、测试标准 2、测试方法 3、测试仪器 4、测试人员 5、环境因素 所有这些因素都会影响到每次测试的结果,测试结果的精确度只有在确保以上5个因素的影响控制到最小程度的情况下才能保证。 有很多计算GR&R的方法,下面将介绍其中的一种,这个方法是由Automotive Idustry Action Group(AIAG)推荐的。首先计算由测试设备和人员造成的偏移,然后由这些参数计算最终GR&R 值。 Equipment Variation (EV):代表测试过程(方法和设备)的可重复性。它可以通过相同的操作员对测试目标反复测试而得到的结果计算得来。 Appraiser Variation (AV):表示该测试流程的可复制性。可以通过不同操作员对相同测试设备和流程反复测测试所得数据计算得来。 GR&R的计算则是由上述两个参数综合得来。 必须指出的是测试的偏移不仅仅是由上述两者造成的,同时还受Part Variation(PV)的影响。PV表示测试目标不同所造成的测试偏差,通常通过测试不同目标得到的数据计算而来。 现在让我们来计算总偏差:Total Variation (TV),它包含了由R&R和PV所构成的影响。 TV = sqrt((R&R)**+ PV**) 在一个GR&R报表中,最终的结果往往表示成:%EV, %AV, %R&R,和 %PV。他们分别表示EV,AV,R&R 和PV相对TV的百分比。因此 %EV=(EV/TV)x100% %AV=(AV/TV)x100% %R&R=(R&R/TV)x100% %PV=(PV/TV)x100% %R&R如果大于10%,则此测试设备和流程是良好的;%R&R在10%和30% 之间表示可以接受;如果大于30%则需要工程人员对此设备和流程进行改良。 电气测试可信度(Electrical Test Confidence)

半导体C-V测量基础

半导体C-V测量基础 作者:Lee Stauffer 时间:2009-07-29 来源:吉时利仪器公司 C-V测量为人们提供了有关器件和材料特征的大量信息 通用测试 电容-电压(C-V)测试广泛用于测量半导体参数,尤其是MOSCAP和MOSFET结构。此外,利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析,包括双极结型晶体管(BJT)、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管(CNT)和多种其他半导体器件。 这类测量的基本特征非常适用于各种应用和培训。大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。C-V测量对于产品和良率增强工程师也是极其重要的,他们负责提高工艺和器件的性能。可靠性工程师利用这类测量评估材料供货,监测工艺参数,分析失效机制。 采用一定的方法、仪器和软件,可以得到多种半导体器件和材料的参数。从评测外延生长的多晶开始,这些信息在整个生产链中都会用到,包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。在圆片工艺中,C-V测量可用于分析栅氧厚度、栅氧电荷、游离子(杂质)和界面阱密度。在后续的工艺步骤中也会用到这类测量,例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。当在圆片上完全制造出器件之后,在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析,对器件性能进行建模。 半导体电容的物理特性 MOSCAP结构是在半导体制造过程中形成的一种基本器件结构(如图1所示)。尽管这类器件可以用于真实电路中,但是人们通常将其作为一种测试结构集成在制造工艺中。由于这种结构比较简单而且制造过程容易控制,因此它们是评测底层工艺的一种方便的方法。

第二章.半导体测试基础

摘要: 本章节包括一下内容: ◆测试目的 ◆测试术语 ◆测试工程学基本原则 ◆基本测试系统组成 ◆PMU(精密测量单元)及引脚测试卡 ◆样片及测试程序 一、基础术语 描述半导体测试的专业术语很多,这里只例举部分基础的: 1.DUT 需要被实施测试的半导体器件通常叫做DUT(Device Under Test,我们常简称“被测器件”),或者叫UUT(Unit Under Test)。 首先我们来看看关于器件引脚的常识,数字电路期间的引脚分为“信号”、“电源”和“地”三部分。 信号脚,包括输入、输出、三态和双向四类, 输入:在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道;输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1” 电平。 输出:在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道;输出管脚提供正确的逻辑“0”或“1”的电压,并提供合适的驱动 能力(电流)。 三态:输出的一类,它有关闭的能力(达到高电阻值的状态)。 双向:拥有输入、输出功能并能达到高阻态的管脚。 电源脚,“电源”和“地”统称为电源脚,因为它们组成供电回路,有着与信号引脚不同的电路结构。 VCC:TTL器件的供电输入引脚。 VDD:CMOS器件的供电输入引脚。 VSS:为VCC或VDD提供电流回路的引脚。 GND:地,连接到测试系统的参考电位节点或VSS,为信号引脚或其他电路节点提供参考0电位;对于单一供电的器件,我们称VSS为 GND。 2.测试程序 半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标。 测试程序通常分为几个部分,如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数;功能测试验证芯片内部一系列逻辑功能操作的正确性;AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。 程序控制测试系统的硬件进行测试,对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格;Fail则相反,器件没有达到设计要求,不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类,这个过程叫做“Binning”,也称为“分B in”. 举个例子,一个微处理器,如果可以在150MHz下正确执行指令,会被归为最好的一类,称之为“Bin 1”;

半导体器件基础测试题

第一章半导体器件基础测试题(高三) 姓名班次分数 一、选择题 1、N型半导体是在本征半导体中加入下列物质而形成的。 A、电子; B、空穴; C、三价元素; D、五价元素。 2、在掺杂后的半导体中,其导电能力的大小的说法正确的是。 A、掺杂的工艺; B、杂质的浓度: C、温度; D、晶体的缺陷。 3、晶体三极管用于放大的条件,下列说法正确的是。 A、发射结正偏、集电结反偏; B、发射结正偏、集电结正偏; C、发射结反偏、集电结正偏; D、发射结反偏、集电结反偏; 4、晶体三极管的截止条件,下列说法正确的是。 A、发射结正偏、集电结反偏; B、发射结正偏、集电结正偏; C、发射结反偏、集电结正偏; D、发射结反偏、集电结反偏; 5、晶体三极管的饱和条件,下列说法正确的是。 A、发射结正偏、集电结反偏; B、发射结正偏、集电结正偏; C、发射结反偏、集电结正偏; D、发射结反偏、集电结反偏; 6、理想二极管组成的电路如下图所示,其AB两端的电压是。 A、—12V; B、—6V; C、+6V; D、+12V。 7、要使普通二极管导通,下列说法正确的是。 A、运用它的反向特性; B、锗管使用在反向击穿区; C、硅管使用反向区域,而锗管使用正向区域; D、都使用正向区域。 8、对于用万用表测量二极管时,下列做法正确的是。 A、用万用表的R×100或R×1000的欧姆,黑棒接正极,红棒接负极,指针偏转; B、用万用表的R×10K的欧姆,黑棒接正极,红棒接负极,指针偏转; C、用万用表的R×100或R×1000的欧姆,红棒接正极,黑棒接负极,指针偏转; D、用万用表的R×10,黑棒接正极,红棒接负极,指针偏转; 9、电路如下图所示,则A、B两点的电压正确的是。 A、U A=3.5V,U B=3.5V,D截止;

半导体测试原理

IC 测试原理解析 第一章数字集成电路测试的基本原理 器件测试的主要目的是保证器件在恶劣的环境条件下能完全实现设计规格书所规定的功能及性能指标。用来完成这一功能的自动测试设备是由计算机控制的。因此,测试工程师必须对计算机科学编程和操作系统有详细的认识。测试工程师必须清楚了解测试设备与器件之间的接口,懂得怎样模拟器件将来的电操作环境,这样器件被测试的条件类似于将来应用的环境。 首先有一点必须明确的是,测试成本是一个很重要的因素,关键目的之一就是帮助降低器件的生产成本。甚至在优化的条件下,测试成本有时能占到器件总体成本的40% 左右。良品率和测试时间必须达到一个平衡,以取得最好的成本效率。 第一节不同测试目标的考虑 依照器件开发和制造阶段的不同,采用的工艺技术的不同,测试项目种类的不同以及待测器件的不同,测试技术可以分为很多种类。 器件开发阶段的测试包括: 特征分析:保证设计的正确性,决定器件的性能参数; 产品测试:确保器件的规格和功能正确的前提下减少测试时间提高成本效率 可靠性测试:保证器件能在规定的年限之内能正确工作; 来料检查:保证在系统生产过程中所有使用的器件都能满足它本身规格书要求,并能正确工作。 制造阶段的测试包括: 圆片测试:在圆片测试中,要让测试仪管脚与器件尽可能地靠近,保证电缆,测试仪和器件之间的阻抗匹配,以便于时序调整和矫正。因而探针卡的阻抗匹配和延时问题必须加以考虑。 封装测试:器件插座和测试头之间的电线引起的电感是芯片载体及封装测试的一个首要的考虑因素。 特征分析测试,包括门临界电压、多域临界电压、旁路电容、金属场临界电压、多层间电阻、金属多点接触电阻、扩散层电阻、接触电阻以及FET 寄生漏电等参数测试。 通常的工艺种类包括: TTL ECL CMOS NMOS

半导体功能测试基础术语

半导体功能测试基础术语 半导体功能测试包含一些新的术语,这里先简单介绍一下: Output Mask 输出屏蔽,一种在功能测试期间让测试通道的输出比较功能打 开或关闭的方法,可以针对单独的pin 在单独的周期实施。 Output Sampling 输出采样,在功能测试中,DUT 的输出信号在周期内的某 个时间点被评估的过程。PE 卡上的比较电路会将输出电压和预先设定的逻辑 1(VOH)和逻辑0(VOL)相比较,然后测试系统做出pass 或fail 的判断。Output Sampling 也称为Strobing。 Test Pattern 测试向量(国内很多资料将其译为测试模式),是器件一系列所 设计的逻辑功能的输入输出状态的描述。输入数据由测试系统提供给DUT,输 出数据则用于和DUT 的输出响应相比较。在功能测试期间,测试向量施加到 DUT 并运行,当其中的一个期望输出与器件的实际输出不匹配时,一个failure 就产生了。Test pattern 也称为Test Vectors 或Truth Tables(真值表)。Test Vectors 的说法更强调时序性,指逻辑电平的一系列0、1 序列或其他表征。Signal Format 信号格式,PE 驱动电路提供的输入信号的波形。 功能测试 功能测试是验证DUT 是否能正确实现所设计的逻辑功能,为此,需生成测 试向量或真值表以检测DUT 中的错误,真值表检测错误的能力可用故障覆盖 率衡量,测试向量和测试时序组成功能测试的核心。 当执行功能测试时,必须考虑DUT 性能的所有方面,必须仔细检查下列项 的准确值: VDD Min/Max DUT 电源电平 VIL/VIH 输入电平

半导体测试基础

试基础——术语 括一下内容: 测试目的 测试术语 测试工程学基本原则 基本测试系统组成 PMU(精密测量单元)及引脚测试卡 样片及测试程序 术语 半导体测试的专业术语很多,这里只例举部分基础的: 被实施测试的半导体器件通常叫做DUT(Device Under Test,我们常简称“被测器件”),或者叫UUT(Unit Unde 我们来看看关于器件引脚的常识,数字电路期间的引脚分为“信号”、“电源”和“地”三部分。 脚,包括输入、输出、三态和双向四类, 输入:在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道;输入管脚感应其上的电压并将它转化为内部逻辑输出:在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道;输出管脚提供正确的逻辑“0”或“1”的电压,并流)。 三态:输出的一类,它有关闭的能力(达到高电阻值的状态)。 双向:拥有输入、输出功能并能达到高阻态的管脚。 脚,“电源”和“地”统称为电源脚,因为它们组成供电回路,有着与信号引脚不同的电路结构。 VCC:TTL器件的供电输入引脚。 VDD:CMOS器件的供电输入引脚。 VSS:为VCC或VDD提供电流回路的引脚。 GND:地,连接到测试系统的参考电位节点或VSS,为信号引脚或其他电路节点提供参考0电位;对于单一供电的器程序 体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的程序通常分为几个部分,如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数;功能测试验证芯片内AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。 控制测试系统的硬件进行测试,对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格;Fail 不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类,这个过程叫做“Binning 个微处理器,如果可以在150MHz下正确执行指令,会被归为最好的一类,称之为“Bin 1”;而它的某个兄弟,只能比不上它,但是也不是一无是处应该扔掉,还有可以应用的领域,则也许会被归为“Bin 2”,卖给只要求100M 还要有控制外围测试设备比如Handler 和Probe 的能力;还要搜集和提供摘要性质(或格式)的测试结果或数据,给测试或生产工程师,用于良率(Yield)分析和控制。

半导体器件基础测试题

半导体器件基础测试题

第一章半导体器件基础测试题(高三) 姓名班次分数 一、选择题 1、N型半导体是在本征半导体中加入下列物质而形成的。 A、电子; B、空穴; C、三价元素; D、五价元素。 2、在掺杂后的半导体中,其导电能力的大小的说法正确的是。 A、掺杂的工艺; B、杂质的浓度: C、温度; D、晶体的缺陷。 3、晶体三极管用于放大的条件,下列说法正确的是。 A、发射结正偏、集电结反偏; B、发射结正偏、集电结正偏; C、发射结反偏、集电结正偏; D、发射结反偏、集电结反偏; 4、晶体三极管的截止条件,下列说法正确的是。 A、发射结正偏、集电结反偏; B、发射结正偏、集电结正偏; C、发射结反偏、集电结正偏; D、发射结反偏、集电结反偏; 5、晶体三极管的饱和条件,下列说法正确的是。 A、发射结正偏、集电结反偏; B、发射结正偏、集电结正偏; C、发射结反偏、集电结正偏; D、发射结反偏、集电结反偏; 6、理想二极管组成的电路如下图所示,其AB两端的电压是。

A、—12V; B、—6V; C、+6V; D、+12V。 7、要使普通二极管导通,下列说法正确的是。 A、运用它的反向特性; B、锗管使用在反向击穿区; C、硅管使用反向区域,而锗管使用正向区域; D、都使用正向区域。 8、对于用万用表测量二极管时,下列做法正确的是。 A、用万用表的R×100或R×1000的欧姆,黑棒接正极,红棒接负极,指针偏转; B、用万用表的R×10K的欧姆,黑棒接正极,红棒接负极,指针偏转; C、用万用表的R×100或R×1000的欧姆,红棒接正极,黑棒接负极,指针偏转; D、用万用表的R×10,黑棒接正极,红棒接负极,指针偏转; 9、电路如下图所示,则A、B两点的电压正确的是。 A、U A=3.5V,U B=3.5V,D截止; B、U A=3.5V,U B=1.0V,D截止; C、U A=1.0V,U B=3.5V,D导通; D、U A=1.0V,U B=1.0V,D截止。 10、稳压二极管在电路中的接法,正确的说法是。 A、稳压管是正向并接在电路中,即稳压管正极接电路中电源的正极,负极接电源的负极; B、稳压管是反向并接在电路中,即稳压管正极接电路中电源的负极,负极接电源的正极; C、稳压管是正向串接在电路中,即稳压管正极串接电路中电源的高电位,负极接电源的低电位。 D、稳压管是反向串接在电路中,即稳压管

半导体C-V测量基础(精)

半导体C-V测量基础 吉时利仪器公司 C-V测量为人们提供了有关器件和材料特征的大量信息 通用测试 电容-电压(C-V)测试广泛用于测量半导体参数,尤其是MOSCAP和MOSFET 结构。此外,利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析,包括双极结型晶体管(BJT)、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管(CNT)和多种其他半导体器件。 这类测量的基本特征非常适用于各种应用和培训。大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。C-V测量对于产品和良率增强工程师也是极其重要的,他们负责提高工艺和器件的性能。可靠性工程师利用这类测量评估材料供货,监测工艺参数,分析失效机制。 采用一定的方法、仪器和软件,可以得到多种半导体器件和材料的参数。从评测外延生长的多晶开始,这些信息在整个生产链中都会用到,包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。在圆片工艺中,C-V测量可用于分析栅氧厚度、栅氧电荷、游离子(杂质)和界面阱密度。在后续的工艺步骤中也会用到这类测量,例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。当在圆片上完全制造出器件之后,在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析,对器件性能进行建模。 半导体电容的半导体电容的物理特性 MOSCAP结构是在半导体制造过程中形成的一种基本器件结构(如图1所示)。尽管这类器件可以用于真实电路中,但是人们通常将其作为一种测试结构集成在制造工艺中。由于这种结构比较简单而且制造过程容易控制,因此它们是评测底层工艺的一种方便的方法。

半导体材料测量原理与方法

半导体材料测量(measurement for semiconductor material) 用物理和化学分析法检测半导体材料的性能和评价其质量的方法。它对探索新材料、新器件和改进工艺控制质量起重要作用。在半导体半barl材料制备过程中,不仅需要测量半导体单晶中含有的微量杂质和缺陷以及表征其物理性能的特征参数,而且由于制备半导体薄层和多层结构的外延材料,使测量的内容和方法扩大到薄膜、表面和界面分析。半导体材料检测技术的进展大大促进了半导体科学技术的发展。半导体材料测量包括杂质检测、晶体缺陷观测、电学参数测试以及光学测试等方法。 杂质检测半导体晶体中含有的有害杂质,不仅使晶体的完整性受到破坏,而且也会严重影响半导体晶体的电学和光学性质。另一方面,有意掺入的某种杂质将会改变并改善半导体材料的性能,以满足器件制造的需要。因此检测半导体晶体中含有的微量杂质十分重要。一般采用发射光谱和质谱法,但对于薄层和多层结构的外延材料,必须采用适合于薄层微区分析的特殊方法进行检测,这些方法有电子探针、离子探针和俄歇电子能谱。半导体晶体中杂质控制情况见表1。 表1半导体晶体中杂质检测法 晶体缺陷观测半导体的晶体结构往往具有各向异性的物理化学性质,因此,必须根据器件制造的要求,生长具有一定晶向的单晶体,而且要经过切片、研磨、抛光等加工工艺获得规定晶向的平整而洁净的抛光片作为外延材料或离子注入的衬底材料。另一方面,晶体生长或晶片加工中也会产生缺陷或损伤层,它会延伸到外延层中直接影响器件的性能,为此必须对晶体的结构及其完整性作出正确的评价。半导体晶体结构和缺陷的主要测量方法见表2。 表2半导体晶体结构和缺陷的主要测量方法

第二章半导体测试基础

导体测试基础(1)——术语 括一下内容: 测试目的 测试术语 测试工程学基本原则 基本测试系统组成 PMU(精密测量单元)及引脚测试卡 样片及测试程序 术语 半导体测试的专业术语很多,这里只例举部分基础的: 被实施测试的半导体器件通常叫做DUT(Device Under Test,我们常简称“被测器件”),或者叫UUT(Unit Unde 我们来看看关于器件引脚的常识,数字电路期间的引脚分为“信号”、“电源”和“地”三部分。 脚,包括输入、输出、三态和双向四类, 输入:在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道;输入管脚感应其上的电压并将它转化为内部逻辑输出:在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道;输出管脚提供正确的逻辑“0”或“1”的电压,并流)。 三态:输出的一类,它有关闭的能力(达到高电阻值的状态)。 双向:拥有输入、输出功能并能达到高阻态的管脚。 脚,“电源”和“地”统称为电源脚,因为它们组成供电回路,有着与信号引脚不同的电路结构。 VCC:TTL器件的供电输入引脚。 VDD:CMOS器件的供电输入引脚。 VSS:为VCC或VDD提供电流回路的引脚。 GND:地,连接到测试系统的参考电位节点或VSS,为信号引脚或其他电路节点提供参考0电位;对于单一供电的器程序 体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的程序通常分为几个部分,如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数;功能测试验证芯片内AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。 控制测试系统的硬件进行测试,对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格;Fail 不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类,这个过程叫做“Binning 个微处理器,如果可以在150MHz下正确执行指令,会被归为最好的一类,称之为“Bin 1”;而它的某个兄弟,只能比不上它,但是也不是一无是处应该扔掉,还有可以应用的领域,则也许会被归为“Bin 2”,卖给只要求100M 还要有控制外围测试设备比如Handler 和Probe 的能力;还要搜集和提供摘要性质(或格式)的测试结果或数据,给测试或生产工程师,用于良率(Yield)分析和控制。

半导体测试理论-运放电路测试DUT板

四运放卡DUT应用说明 一.概述 用于通用运算放大器及电压比较器测试的DUT卡,可用于双运放LM358、四运放LM324,双比较器LM393、四比较器LM339等器件的主要参数。其外观见图1。 该DUT卡由一块主卡DUT和四块运放环路卡OPLOOP1A组成,可对一颗运放的四个单元同时搭接闭环环路,以提高测试速度。 为完成单工位运放(或比较器)参数测试,该DUT卡至少需要从STS 8107主机引入POWER插头、DUT插头、C-BIT插头、PVM插头各1个。 该DUT卡还用LED对C-BIT各位的状态进行显示,以便于环路工作状态的分析和程序的调试。 二.测试原理 DUT卡的原理框图见图2。由图可知DUT卡上有4个相同的辅助运放环,可以同时搭接4个运放环路,完成4单元运放的测试。

DVI2 图2 DUT原理框图 DUT卡中所用到的系统主要硬件资源如下: DVI2:向DUT提供正电源V+,并测试其工作电流。 DUT3:向DUT提供负电源V-,并测试其工作电流。测试单电源运放时,V-应设为零。DVI0:测试DUT中A、B两单元的输出端参数。 DVI1:测试DUT中C、D两单元的输出端参数。 MVS0:向DUT输入端提供共模或差模电压。 MVS2:提供偏置电压,以控制DUT的输出电压VO。 MVS3:测试开路门比较器时用于DUT输出上拉电压。 DUT卡上的主要元器件及功能如下:

DUT:被测器件。 AMP:辅助运放。 K1(C-BIT 0-0):用于DUT反向输入端接地。 K2(C-BIT 0-1):用于DUT反向输入端接MVS0。 K3(C-BIT 0-2):用于DUT同相输入端接MVS0。 K4(C-BIT 0-3):用于DUT同相输入端接地。 K5(C-BIT 0-4):用于DUT反相输入端短接IB测试电阻。 K6(C-BIT 0-5):用于DUT同相输入端短接IB测试电阻。 K7A,K7B(C-BIT 0-6):用于DUT连接辅助放大器构成闭环。 K8(C-BIT 0-7):用于DUT自身闭环(用于交流参数测试)。 K9A(C-BIT 1-0):用于DUT输出端接入负载电阻R2(2K)。 K9B(C-BIT 1-1):用于DUT输出端接入负载电阻R3(10K)。 K11A(C-BIT 1-2):用于DUT输出端接入上拉电阻R4(15K)。 K11B(C-BIT 2-1):用于辅助运放输出端接入系统PVM。 K12(C-BIT 2-2):用于DUT输出端接入DVI0(或DVI1)。 RJ1:V O控制电阻(200K),V O = MVS2(RJ1 / RJ2)。 RJ2:MVS输入电阻(100K)。 RJ5、RJ6:环路输入电阻R I(100Ω)。 RJ4、RJ9:环路反馈电阻R F(50K)。环路增益= R F / R I = 500。 RJ7、RJ8:偏置电流采样电阻(50K)。 R2:DUT负载电阻(2K)。 R3:DUT负载电阻(10K)。 R4:DUT上拉电阻(15K)。 三.主要测试参数 1.输入失调电压V OS 参数定义:在规定的电源电压下,使被测器件输出电压为零(或规定值)时,两输入端间所加的直流补偿电压。 测试原理: DVI2 测试方法: a.DUT电源端通过DVI2与DVI3施加规定的电源电压V+、V-。 b.通过设置MVS2电压,使DUT输出电压Vo 设为规定值。

半导体测试原理

半导体测试公司简介 Integrated Device Manufacturer (IDM): 半导体公司,集成了设计和制造业务。 IBM:(International Business Machines Corporation)国际商业机器公司,总部在美国纽约州阿蒙克市。 Intel:英特尔,全球最大的半导体芯片制造商,总部位于美国加利弗尼亚州圣克拉拉市。 Texas Instruments:简称TI,德州仪器,全球领先的数字信号处理与模拟技术半导体供应商。总部位于美国得克萨斯州的达拉斯。 Samsung:三星,韩国最大的企业集团,业务涉及多个领域,主要包括半导体、移动电话、显示器、笔记本、电视机、电冰箱、空调、数码摄像机等。 STMicroelectronics:意法半导体,意大利SGS半导体公司和法国Thomson半导体合并后的新企业,公司总部设在瑞士日内瓦。是全球第五大半导体厂商。 Strategic Outsourcing Model(战略外包模式): 一种新的业务模式,使IDM厂商外包前沿的设计,同时保持工艺技术开发 Motorola:摩托罗拉。总部在美国伊利诺斯州。是全球芯片制造、电子通讯的领导者。 ADI:(Analog Devices, Inc)亚德诺半导体技术公司,公司总部设在美国,高性能模拟集成电路(IC)制造商,产品广泛用于模拟信号和数字信号处理领域。 Fabless: 是半导体集成电路行业中无生产线设计公司的简称。专注于设计与销售应用半导体晶片,将半导体的生产制造外包给专业晶圆代工制造厂商。一般的fabless公司至少外包百分之七十五的晶圆生产给别的代工厂。 Qualcomm:高通,公司总部在美国。以CDMA(码分多址)数字技术为基础,开发并提供富于创意的数字无线通信产品和服务。如今,美国高通公司正积极倡导全球快速部署3G网络、手机及应用。

数字半导体测试基础1

《数字半导体测试基础》学习报告 一.开路和短路测试(Opens and Shorts Test) 1目的:验证所有的信号引脚是否都接触良好以及信号引脚与信号引脚或者power/ground pin 之间有无短路. 2原理:device的每个引脚上都有一对保护二极管,在测试过程中观察保护二极管是否起到钳制电位的作用,来判断引脚的好坏. 3方法:串行/静态法和功能测试法 1)串行/静态法(Open and Shorts Serial Static Method) 所有device pins包括power和ground pins都接地. 用PMU连接单个引脚,灌入一定值电流(100uA-500uA,接VDD二极管导通),测电压. 如果测得电压在二极管导通电压(0.2-1.5v)范围内,则pass,该pin为良. 如果测得电压大于保护二极管导通电压(>1.5v),则fail,该pin断路. 如果测得电压<0.2v,则fail.该pin短路. 或者, 用PMU连接单个引脚,拉出一定值电流(接地二极管导通),测电压. 情况与上面相似. 如果测得电压在二极管导通电压(-0.2--1.5v)范围内,则pass,该pin为良. 如果测得电压大于保护二极管导通电压(<-1.5v),则fail,该pin断路. 如果测得电压>-0.2v,则fail.该pin短路. 重复以上步骤,直到每个signal pin都被测好,一般我们使用拉出电流的方法(即接地二极管电流) 2)功能测试法(Open and Shorts Functional Method) VDD和ground 接地 用Drive驱动每个信号引脚至0v. 断开一个pin的Drive,用动态负载灌入一定值电流,由comparator判断pin输出电压,确定是否符合要求(Z态)

1.半导体材料导电类型的测定

实验1 半导体材料导电类型的测定 1.实验目的 通过本实验学习判定半导体单晶材料导电类型的几种方法。 2.实验内容 用冷热探针法和三探针法测量单晶硅片的导电类型。 3.实验原理 3.1 半导体的导电类型是半导体材料重要的基本参数之一。在半导体器件的生产过程中经常要根据需要采用各种方法来测定单晶材料的导电类型。测定材料导电类型的方法有很多种,这里介绍常用的几种测定导电类型的方法,即冷热探针法、单探针点接触整流法和三探针法。 3.1.1 冷热探针法 冷热探针法是利用半导体的温差电效应来测定半导体的导电类型的。在图1a中,P型半导体主要是靠多数载流子——空穴导电。在P型半导体未加探针之前,空穴均匀分布,半导体中处处都显示出电中性。当半导体两端加上冷热探针后,热端激发的载流子浓度高于冷端的载流子浓度,从而形成了一定的浓度梯 度。于是,在浓度梯度的驱使下,热端的空穴就 向冷端做扩散运动。随着空穴不断地扩散,在冷 端就有空穴的积累,因而带上了正电荷,同时在 热端因为空穴的欠缺(即电离受主的出现)而带上 了负电荷。上述正负电荷的出现便在半导体内部 形成了由冷端指向热端的电场。于是,冷端的电 势便高于热端的电势,冷热两端就形成了一定的 电势差,这一效应又称为温差电效应,这个电势 差又称为温差电势。如果此时在冷热探针之间接 入检流计,那么,在外电路上就会形成由冷端指 向热端的电流,检流计的指针就会向一个方向偏 转。从能带的角度来看,在没有接入探针前,半 导体处于热平衡状态,体内温度处处相等,主能 带是水平的,费米能级也是水平的。在接入探针 以后,由于冷端电势高于热端电势,所以冷端主 能带相对于热端主能带向下倾斜,同时由于冷端 温度低于热端,故热端的费米能级相对于冷端的 费米能级来说,距离价带更远,如图1b所示。 如果我们将上述的P型半导体换成N型半导 体,则电子做扩散运动,在冷端形成积累。由于

相关文档
最新文档