MX25L12845E高性能串行FLASH初步规范
128m-bit[x 1 / x 2 / x 4]CMOS MXSMIO
tm
(串行多I / O)闪存
特性
一般
?串行外围接口,兼容模式0和国防部
?134217728 x 67108864 x 2位(tw钻头结构或
模式)结构
?4096年平等与4 k字节的每个领域
——任何部门可以单独删除
?512年平等与32 k字节块
——任何块可以单独删除
?256年平等与64 k字节块
——任何块可以单独删除
?电源操作
- 2.7到3.6伏特读取、删除和程序操作
?封闭保护从-1V to Vcc +1V
性能
?高性能
VCC = 2.7 ~ 3.6 v
——正常阅读
- 50兆赫
快速阅读(正常串行模式)
8 - 1 I / O:104 mhz伪周期
4 - 2 I / O:70 mhz伪周期
6 - 4 I / O:70 mhz伪周期
快速阅读(双传输速率模式)
与6 - 1 I / O:50 mhz伪周期
与6 - 2 I / O:50 mhz伪周期
与8 - 4 I / O:50 mhz伪周期
-快速计划时间:1.4(typ)女士和5女士(max。)/页面(每页256字节)
字节的程序时间:9我们(典型的)
——连续程序模式(自动增加地址字程序模式下)
——快速擦除时间:90 ms(typ。)/部门(每部门4 k-byte);0.7秒(typ。)/块(64 k-byte /块);80年代(typ。)/芯片
?低功耗
马-低积极阅读电流:45(max)。在104 mhz,40 ma(max)。在66 mhz和30 ma(max)。33 mhz
马-低活性编程电流:25(max)。
马-低积极消除电流:25(max)。
-低待机电流:100 ua(max)。
——目前深断电:40 ua(max)。
?典型100000擦除/项目周期
软件功能
?输入数据格式
字节的命令代码
级安全功能
-灵活的块或个人块保护选择
BP0-BP3状态位面积的大小定义为软件保护程序和消除却-tions
——额外的4 k位获得OTP惟一标识符
?自动擦除和汽车程序算法
在选定的行业——自动擦除和验证数据
——自动程序和验证数据在页面选择一个内部算法,自动倍
程序脉冲宽度(任何页面programed应该页擦除状态。)
?状态寄存器的功能
?电子识别
——JEDEC字节制造商ID和2字节设备ID
- RES命令字节设备ID
——两个雷姆REMS2 REMS4和REMS4D命令字节制造商ID和字节设备ID
?支持常见的Flash界面(CFI)(TBD)
硬件特性
?SCLK输入
——串行时钟输入
?SI / SIO0
——串行数据输入或串行数据输入/ Outpu
?所以/ SIO1 / PO7
——串行数据输出或串行数据输入/ Outp
?WP # /二氧化硅
——硬件写保护或Inpu串行数据
?NC / SIO3
——数控针或串行数据输入/输出4 x I / O
?PO0 ~ PO6
——并行模式的数据
?包
——16-pin SOP(300毫升)
——所有Pb-free设备是通过无铅认证
一般的描述
MX25L12845E是134217728位串行闪存,内部配置为16777216 x 8。当它
是在两个或四个I / O模式,结构成为67108864位x 2或33554432位x 4。的MX25L12845E
功能一个串行外围接口和软件协议允许操作简单3-wire总线。这三个公共汽车
信号时钟输入(SCLK)串行数据输入(SI)和串行数据输出(如此)。串行访问设备
启用了CS #输入
MX25L12845E提供高性能读模式,门闩地址和数据在上升和下降
边缘的时钟。通过使用这种高性能读模式,数据吞吐量可能会翻倍。此外,每-formance可能达到直接代码执行,系统的内存大小可能会减少,进一步节省系统
成本。
MX25L12845E,MXSMIO
tm
(串行多I / O)闪存,提供了在整个芯片和顺序读操作
multi-I / O特性
当它处于双重的I / O模式,SI销,销成为SIO0销和SIO1销地址/模拟输入和碎片
数据输出。在四I / O模式,SI销,销,WP #销和数控销成为SIO0销,SIO1销,二氧化硅
销和SIO3销地址/伪比特输入和输入/输出数据。并行模式也提供这个设备。
它增加吞吐量的8位输入/输出特性。这个特性是确定推荐用于工厂名单的表示行为的目的。
程序/擦除命令发出后,自动程序/擦除算法程序/擦除和验证
指定的页面或部门/块位置将被执行。程序命令字节的基础上执行,或(256页
字节)基础上,或文字不断的基础程序模式,和擦除命令执行部门(4 k-byte),
块(32 k-byte / 64 k-byte)或整个芯片的基础上
为用户提供易于接口,包括一个状态寄存器,表明芯片的状态。读状态
命令可以检测程序的完成状态或擦除操作通过在制品的数量。
当设备没有操作和CS #高,在待机模式,吸引不到100 ua直流cur-rent。
MX25L12845E利用MXIC的专有存储单元、可靠存储内存内容即使
100000项目和消除周期。
符号描述
CS #芯片选择
习SI / SIO0串行数据输入(1 / O)/串行数据
输入和输出习(习近平2 / O或4 / O模式)
所以SIO1 /
PO7
串行数据输出(1习近平/ O)/串行
数据输入和输出习(习近平2 / O或4 / O
模式)/并行数据输出/输入
SCLK时钟输入
WP # /二氧化硅写保护:连接到接地或
串行数据输入和输出(4习近平/ O
模式)
数控/ SIO3数控针(不连接)或串行数据
输入和输出(4习近平/ O模式)
VCC + 3.3 v电源
接地接地
PO0 ~ PO6并行数据输出/输入(PO0 ~ PO6即可
被连接到数控在串行模式下)
数控没有连接
数据保护
MX25L12845E旨在提供防止意外擦除或编程造成虚假的制度水平信号中可能存在的权力过渡。在启动设备自动重置状态
机器在待机模式。此外,其控制寄存器架构,内存内容的变更
只有成功完成后发生的特定的命令序列。设备还包含一些有限元分析-tures防止无意写周期产生的VCC升高和过渡断电或系统噪音。
?有效命令长度检查:命令长度字节基地是否将要检查和完成
在字节边界。
?允许写入(WREN)命令:雷恩命令需要设置允许写入锁(嗯)
其他命令来改变数据。逢钻头将返回重置阶段下以下情况:
升高
——写禁用(WRDI)命令完成
——写状态寄存器(WRSR)命令完成
页的程序(PP、4页)命令完成
-不断程序模式(CP)指令完成
-部门消除(SE)命令完成
块擦除(,BE32K)命令完成
——芯片擦除(CE)命令完成
——单块锁定/解锁(SBLK / SBULK)指令完成
——帮派块锁定/解锁(GBLK / GBULK)指令完成
?深断电模式:通过输入深断电模式,闪存设备也受到保护
写所有命令除了释放从深断电模式命令(RDP)和阅读电子Sig-nature命令(RES)。
块锁保护
——软件保护模式(SPM)使用(BP0 BP3、BP2 BP1)位允许内存保护的一部分
为只读。保护区的定义如表所示的“保护区大小”,受保护的地区
更灵活的它可以保护各种区域设置BP0-BP3部分的价值。请参阅表“Protect-ed面积大小”。
-硬件保护模式(过程)使用WP # /二氧化硅保护(BP0 BP3、BP2 BP1)位和SRWD钻头。
如果系统进入四个I / O模式,过程的功能将被禁用。
——MX25L12845E提供单独的块(或部门)写保护和解除。用户可以输入模式
WPSEL命令,进行个体块(或行业)与SBLK指令写保护,或SBULK
单独的块(或部门)解除。在模式下,用户可以进行整个芯片(块)保护
GBLK指令和GBULK指令解锁整个芯片
注意:设备准备接受一个芯片擦除指令,如果且仅如果所有块保护(BP0 BP3、BP2 BP1)0
额外4 k-bit担保OTP惟一标识符:提供4 k-bit一次性项目区域设置de副独特的序列号●——这可能是由工厂或系统制造商。请参考表3。4 k-bit Se-cured OTP的定义。
——安全寄存器位0表示是否芯片是被工厂。
——程序4 k-bit担保通过输入4 k-bit OTP OTP模式(与ENSO命令),
通过正常程序程序,然后退出4 k-bit担保OTP模式通过编写EXSO命令。
——客户可能的服务客户可锁定的安全通过编写WRSCUR OTP(编写安全注册)
命令来设置客户服务bit1为“1”。请参阅表“安全注册定义”的安全注册一些定义和“4 k-bit获得OTP 定义”表地址范围的定义。
——注意:一旦锁定任何工厂或客户,就不能改变了。而在4 k-bit Se-cured OTP模式中,数组访问是不允许的
内存的组织
单独的块
锁定/解锁装置:64 k-byte
设备操作
1。之前发出一个命令时,状态寄存器应该检查以确保设备准备op-eration。
2。当输入不正确的命令时这种大规模集成电路,这种大规模集成电路变得待机模式和待机模式
到明年CS #下降沿。在待机模式,所以销的大规模集成电路应该高红移。
3。输入正确的命令时这种大规模集成电路,这种大规模集成电路变得活跃模式和保持活跃模式直到
下一个CS #前沿。
4。标准单数据速率串行模式下,输入数据的串行时钟(SCLK)和边缘
数据变化的下降沿SCLK。串行模式0和模式3的区别如图1 - 1所示。
为高性能(双传输速率读取串行模式)、数据锁定在上升和下降沿
时钟和数据时钟的上升和下降沿变化如图1 - 2
下面的说明:RDID、RDSR RDSCUR,阅读,FAST_READ,2读,4阅读,FASTDTRD,
2 dtrd、4 dtrd RDBLOCK PRLCR,RES,开始REMS2,REMS4 REMS4D shifted-in指令
序列是紧随其后的是一个输出数据序列。任何一点的数据被转移后,CS #可以高。为
以下指令:雷恩,WRDI WRSR并行模式,,,BE32K,CE、PP、CP、4页,RDP,DP,
WPSEL、SBLK SBULK、GBLK GBULK,ENSO,EXSO,和WRSCUR,CS #必须高字节
边界;否则,指令将被拒绝,不执行。
6。进展中写状态寄存器,程序,删除操作,访问内存数组neglect-ed和写状态寄存器,不影响当前运行程序,抹去
意:
CPOL显示时钟极性的串行的主人,CPOL = 1 SCLK高闲置,CPOL SCLK低虽然不是= 0
传输。CPHA显示时钟的阶段。结合CPOL位和CPHA位串行模式决定
支持。
图1 - 2。串行模式支持(双传输速率串行读模式)
注1:基本是4比特数增加(2)和假(2)因为2 x的I / O。和受雇于SI / SIO1
不同于1 x I / O的状况。
注2:添加= 00 h将首先输出制造商ID并添加= 01 h先将输出设备ID。
注3:不推荐采用任何其他代码没有在命令定义表中,这将有可能
进入隐藏模式。
注意4:在个体块写保护模式,所有块/部门和defualt锁定
(1)允许写入(WREN)
写启用(WREN)指令设置允许写入锁(嗯)。这些指令如PP、4页,
CP、SE,BE32K、CE、WRSR,SBLK,SBULK,GBLK GBULK,旨在改变设备con -tent,雷恩指令后应设置每次设置逢。雷恩发出指令的顺序是:CS #是低→发送雷恩指令码→CS #高。(见
图11)
写禁用(WRDI)
写禁用(WRDI)指令重置允许写入锁(嗯)。
发行WRDI指令的顺序是:CS #是低→发送WRDI指令码→CS #高。(见
图12)
逢钻头是重置的以下情况:
——升高
-写禁用(WRDI)指令完成
-写状态寄存器(WRSR)指令完成
页的程序(PP、4页)指令完成
-部门消除(SE)指令完成
块擦除(,BE32K)指令完成
-芯片擦除(CE)指令完成
-不断程序模式(CP)指令完成
——单块锁定/解锁(SBLK / SBULK)指令完成
——帮派块锁定/解锁(GBLK / GBULK)指令完成
读识别(RDID)
RDID指令是阅读的制造商ID字节,其次是设备ID 2字节。的MXIC
制造商ID是C2(十六进制),内存类型ID是20(十六进制)作为first-byte设备ID,ID和个人设备
second-byte ID列为表的“ID定义”。 (见表8)
发行RDID指令的顺序是:CS #是低→发送RDID指令码→24-bits ID数据
所以→结束RDID操作可以在任何时候使用CS #高数据。(见图13和图14
并行模式)
虽然编程/擦除操作正在进行中,但不会解码RDID指令,所以没有影响cy -cle的编程/擦除操作目前在进步。当CS #高,设备是在备用阶段
读取状态寄存器(RDSR)
RDSR指令读取状态寄存器。读状态寄存器可以随时读取(即使在
程序/删除/写状态寄存器条件)和持续。建议检查进展的写(在制品)
发送一个新的指令当一个程序之前,消除,或写状态寄存器操作在进行中。
发行RDSR指令的顺序是:CS #是低→发送RDSR指令码→状态寄存器
所以数据(参见图15)。
状态寄存器位的定义如下:
在制品的数量。写过程中(在制品),挥发性,表明该设备是否忙着编程/擦除/写
状态寄存器的进步。当在制品位设置为1,这意味着设备正忙着在程序/删除/写状态
注册的进展。当在制品位设置为0,这意味着设备并不在计划/删除/写状态方面的进步
注册周期允许写入锁(嗯),挥发性,表明该设备是否被设置为内部允许写入
门闩。逢位设置为“1”时,这意味着内部设置允许写入锁,设备可以接受程序/
擦除/写状态寄存器指令。当逢位设置为0,这意味着没有内部允许写入锁;德副不会接受●程序/删除/写状态寄存器指令。程序/擦除命令将被忽略
将重置逢位,如果它是应用于一个受保护的内存区域。
BP3、BP2 BP1,BP0碎片。块保护(BP3 BP2、BP1 BP0)位,非易失性,表明受保护
区域(如表2中定义)的设备与程序/擦除指令没有硬件保护模式
被设置。写块保护(BP0 BP3、BP2 BP1)位需要写状态寄存器(WRSR)却表示结果执行。这些位定义内存的保护区对页面程序(PP),部门
擦除(SE),块擦除()和芯片擦除(CE)指令(只有在所有块保护位设置为0,CE却表示行为可以执行)。
量化宽松政策。四使(QE),非易失性,虽然“0”(出厂默认值),它执行non-Quad和WP #
启用。虽然量化宽松政策是“1”,它执行四I / O模式和WP #是禁用的。在其他词,如果系统进入
四个I / O模式(QE = 1),过程的功能将被禁用。
SRWD。状态寄存器写禁用(SRWD),非易失性,缺省值为“0”。SRWD位操作连接在一起写保护(WP # /二氧化硅)销提供硬件保护模式。硬件保护
模式需要SRWD集1和WP # /二氧化硅销信号较低阶段。在硬件保护模式下,写
状态寄存器(WRSR)指令不再接受执行SRWD钻头和块保护比特(BP3,
BP2、BP1 BP0)都是只读的
写状态寄存器(WRSR)
WRSR指令是为了改变状态寄存器的值。在发送WRSR指令之前,
允许写入(WREN)指令必须被解码和执行设置允许写入锁(嗯)在广告-vance。WRSR指令可以改变块的价值保护(BP0 BP3、BP2 BP1)位定义pro -tected内存区域(如表2所示)。WRSR还可以设置或重置四使(QE),或设置重置状态寄存器写禁用(SRWD)位按照写保护(WP # /二氧化硅)销信号,但是
对bit1没有影响(嗯)和bit0 statur注册(在制品)。WRSR指令无法执行一次
输入硬件保护模式(过程)。
发行WRSR指令的顺序是:CS #是低→发送WRSR指令码→状态寄存器
SI数据→CS #高。(见图16)
CS #必须准确高字节边界;否则,该指令将被拒绝,不执行。
山顶的写状态寄存器周期(tW)尽快启动芯片选择(CS #)高。写
进展(在制品)位仍然在写状态寄存器周期中可以查看正在进行中。WIP集1
tW时机,并设置0写状态寄存器周期完成时,和允许写入锁(嗯)
位是复位
注意:所定义的块保护中的值(BP0 BP3、BP2 BP1)状态寄存器的位,如表2所示。
上面的表格显示,软件保护模式的总结(SPM)和硬件保护模式(过程)。
软件保护模式(SPM):
——当SRWD = 0,无论WP # /二氧化硅较低或高,雷恩指令可能设置嗯,可以
变化的值SRWD、BP3 BP2,BP1 BP0。保护区,由BP3,BP2,BP1,
BP0,软件保护模式(SPM)。
——当SRWD位= 1和WP # /二氧化硅很高,雷恩指令可能设置逢一些可以改变的值
SRWD、BP3 BP2、BP1 BP0。保护区,由BP3,BP2,BP1 BP0,软件pro-tected模式(SPM)
硬件保护模式(过程):
——当SRWD位= 1,然后WP # /二氧化硅很低(或WP # /二氧化硅低之前SRWD位= 1),它进入硬件
保护模式(过程)。保护区是保护软件的数据保护模式由BP3 BP2,
BP1,BP0和硬件保护模式的WP # /二氧化硅对数据修改。
注意:
退出硬件保护模式需要WP # /二氧化硅驾驶高一旦进入硬件保护模式。
如果WP # /二氧化硅销是永久连接到高,硬件保护模式永远无法进入,只有
可以通过BP3使用软件保护模式、BP2 BP1 BP0。
如果系统进入四个I / O模式,过程的功能将被禁用
读取数据字节(阅读)
阅读教学是读取数据。地址是锁定在SCLK前沿,和数据变化了
SCLK下降沿的最大频率fR。第一个地址字节可以在任何位置。的地址
自动增加到每个字节数据后一级地址改变了,所以整个内存可以吗
阅读在一个单一的阅读教学。地址计数器卷到0时最高的地址
达成。
发行读指令的顺序是:CS #是低→→3字节地址发送读取指令代码
SI→数据在所以→结束读操作可以在任何时候使用CS #高数据。(参见图17)
读取数据字节在更高的速度(FAST_READ)
FAST_READ指令快速读取数据。地址是锁定在SCLK前沿,和
每一位的数据变化的下降沿SCLK fC在最大频率。可以在第一个地址字节
任何位置。地址是自动增加到每个字节数据后一级地址转移出去,
所以整个内存可以在单个FAST_READ读出指令。地址计数器卷到0时
地址已经达到最高。
发行FAST_READ指令的顺序是:CS #是低→发送FAST_READ→3字节指令代码
地址SI→1-dummy字节(默认)地址SI所以结束FAST_READ→操作→数据可以使用
CS #高在数据在任何时候。(参见图18)
虽然程序/删除/写状态寄存器周期是在进步,FAST_READ指令被拒绝,没有任何im -pact编程/擦除/写状态
寄存器当前周期
2 x I / O读模式(2阅读)
2阅读教学以读模式使传输速率串行Flash的两倍。地址锁定在上升
SCLK边缘和数据每两位(交错2 I / O别针)转变的下降沿该如何应对这个问题在马克西SCLK频率英尺。第一个地址字节可以在任何位置。地址是自动增加到下一个
更高的每个字节数据后地址转移出去,所以整个内存可以读出一个2阅读却表示结果。地址计数器卷到0时,地址已经达到最高。一旦写2阅读却表示状态,以下地址/假/数据将执行2-bit代替以前的比特。
发行2读指令的顺序是:CS #是低→发送2读指令→24位地址国米绝不能SIO1 & SIO0→4比特模拟周期SIO1 & SIO0→数据交错在SIO1 & SIO0→结束2阅读
操作可以在任何时候使用CS #高在数据(请参见图20 2 x I / O读模式时间波形)。
虽然程序/删除/写状态寄存器周期是在进步,2读指令被拒绝,没有任何影响
程序/删除当前周期/写状态寄存器
4 x I / O读模式(4阅读)
4阅读教学以读模式使四连环闪电的吞吐量。四使(QE)的地位
登记前必须设置为“1”seding 4读指令。地址是锁定在SCLK前沿,
和数据每四位(交错4 I / O别针)转变的下降沿SCLK最大频率
fQ。第一个地址字节可以在任何位置。地址是自动增加到下一个更高的地址
每个字节数据后转移,所以整个内存可以读出一个4读指令。广告-dress柜台卷到0时,地址已经达到最高。一旦写4阅读教学,符合-lowing地址/假/数据将执行4比特而不是以前的比特
发行4读指令的顺序是:CS #是低→发送4阅读教学→24位地址在SIO3 -terleave,二氧化硅,SIO1 & SIO0→6假周期→数据SIO3交错,二氧化硅,SIO1 & SIO0→
结束4读操作可以在任何时候使用CS #高在数据(参见图22 4 x I / O读模式蒂姆挡道波形)。
发行的另一个序列4阅读随机存取指令尤其有用:CS #低→发送
4阅读教学→3-bytes地址SIO3交错,二氧化硅,SIO1 & SIO0→性能提高切换
P[7:0]→4仿真周期→数据仍然CS #高→CS #走向低(减少4读指令)→24位跑职务访问地址(请参见图23 4 x I / O读取提高性能模式时间波形)。
在提高成绩模式(注意图23),P[七4]必须切换P(握);同样
P[7:0]= A5h、5啊,F0h或0跳频可以使这种模式继续,减少未来4读指令。一旦P[七4]
不再与P(握)切换;同样P[7:0]= FFh,00 h,啊或者55 h。这些命令将重置的性能
增强模式。然后CS #升起,而后下降,然后系统将恢复正常操作。
虽然程序/删除/写状态寄存器周期是在进步,4读指令被拒绝,没有任何影响
程序/删除当前周期/写状态寄存
双转移速度快读(FASTDTRD)
FASTDTRD指令是两倍,读取数据信号的上升和下降沿触发
时钟。地址是锁闭的上升和下降沿SCLK,和数据的每一点变化都在上升
和下降沿SCLK fC2的最大频率。可以在一个时钟,latched-in 2-bit地址和2-bit
数据可以在一个时钟读取,这意味着一点在时钟的上升沿,另一位在时钟的下降沿。
第一个地址字节可以在任何位置。
地址是自动增加到每个字节数据后一级地址转移出去,所以整个
记忆可以在单个FASTDTRD读出指令。地址计数器卷到0时最高
地址已经达到。
发行FASTDTRD指令的顺序是:CS #是低→发送FASTDTRD指令代码(1位
每个时钟)→3字节地址SI(每时钟2-bit)→6-dummy时钟(默认)SI→数据(2-bit每
时钟)→结束FASTDTRD操作可以在任何时候使用CS #高数据。(见图19)
虽然程序/删除/写状态寄存器周期是在进步,FASTDTRD指令被拒绝,没有任何im-pact编程/擦除/写状态寄存器当前周期
2 x I / O双传输速率读模式(2 dtrd)
2 dtrd指令使双传输速率的双重I / O吞吐量串行Flash以读模式。广告-dress(交错双I / O别针)是锁闭的上升和下降沿SCLK,和数据(双重交错
I / O别针)移出上升和下降沿fT2 SCLK的最大频率。4比特地址
latched-in时钟,和4比特数据可以在一个时钟读取,这意味着两位在时钟的上升沿,
其他的两位时钟的下降沿。第一个地址字节可以在任何位置。
地址是自动增加到每个字节数据后一级地址转移出去,所以整个
内存可以读出一个2 dtrd指令。地址计数器卷到0时广告-dress已经达到最高。写2 dtrd指令后,将执行以下地址/空/数据
4比特而不是以前的比特。
发行2 dtrd指令的顺序是:CS #是低→发送2 dtrd指令(比特/时钟)→24位地址交错SIO1 & SIO0(每钟4比特)→6-bit虚拟时钟在SIO1 & SIO0→数据国米绝不能在SIO1 & SIO0(4比特每个时钟)→结束2 dtrd操作可以在任何时候使用CS #高数据(见
图21为2 x I / O双传输速率读模式时间波形)。
虽然程序/删除/写状态寄存器周期是在进步,2 dtrd指令被拒绝,没有任何影响
程序/删除当前周期/写状态寄存器
4 x I / O双传输速率读模式(4 dtrd)
4 dtrd指令使双传输速率的四I / O吞吐量串行Flash以读模式。一个四
使(QE)的状态寄存器之前必须设置为“1”发送4 dtrd指令。地址(交错
在4 I / O别针)关注的上升和下降沿SCLK,和数据(交错4 I / O别针)移出
上升和下降沿fQ2 SCLK的最大频率。可以在一个时钟,latched-in 8位地址
和8位数据可以在一个时钟读取,这意味着四位在时钟的上升沿,其他四位降挡道的时钟。第一个地址字节可以在任何位置。地址是自动增加到下一个
更高的每个字节数据后地址转移出去,所以整个内存可以读出一个4 dtrd却表示结果。地址计数器卷到0时,地址已经达到最高。一旦写4 dtrd却表示状态,将执行以下地址/空/数据是8位,而不是先前的比特。
发行4 dtrd指令的顺序是:CS #是低→发送4 dtrd指令(比特/时钟)→24位地址SIO3交错,二氧化硅,SIO1 & SIO0(8位每个时钟)→8虚拟时钟→数据交错
SIO3、二氧化硅、SIO1 & SIO0(8位每个时钟)→结束4 dtrd操作期间可以在任何时候使用CS #高数据
(参见图24 4 x I / O读模式双传输速率时间波形)。
发行的另一个序列增强模式4 dtrd随机访问教学尤其有用:CS #
低→发送4 dtrd指令(比特/时钟)→3-bytes地址SIO3交错,二氧化硅,SIO1 & SIO0(8位
每个时钟)→性能提高切换点P[7:0]→7虚拟时钟每时钟(8位)→数据仍然CS #
高→CS #是低(消除4读指令)→24位随机存取地址(参见图25 x I / 4
O双传输速率增强、阅读
部门消除(SE)
部门消除(SE)选择部门的指令是为了擦除数据“1”。该指令用于
任何4 k-byte部门。允许写入(WREN)指令必须执行设置允许写入锁(嗯)钻头是-fore发送部门消除(SE)。任何部门的地址(见表6)部门消除(SE)是一个有效的地址
指令。CS #必须高到底在字节边界(最新的第八个地址字节被latched-in);
否则,指令将被拒绝,不执行。
地址位(Am-A12)(我是最重要的地址)选择部门地址。
发行SE序列的指令是:CS #是低→→3字节地址SI发送SE指令代码
→CS #高。(见图29)
山顶的部门消除周期(tSE)尽快启动芯片选择(CS #)高。写在
进展(在制品)一点还可以查看部门消除周期中正在进行中。1在WIP集
谢霆锋时机,并设置0当部门消除周期完成后,和允许写入锁(嗯)复位。如果
部门保护BP3 ~ 0(WPSEL = 0)或个人锁(WPSEL = 1),数组数据(没有保护
变化)和逢仍然被重置。
块擦除(是)
块擦除()指令是选择块的擦除数据“1”。该指令用于
64年k-byte块擦除操作。允许写入(WREN)指令必须执行设置允许写入锁(嗯)
位在发送块擦除之前(是)。任何的地址块(见表6)是一个有效的地址块擦除(是)
指令。CS #必须高到底在字节边界(最新的第八个地址字节被latched-in);
否则,指令将被拒绝,不执行。
发行是指令的顺序是:CS #是低→发送指令代码→3字节地址在SI
→CS #高。(参见图30)
山顶的块擦除周期(tBE’)是尽快启动芯片选择(CS #)高。写在
进展(在制品)一点还可以查看部门消除周期中正在进行中。1在WIP集
tBE’时间,并设置0当部门消除周期完成后,和允许写入锁(嗯)复位。如果
块BP3保护~ 0(WPSEL = 0)或个人锁(WPSEL = 1),数组数据(没有保护
变化)和逢仍然被重置
块擦除(BE32K)
块擦除(BE32)指令选择块的擦除数据“1”。使用指令
32 k-byte块擦除操作。允许写入(WREN)指令必须执行设置允许写入锁
(嗯)在发送块擦除(BE32)之前。任何的地址块(见表6)是有效的地址
块擦除(BE32)指令。CS #必须高字节边界(最新的第八的确切地址
字节是latched-in);否则,指令将被拒绝,不执行。
发行BE32指令的顺序是:CS #是低→发送BE32→3字节地址指令代码
SI→CS #高。
山顶的块擦除周期(tBE’)是尽快启动芯片选择(CS #)高。写在
进展(在制品)一点还可以查看部门消除周期中正在进行中。1在WIP集
tBE’时间,并设置0当部门消除周期完成后,和允许写入锁(嗯)复位。如果
块BP3保护~ 0(WPSEL = 0)或个人锁(WPSEL = 1),数组数据(没有保护
变化)和逢仍然被重置。
芯片擦除(CE)
芯片擦除(CE)指令是为了擦除整个芯片的数据“1”。允许写入(WREN)却表示结果必须执行设置允许写入锁(嗯)在发送芯片擦除(CE)之前。CS #必须下台
高字节边界的;否则,指令将被拒绝,不执行。
发行CE指令的顺序是:CS #是低→发送CE指令码→CS #高。(见
图31)
山顶的芯片擦除周期(tCE)尽快启动芯片选择(CS #)高。写在
进展(在制品)一点还可以看看在芯片擦除周期正在进行中。WIP集1吨标煤
时间,并设置0芯片擦除周期完成时,和允许写入锁(嗯)复位。如果芯片
保护芯片擦除(CE)指令不会被执行,但逢将被重置。
(17)页面程序(PP)
页面程序(PP)指令编程的内存是“0”。允许写入(WREN)指令
必须执行设置允许写入锁(嗯)在发送页面程序(PP)之前。设备所用只有最后256个数据字节发送到设备。如果整个256字节的数据将被编程,A7-A0(八最低位地址位)应设置为0。如果八最低位地址位(A7-A0)
并不是所有的0,所有传输数据超出当前页面的最后程序的起始地址
同一页面(从地址A7-A0 0)。如果超过256字节发送到设备,数据的
最后一个256字节编程在页面请求和之前的数据将被不予置理。如果小于256字节
发送到设备,编程数据在页面的请求地址而不影响其他地址
发布页指令的顺序是:CS #是低→发送页指令码在SI→→3字节的地址
至少1字节数据SI→CS #高。(见图26)
CS #必须保持在整个页面程序周期;低CS #必须准确高字节
边界(最新的第八位的数据锁存的),否则,该指令将被拒绝,并不是-ecuted交货。
山顶的页面程序周期(tPP)尽快启动芯片选择(CS #)高。写在
进展(在制品)一点还可以查看页面项目周期中进步。1在WIP集
tPP的时机,并设置0当页面程序循环完成后,和允许写入锁(嗯)复位。如果
页面保护BP3 ~ 0(WPSEL = 0)或个人锁(WPSEL = 1),数组数据(没有保护
变化)和逢仍将被重置。
4 x I / O页面程序(4页)
四页程序(4页)指令编程的内存是“0”。写在-struction启用(WREN)必须执行设置允许写入锁(嗯)一点一点和四使(QE)之前必须设置为“1”
发送四页程序(4页)。四页编程需要4个针:SIO0 SIO1,二氧化硅,
SIO3,程式设计师提高性能和应用程序的有效性较低的钟不到
20 mhz。为系统更快的时钟,四页程序不能提供更多实际的好处,因为再保险-quired内部页面程序时间远远超过时间数据流。因此,我们建议,虽然execut挡道这个命令(特别是在发送数据),用户可以20 mhz时钟速度慢下来。另一个
功能描述和标准页面程序一样。
发行4页指令的顺序是:CS #是低→→3字节地址发送4页指令代码
SIO(握)→至少字节数据SIO(握)→CS #高。(见图27)
如果页面保护BP3 ~ 0(WPSEL = 0)或个人锁(WPSEL = 1),数组数据(没有保护
变化)和逢仍将被重置
不断程序模式(CP模式)
CP模式可以提高程序性能通过自动增加地址到下一个更高的地址
每个字节数据后编程。
不断计划(CP)指令是为多个字节Flash程序。允许写入(WREN)指令
必须执行设置允许写入锁(嗯)位在发送之前不断计划(CP)指令。
CS # CP指令执行之前需要去高。CP指令和地址输入后,两个字节
数据输入顺序从MSB(bit7)LSB(bit0)。第一个字节数据将被编程到最初的地址
范围和A0 = 0和第二与A0 = 1字节数据。如果只有一个字节的数据输入,CP模式不会过程。如果
超过两个字节数据输入,额外的数据将被忽略,只有两个字节数据是有效的。任何字节
被编程应该首先在擦除状态(FF)。它不会翻身在CP模式,一旦最后-tected地址已经达到,这些芯片将退出CP 模式和重置允许写入锁位“0”和CP(嗯)
模式为“0”。请检查WIP一点地位如果不以写进展在进入下一个有效的指令。
在CP模式,有效的命令是CP命令(广告十六进制),WRDI命令(04十六进制),RDSR命令(05
十六进制),RDSCUR命令(2 b十六进制)。和WRDI命令是有效的CP编程cy -cle完成后,这意味着WIP = 0
发行CP指令的顺序是:CS #高到低→→3字节地址SI发送CP指令代码
销- >两个数据字节SI→CS #走高到低→发送CP指令,然后继续两个数据字节
编程→CS #走高到低- >直到最后所需的两个数据字节编程→CS #高到低
→发送WRDI(写禁用)指令结束CP模式→RDSR指令发送到验证CP模式的话
程序结束,或发送RDSCUR检查相加来验证如果CP模式的目的。(参见图28 CP模式时间波—构成)
三种方法来检测程序的完成周期在CP模式:
1)软件method-I:通过检查在制品状态寄存器的检测完成CP模式。
2)软件method-II:等待真沸点时,以确定是否有可能负载下有效命令。
3)硬件方法:通过编写ESRY(#)使所以输出办法/指令检测完成
项目周期在CP模式。ESRY指令之前必须执行CP模式执行。一旦
在CP模式下启用,CS #低将赶出办法/ #状态,“0”表示繁忙的阶段,“1”英蒂-cates准备阶段,所以如果CS #高销输出三个州。DSRY(禁用输出国家/ #)指令
禁用输出国家/ #,返回状态寄存器数据输出在CP模式。请注意,
ESRY / DSRY命令不接受,除非完成CP模式。
如果页面保护BP3 ~ 0(WPSEL = 0)或个人锁(WPSEL = 1),数组数据(没有保护
变化)和逢仍将被重置
生产吞吐量增加并行模式(强烈推荐)
并行模式提供了8位输入/输出吞吐量的增加工厂生产的目的。的
并行模式需要55 h命令代码,编写并行模式命令后,然后CS #高,
,可用的内存可以接受读/程序/阅读状态/读ID / RES /雷姆的命令是正常的
写命令的过程。
。只有有效读取数组正常阅读(不是FAST_READ),阅读ID、页面程序,RES和REMS写
数据段。
b。正常写命令(SI),没有效果
c。在并行模式下,最快的访问将改为6 mhz时钟freq.(SCLK销时钟频率)。
d。并行模式下,电视将改为70 ns
深度断电(DP)
深断电(DP)指令设置设备能耗的最小化(进入挡道很深的省电模式),备用电流从ISB1减少ISB2)。深省电模式
需要深断电(DP)指令输入,在很深的省电模式,设备不是ac -tive和所有编写/程序/擦除指令将被忽略。当CS #高,只有在待机模式不深
省电模式。这是不同于待机模式。
发行DP指令的顺序是:CS #是低→发送DP指令码→CS #高。(见图-ure 32)
一旦DP指令集,所有指令将被忽略,除了释放从深省电模式(RDP)
和阅读电子签名(RES)指令。(这些指令允许ID被阅读)。当断电时,深度的省电模式自动停止,当升高时,设备自动备用
模式。确切RDP指令CS #必须高字节边界(最新的第八位的指令
代码被latched-in);否则,该指令将不会执行。一旦芯片选择(CS #)高,延迟
tDP之前需要进入省电模式,减少当前ISB2深处
从深断电释放(RDP),阅读电子签名(RES)
从深断电释放(RDP)指令是由驱动芯片选择终止(CS #)高。当芯片
选择(CS #)驱动高,设备放在备用电源模式。如果设备没有以前的
深的省电模式下,是直接转换到备用电源模式。如果设备是以前的
深的省电模式,转换到备用电源模式由tRES2延迟,和芯片选择(CS #)
必须保持高至少tRES2(max),如表10中指定。一旦进入待机模式,设备等
被选中,这样它可以接收,解码和执行指令。
RES教学是阅读8位电子签名的老风格,其值显示为表的ID
定义。这不是一样RDID指令。是不推荐使用的新设计。为新设计,
请使用RDID指令。即使在深省电模式,RDP和RES也允许执行,
只有除设备正在进行的程序/删除/写周期;没有影响当前项目/删除/
写周期进展。34岁的如图33所示的序列。
RES指令结束之后,CS #走高的ID被读出至少一次。ID输出-edly如果不断重复发送额外的时钟周期SCLK而CS #是较低的。如果设备没有以前
省电模式下,该装置直接过渡到待机模式。如果设备以前
深的省电模式,有延迟tRES2交通待机模式,至少和CS #必须保持高
tRES2(max)。一旦进入待机模式,设备选择等,所以它可以接收、解码和执行
指令。
释放的RDP指令从很深的省电模式
雷姆,REMS2 REMS4和REMS4D指令提供了信号分配ID和制造商
特定的设备阅读电子制造商ID与设备ID(REMS)、(REMS2),(REMS4),(REMS4D)
ID。
指令驱动CS发起#销低和转移指令代码“90小”时,“CFh”、“相应”或“EFh”符合-lowed由两个虚拟字节,一个字节地址(A7 ~ A0)后,制造商ID MXIC(C2h)和
设备ID是转移的下降沿SCLK与最高有效位(MSB),如图所示
35人。设备ID值列在表的ID定义。如果最初的1字节地址设置为01 h,然后
设备身份证先会读,然后接着制造商ID。制造商和设备ID可以读取
从一个到另一个连续交替。的指令完成驾驶CS #高
进入了OTP(ENSO)
禅指令输入额外的4 k-bit担保OTP模式。额外的4 k-bit OTP
是独立于主数组,用来存储唯一序列号系统标识符。后进入
获得OTP模式,然后遵循标准阅读或程序,程序读取的数据或更新数据。
受保护的OTP数据不能再次更新一旦控制了。
发行ENSO指令的顺序是:CS #是低→发送ENSO指令进入了OTP
模式→CS #高。
请注意,WRSR / WRSCUR WPSEL / SBLK / GBLK / SBULK / GBULK / CE / / SE / BE32K命令不是交流-ceptable 安全OTP地区的访问期间,一旦锁定安全OTP,只有读相关的命令
是有效的
退出了OTP(EXSO)
EXSO指令退出额外4 k-bit担保OTP模式。
发行EXSO指令的顺序是:CS #是低→发送退出了OTP EXSO指令
模式→CS #高。
(26)阅读安全注册(RDSCUR)
RDSCUR指令是为了阅读安全寄存器的值。可以阅读阅读安全注册
任何时候(即使在计划/删除/写状态寄存器/编写安全注册条件)和持续。
发行RDSCUR指令的顺序是:CS #是低→发送ing RDSCUR指令→安全瑞吉斯-ter数据→CS #走远高。
安全注册的定义如下:
获得了OTP指示器。受保护的OTP指示器显示芯片是被工厂之前前工厂
与否。“0”时,表明非工厂锁;“1”表示工厂——锁
锁定了OTP(LDSO)。通过编写WRSCUR指令,LDSO位可能被设置为“1”对于cus -tomer的服务目的。然而,一旦位设置为“1”(锁定),LDSO位和4 k-bit OTP
区域不能被更新。虽然在4 k-bit担保OTP模式中,数组访问是不允许的
不断程序模式(CP模式)。不断程序模式表明CP的状态
模式,“0”表示不是在CP模式;“1”表示在CP模式。
项目失败的旗帜。程序发生故障时,程序将设置了失败标志位。这一点也
设置当用户试图程序主要受保护的内存区域或一个锁定的OTP地区。这一点可以在-dicate是否一个或更多的程序操作失败,并可以重置命令CLSR(30小时)
擦除失败标志位。消除故障发生时,将设置了擦除失败标志位。这一点也将被设置
当用户试图抹去一个受保护的主内存区域或一个锁定的OTP地区。这一点可以说明
是否删除的一个或多个操作失败,可以通过命令重置CLSR(30小时)
写保护选择。写保护选择位表明WPSEL成功地执行了。
一旦设置了这一点(WPSEL = 1),所有的块或将被写保护后接通电源的每一个领域
时间。一旦WPSEL集,又无法改变,这意味着它只对个别WP模式。
个体块保护模式(WPSEL = 1),硬件保护是由驾驶WP # = 0。一次
WP # = 0所有阵列块/部门不管SRAM的内容保护锁
仪式安全注册(WRSCUR)
WRSCUR指令改变的值安全注册。不像写状态寄存器,雷恩
指令不需要在发送之前WRSCUR指令。WRSCUR指令可能会改变的值
bit1(LDSO钻头)对于客户的服务4 k-bit担保OTP区域。一旦LDSO位设置为“1”,Se -cured OTP区域不能被更新。
发行WRSCUR指令的顺序是:CS #是低→发送WRSCUR指令→CS #高。
CS #必须高精确的边界;否则,该指令将被拒绝,不执行。
写保护的选择(WPSEL)
当系统接收并执行WPSEL指令,安全注册的7位将被设置,它会激活
SBLK、SBULK RDBLOCK、GBLK GBULK等指令进行保护和替换原来的块锁
软件保护模式(SPM)使用(BP3 ~ BP0)显示块的方法。
发行WPSEL指令的顺序是:CS #是低→发送WPSEL指令进入个人
块保护模式→CS #高。
每次在系统电源,安全检查寄存器位7 WPSEL = 1,所有的
块或行业将默认写保护。用户可能只解锁块或通过SBULK和行业
GBULK指令。程序或擦除功能只能解锁指令后进行操作。
个体块保护模式(WPSEL = 1),硬件保护是由驾驶WP # = 0。一次
WP # = 0所有阵列块/部门不管SRAM的内容保护锁。
WPSEL指令功能流程如下:
WPSEL流
单块锁定/解锁保护(SBLK / SBULK)
这些指令是唯一有效WPSEL后执行。SBLK指令是为写保护规范-ified块(或部门)的内存,使用A23-A16或(A23-A12)地址位分配64千字节块(或4 k字节
文物保护部门)为只读。SBULK指令将取消阻止(或部门)写保护状态。
这个特性允许用户停止保护整个块(或部门)通过芯片解除命令(GBULK)。
雷恩(允许写入)条指令在执行之前需要SBLK / SBULK指令。
发行SBLK / SBULK指令的顺序是:CS #是低→发送SBLK / SBULK→(36 h / 39 h)指令
发送3个地址字节分配一块(或部门)保护SI销→CS #高。(见图41)
CS #必须准确高字节边界,否则指令将被拒绝,不被执行。
SBLK / SBULK指令功能流程如下:
块锁流
读取块锁状态(RDBLOCK)
唯一有效WPSEL后执行该指令。RDBLOCK指令是为了阅读的状态
指定块的保护锁(或部门),使用A23-A16(或A23-A12)地址比特分配64 k字节块(4 k
字节部门)和读保护锁状态读出周期的第一个字节。状态位为“1”表示
这一块已经被保护,只有用户可以读但不能写/程序/抹去这一块。状态位
“0”表明这一块没有被保护,和用户可以读和写这个块。
发行RDBLOCK指令的顺序是:CS #是低→发送RDBLOCK→(3 ch)指令发送3
地址字节分配一块SI销→读块的保护锁状态位销→CS #高。(见
图42)
(31)帮派块锁定/解锁(GBLK / GBULK)
这些指令是唯一有效WPSEL后执行。GBLK / GBULK启用/禁用指令
锁保护的整块芯片。
雷恩(允许写入)条指令在执行之前需要GBLK / GBULK指令。
发行GBLK / GBULK指令的顺序是:CS #是低→发送GBLK / GBULK→(7嗯/ 98 h)指令
CS #高。(见图43)
CS #必须准确高字节边界,否则,指令将被拒绝,不被执行
老清楚失败的旗帜(CLSR)
CLSR指令重置程序/擦除失败标记位的安全注册。它应该执行那些程序/消除另一块在编程/擦除没有读取数组数据流。
发行CLSR指令的顺序是:CS #是低→发送CLSR指令码→CS #高。
CS #必须准确高字节边界;否则,该指令将被拒绝,不执行。
(33)使所以输出办法/ #(ESRY)
ESRY指令是输出就绪的/繁忙状态,在CP模式。
发行ESRY指令的顺序是:CS #是低→发送ESRY指令码→CS #高。
CS #必须准确高字节边界;否则,该指令将被拒绝,不执行。
(34)禁用所以输出的国家/ #(DSRY)
DSRY指令是在CP重置ESRY模式。准备/繁忙的状态不会DSRY后输出
发行。
发行DSRY指令的顺序是:CS #是低→发送DSRY指令码→CS #高。
CS #必须准确高字节边界;否则,该指令将被拒绝,不执行
输入CFI模式(ENCFI)
TBD接通电源的状态
下面的设备是在美国当升高:
待机模式(请注意这不是很深的省电模式)
——允许写入锁(嗯)复位
设备不能选择在升高和省电阶段,除非VCC达到下面正确的
水平:
在升高阶段——VCC最低然后tVSL延迟后
——能够在断电
请注意,一个上拉电阻CS #可以确保一个安全的和适当的升高/水平。
一个内部加电复位(穷)电路可以保护你的设备从数据腐败和疏忽的数据变化
在启动状态。
为进一步保护装置,如果VCC没有达到VCC最低水平,不正确的操作
保证。的读、写、擦除程序命令应该发送时间延迟后:
——tVSL VCC VCC达到最低水平
设备可以接受后读取命令VCC达到VCC最小和tVSL的时间延迟。
请参阅“升高时机”的图。
注意:
——稳定VCC级别,VCC铁路解耦的建议一个合适的电容接近包针。
(一般约0.1 uf)
电气规格
电容TA = 25°C、f = 1.0 MHz
图2。最大负过冲波形
vss
vss - 2.0 v
20 ns 20 ns
20 ns
图3。最大积极过度波形
Vcc + 2.0 v
Vcc
20 ns 20 ns
20 ns
符号参数最小。TYP MAX。单位条件
CIN输入电容6 pF VIN = 0 v
8 pF COUT输出电容电压输出= 0 v
评价值
环境工作温度
工业品位-40°C到85°C
存储温度-55°C到125°C
应用输入电压-0.5 v至4.6 v
应用输出电压-0.5 v至4.6 v
VCC地面潜在
注意:
1。绝对最大额定参数下压力高于上市可能会造成永久性损坏
设备。这只是压力等级和功能操作该规范的部分不是暗示。接触
绝对最大额定值条件长时间可能影响可靠性。
2。规范包含在下列表可能发生变化。
3。电压转换期间,所有针可能会过度Vss -2.0 v和Vcc + 2.0 v期20 ns,见图2、3。