ICT test测试原理与测试方法

ICT簡介

報告人: 機板工程課王聖中

壹、 前言.....................................................................3 貳、 What is ICT?......................................................3 參、 TestJet Technology:...........................................6 肆、 Connect check Technology:..............................8 伍、 VLSI ICs 測試方法:........................................10 陸、 測試方法總結...................................................13 柒、 結論...................................................................13 附錄附錄：：BJT & MOS FET 測試方法:. (15)

Fig6

Fig8

伍、VLSI ICs測試方法:

一、IC測試使用Over Driven技術，從探針上送入IC所需時序訊號，然後經由探針讀

取IC輸出腳訊號，以判斷IC焊接與功能是否正常。

二、因IC測試程式需針對各腳位，依其所需時脈撰寫測試程式，但對於VLSI ICs測試

程式撰寫不易，故由Intel發展NAND Tree test method和IEEE standard 1149.1所制定Boundary-Scan test method可以針對於SMT製程，提供一簡易的測試方法。

三、NAND Tree introduction:

四、於IC normal operation狀態，NAND tree是處於Disable state，若欲進入NAND Tree

testing，需依IC對於NAND Tree entry方法規定輸入所需之控制訊號。

五、NAND Tree是將IC pin接連一NAND Gate input pin (如下圖示) 。當NAND Tree

enable後，除NAND tree output pin外，其餘非NAND tree內之output and Bi-directional pins are tri-stated。

Fig9 開始測試時，將所有NAND Tree input pins輸入Low，則output為High；而後將靠輸出端第一個NAND Gate input signal變成High，此時output轉態變為

Low。

依序改變NAND Tree input signal to ‘High’，則output pin將隨input pin變化，在High and Low不斷轉態變化。若量測到output signal非預期狀態，則可判斷

出相對應input pin不良。

六、Boundary-Scan introduction:

Boundary-Scan為一種測試技術，是於IC設計時，置放移位暫存器於每一pin 與Internal Login間(如下圖)，暫存器串接成data register chain稱之為Boundary

Register。

於一般工作模式時，Boundary Register宛如一通道。不影響IC正常操作。當IC要執行Boundary-Scan測試時，Boundary Register會將核心邏輯與所有I/O

隔離，針對所有I/O作測試。

Fig10

Boundary-Scan有許多種測試模式，因此Boundary-Scan IC具有一組特殊的控制線路TAP ( Test Access Port ) Controller及「指令暫存器」( Instruction

Register )，來決定Boundary-Scan的測試模式，這些測試模式是由五個

Boundary-Scan專屬之腳位來做控制。簡要說明如下：

TCK ( Test Clock ) :Boundary-Scan專用時序。

TMS ( Test Mode Select ): Boundary-Scan測試模式選擇，配合TCK的上緣變化( Rising Edge )，改變TAP控制器狀態。

TDI ( Test Data In ):序列資料輸入，配合TCK，將資料以序列輸入。

TDO ( Test Data Out): 序列資料輸出，配合TCK下緣變化( Falling Edge ) ，將資料以序列輸出。

TRST ( Test Reset ):重置( Reset ) TAP測試模式。此為選擇性腳位，不是每個Boundary-Scan IC都需要。

Boundary-Scan IC除了與一般IC不同外，Boundary-Scan IC還具有一個特殊的描述檔，稱為BSDL ( Boundary Scan Description Language )檔，BSDL檔描述

Boundary-Scan IC的結構及特性，Pin Mapping，Scan Port

( TDI,TDO,TCLK,TMS,TRST )的定義，以及Boundary-Scan Cells的描述。

Boundary-Scan IC內建的移位暫存器，可由TAP controller選擇( Serial In, Parallel Out ) 或(Parallel In, Serial Out )等測試模式，對於solder conjunction、reverse製程問題提供了非常有力的測試。

陸、測試方法總結

一、ICT測試各有其優、缺點與限制，以下我們將從測試涵蓋率或程式發展困難度來作

探討：

電容並聯其值相加，故小電容並聯大電容時，小電容一旦缺件將造成ICT無法檢測出。因此對於Bypass電容於ICT上不易檢測的問題。只有使用AOI(自

動目檢機)來解決。

IC測試有TestJet、Connect Check與Digital Function等方法。其中以TestJet 測試對於ICT程式發展上最為容易，但是其可靠度也是最差，因覆蓋於IC上

之Sensor Plate在接觸上有一定誤差而造成量測值不穩定，且對於有Ground

plane之IC，也無法使用TestJet來測試。

Connect check測試運用IC內之保護二極體來測試，但因保護二極體並不會影響IC核心邏輯，故IC製造時不會重視其保護二極體參數。因此對於不同批

量IC測試將造成不穩定。

Connect check測試IC上每一pin會以IC其他6 pins為對應腳來作測試，因此對於多腳位IC測試將造成系統資源不足與測試時間過長。

Digital Function為最精準、快速之測試，且針對其核心邏輯輸入訊號，因此非常容易偵測出零件好壞。但是缺點是開發其測試程式時間過長且不易。

NAND Tree與Boundary-Scan提供了一簡單的測試，來解決IC測試程式開發不易的困難。今日，IC製程已經可將IC不良率降低到數千PPM，VLSI的IC

不良率更低，因此對於IC功能測試已非必需，而NAND Tree與Boundary-Scan

測試已可涵蓋SMT製程中IC solder joint的問題。故NAND Tree與

Boundary-Scan於ICT上大量運用。

NAND Tree測試的限制在於串接的NAND閘皆需有測點，一旦無法加入測點，則造成NAND tree chain broken，降低了原有的可測率。為了減少NAND tree

chain broken所造成之影響，現今IC設計廠大多將NAND tree分割成數個

tree，以減少任一NAND tree串接閘數過多。

XOR tree是一新的IC設計，對於NAND tree各閘皆需有測點，XOR tree則不需各閘皆有測點，也可達到其高可測率。對於現今PCB layout線路過密不易

置放測試點，內建XOR tree之IC是非常易於使用。

柒、結論

I.各種ICT測試方法皆需測試點，才能發揮其效能，此一簡介最終目的在於

使研發人員瞭解ICT測試可測率之問題點，以及其ICT對於生產線良率管制

所能提供的即時反應。

II.ICT不僅是Open、Short的測試儀器，對於電路板上傳統被動元件與IC功能檢測提供了各種測試方法。以達到快速測試(測試時間18~40 sec)、方便維修

的特點。

(註) 1.NAND Tree與Boundary-Scan需IC有支援此測試模式才可使用於ICT。

2.參考書籍：I. Agilent 3070 ICT fundamental.

六、圖4電路，共有5顆PNP 電晶體組成，用以偵測是否有按鍵被按下，此一電路於

ATE 測試時，需用relay 並聯1K 電阻接地，其測試程式以mixed mode 撰寫，

Combinatorial 圖4程式 assign IN1 to nodes “-BT1” assign IN2 to nodes “-BT2” assign IN3 to nodes “VOL_DN ” assign IN4 to nodes “-BT4” assign IN5 to nodes “-NBSWON ” assign ALL to IN1,IN2,IN3,IN4,IN5 assign Vout to nodes “-HOLD ” family CMOS

inputs IN1,IN2,IN3,IN4,IN5 nondigital Vout

!===================================== vector IN1_0

set ALL to “01111” end vector vector IN1_1

set ALL to “11111” end vector

vector IN2_0

set ALL to “10111” end vector vector IN2_1

set ALL to “11111” end vector

!!============================ unit

execute IN1_1 continue analog execute IN1_0 continue analog execute IN2_1 continue analog execute IN2_0 continue analog end unit

test powered mixed disconnect all

connect i nodes “-HOLD ” connect l to ground

test “Q28_lo ” continue digital test “Q28_hi ” continue digital

test “Q32_lo ” continue digital test “Q32_hi ” continue digital

!!======================== subtest “Q28_lo ”

detector dcv, expect 0 measure 0.5,0 end subtest

subtest “Q28_hi ”

detector dcv, expect 5 measure 5*1.1,5*0.9 end subtest

subtest “Q32_lo ” detect dcv, expect 0 measure 0.5,0 end subtest

subtest “Q32_hi ” detect dcv, expect 5 measure 5*1.1,5*0.9 end subtest

VII. 以上為現今Notebook 上較常出現的BJT & MOS FET 的線路，雖然不盡完全，但

圖4

GP relay 接1K 電阻到地

是BJT & MOS FET的應用線路都大致相同，所以只要稍微變更程式就可以測試。