实验一运算器组成实验
第3章计算机组成原理实验
3.1 运算器组成实验
一、实验目的
1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路
S3
S2
S1
S0
M
图3.1 运算器实验电路
图3.1示出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。
RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、
RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU 的A输入端口，DR2接ALU的B输入端口。ALU(U31、U35)由两片74LS181构成，ALU 的输出通过一个三态门（74LS244）发送到数据总线DBUS上。
实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。另有一个指示灯C显示运算器进位标志信号状态。
图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。实验中进行单拍操作，每次只产生一组T1、T2、T3、T4时序脉冲，需将实验台上的DP、DB开关进行正确设置。将DP开关置1，DB开关置0，每按一次QD 按钮，则顺序产生T1、T2、T3、T4一组单脉冲。
74LS181的功能控制条件由S3、S2、S1、S0、M、Cn决定。高电平方式的74LS181的管脚分配和输出端功能符号详见图3.2。
图3.2 74LS181管脚分配和输出端功能符号
74LS181功能表见表3.1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与”运算，符号“/”表示逻辑“非”运算，符号“加”表示算术加运算，符号“减”表示算术减运算。
表3.1 74LS181功能表
三、实验设备
1.TEC-5计算机组成实验系统1台
2.逻辑测试笔一支（在TEC-5实验台上）
3.双踪示波器一台（公用）
4.万用表一只（公用）
四、实验任务
1.按图3.1所示，将运算器模块与实验台操作板上的线路进行连接。由于运算器模块
内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号模拟开
关、与运算器模块的外部连线。注意：为了建立清楚的整机概念，培养严谨的科
研能力，手工连线是绝对必要的。
2.用开关SW7—SW0向通用寄存器堆RF内的R0—R3寄存器置数。然后读出R0—
R3的内容，在数据总线DBUS上显示出来。
3.验证ALU的正逻辑算术、逻辑运算功能。
令DR1=55H，DR2=0AAH，Cn#=1。在M=0和M=1两种情况下，令S3—S0的值从0000B变到1111B，列表表示出实验结果。实验结果包含进位C，进位C由指示灯显示。注意：进位C是运算器ALU最高位进位Cn+4#的反，即有进位为1，无进位为0。
五、实验要求
1.做好实验预习，掌握运算器的数据传输通路及其功能特性，并熟悉本实验中所用
的模拟开关的作用和使用方法。
2.写出实验报告，内容是：
(1)实验目的。
(2)按实验任务2的要求，列表表示出实验结果。
(3)按实验任务3的要求，首先根据表3.1的74LS181功能表计算出理论值，再
在表3.2中记录实验值。
六、实验步骤和实验结果
（1）实验任务2 的实验步骤和结果如下：（假定令R0=34H，R1=21H，R2=52H，R3=65H）1．置DP=1，DB=0，编程开关拨到正常位置。
2．打开电源
以下4条是将34H、21H、52H、65H分别写入R0、R1、R2、R3
3．置K0(WR0)=0，K1(WR1)=0，K4(SW_BUS#)=0，K5(RS_BUS#)=1，K6(LDRi)=1，SW7－SW0=34H。在DBUS上将观察到DBUS=34H。按QD按钮，将34H写入R0。
4．置K0(WR0)=1，K1(WR1)=0，K4(SW_BUS#)=0，K5(RS_BUS#)=1，K6(LDRi)=1，SW7—SW0=21H。在DBUS上将观察到DBUS=21H。按QD按钮，将21H写入R1。
5．置K0(WR0)=0，K1(WR1)=1，K4(SW_BUS#)=0，K5(RS_BUS#)=1，K6(LDRi)=1，SW7—SW0=52H。在DBUS上将观察到DBUS=52H。按QD按钮，将52H写入R2。
6．置K0(WR0)=1，K1(WR1)=1，K4(SW_BUS#)=0，K5(RS_BUS#)=1，K6(LDRi)=1，SW7—SW0=65H。在DBUS上将观察到DBUS=65H。按QD按钮，将65H写入R3。
以下4条是在DBUS总线上显示R0、R1、R2、R3的值
7．置K2(RS0)=0，K3(RS1)=0，K4(SW_BUS#)=1，K5(RS_BUS#)=0，K6(LDRi)=0，在DBUS 上将观察到DBUS=34H。
8．置K2(RS0)=1，K3(RS1)=0，K4(SW_BUS#)=1，K5(RS_BUS#)=0，K6(LDRi)=0，在DBUS 上将观察到DBUS=21H。
9．置K2(RS0)=0，K3(RS1)=1，K4(SW_BUS#)=1，K5(RS_BUS#)=0，K6(LDRi)=0，在DBUS 上将观察到DBUS=52H。
置K2(RS0)=1，K3(RS1)=1，K4(SW_BUS#)=1，K5(RS_BUS#)=0，K6(LDRi)=0，在DBUS 上将观察到DBUS=65H。
（2）实验任务3的实验步骤和实验结果如下：
1．置DP=1，DB=0，编程开关拨到正常位置。
1．打开电源
以下2条是向R0写入55H，向R1写入0AAH。
2．置K0(WR0)=0，K1(WR1)=0，K6(LDRi)=1，K13(ALU_BUS#)=1，K14(SW_BUS#)=0。
置SW7-SW0为55H，按QD按钮，将55H写入R0。
3．置K0(WR0)=1，K1(WR1)=0，K6(LDRi)=1，K13(ALU_BUS#)=1，K14(SW_BUS#)=0。
置SW7-SW0为0AAH，按QD按钮，将0AAH写入R1。
以下1条是将R0写入DR1，将R1写入DR2。
4．置K2(RD0)=0，K3(RD1)=0，K4(RS0)=1，K5(RS1)=0，K6(LDRi)=0，K7(LDDR1和LDDR2)=1。
按QD按钮，将R0写入DR1，将R1写入DR2。这时DR1=55H，DR2=0AAH。
以下2条是M=H时进行逻辑运算。
5．置K6(LDRi)=1，K7(LDR1和LDR2)=0，K8(S0)=0，K9(S1)=0，K10(S2)=0，K11(S3)=0，K12(M)=1，K13(ALU_BUS#)=0，K14(SW_BUS#)=1。在数据总线DBUS上观察到逻辑运算结果0AAH。按QD按钮，观察到进位C为0。
6．其他开关设置都不变，只改变K8(S0)、K9(S1)、K10(S2)、K11(S3)的设置，观察其他15种逻辑运算结果，并按QD按钮，观察进位C。
以下2条是M=L时进行算术运算。
7．置K6(LDRi)=1，K7(LDR1和LDR2)=1，K8(S0)=0，K9(S1)=0，K10(S2)=0，K11(S3)=0，K12(M)=0，K13(ALU_BUS#)=0，K14(SW_BUS#)=1。在数据总线DBUS上观察到算术运算结果为55H。按QD按钮，观察到进位C为0。
8．其他开关设置都不变，只改变K8(S0)、K9(S1)、K10(S2)、K11(S3)的设置，观察其他15种算术运算结果，并按QD按钮，观察进位C。
实验结果如下：
表3.2 实验任务3实验结果(DR1=55H,DR2=0AAH)
实验1运算器组成实验
实验一运算器组成实验 一、实验目的 1、掌握算术逻辑运算加、减、乘、与的工作原理。 2、熟悉简单运算器的数据传输通路。 3、验证试验台运算器的8位加、减、乘、与、直通功能。 二、实验电路 S0,S1,S2为片选信号，通过它们的高低电平的转换，使各模块的电路是否处于工作状态。每次输入数据存入存储器中，通过控制器取出指令，然后进行计算。 三实验过程 一、接线 1、固定接线 RS_BUS#接VCC,禁止寄存器堆RF向数据总线DBUS送数。 IAR_BUS#接VCC,禁止中断地址寄存器IAR向DBUS送数。 CEL#接VCC,禁止双端口RAM向数据总线DBUS送数。 M1、M2接VCC,选择DBUS作为DR1、DR2的数据输入源。 2、其他控制信号线 SW_BUS#接K0;ALU_BUS接K1; S0接K2；S1接K3；S2接K4； LDDR1接K5；LDDR2接K6。 接线图如下：
二、设置功能开关 1、置开关DB=0，DZ=0，DP=1，使实验系统处于单排状态（每按一次QD按钮，顺序产生T1、T 2、T 3、T4各一个脉冲） 2、将开关IP/DBUS拨到DBUS位置；置SW_BUS#(K0)=0，ALU_BUS(K1)=0,使数据输入设备（SW7~SW0）与数据总线DBUS接通；ALU的输出与数据总线DBUS断开。 三、实验操作 1、按下试验台上电源开关，接通电源。按复位按钮CLR#(使实验系统处于初始状态)。 2、置开关SW7~SW0为相应数字（eg:1000001）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000001） 3、置LDDR2=1，LDDR1=0,按QD按钮（产生T3），则将DBUS的数据（1000001）打入DR2。 4、置开关SW7~SW0为相应数字（eg:1000010）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000010） 5、置LDDR2=0，LDDR1=1,按QD按钮（产生T3），则将DBUS的数据（1000010）打入DR1。 6、置K0(SW_BUS#)=1、K1(ALU_BUS)=1。是数据输入设备（SW7~SW0）与数据总线DBUS 断开接通；ALU的输出与数据总线DBUS接通。 7、置S0、S1、S2为相应高低电平，使ALU进行相应计算（见下表）。运算的结果送至数据总线DBUS，DBUS的红色数据指示灯显示运算结果（10000011B）；此时仅为指示灯为C=1。按QD按钮（产生T4），进位C=1保存。 8、其他运算通过变换S0、S1、S2的高低电平进行不同的运算（见下表）。
计算机组成原理实验1_脱机运算器
实验一．脱机运算器部件实验 一、教学计算机的通电启动和关闭操作 1.教学计算机系统通电启动的操作步骤： (1) 准备一台串行接口运行正常的PC机； (2) 将TH-union计原16放在实验台上，打开实验箱的盖子，确定电源处于断开状态； (3) 将黑色的电源线一端接220V交流电源，另一端插在计原16实验箱的电源插座； (4) 取出通讯线，将通讯线的9芯插头接在计原16实验箱后板上左侧位置的串口插座，另一端接 到PC机的串口上； (5) 将计原16实验系统左下方的五个黑色的功能控制开关置于00010的位置（连续、内存读指令、 微程序、联机、16位），开关拨向上方表示“1”，拨向下方表示“0”； (6) 接通电源，船形开关和5V电源指示灯亮。 (7) 在PC机上运行PCEC16.EXE文件，根据使用的PC机的串口情况选“1”或“2”，其它的设置一 般不用改动,直接回车即可。(具体步骤附后) (8) 按一下“RESET”按键,再按一下“START”按键，PC机屏幕上显示： TH-union CRT MONITOR Version 1.0 April 2001 Computer Architectur Lab.， Tsinghua University Programmed by He Jia > 这个版权信息显示出来之后，表示教学机已经进入正常运行状态，等待输入监控命令。 实验注意事项： 1.连接电源线和通讯线前TH-union计原16实验系统的电源开关一定要处于断开状态，否则可能 损坏教学计算机系统的或PC机的串行接口电路； 2.五个黑色控制开关的功能示意图如下： 开关位置，自左向右共5个，分别控制 1 2 3 4 5 向上拨：单步手工拨指令组合逻辑运算器联机 8位 向上拨：连续读内存指令微程序运算器脱机 16位 几种常用的工作方式，（开关向上拨表示为1，向下拨表示0） 工作方式功能开关状态 连续运行程序、硬连线控制器、联机、16位机 00110 连续运行程序、微程序控制器、联机、16位机 00010 单步、手拨指令、硬连线控制器、联机、16位机 11110 单步、手拨指令、微程序控制器、联机、16位机 11010 单步、脱机运算器实验、16位机 10000 2.关闭教学计算机系统 在需要关闭教学计算机系统时，应首先通过安装在机箱右侧板上的开关关闭交流电源，教学机上的全部指示灯都会熄灭。（在需要时，还可以拨掉交流电源连线，断开教学计算机和PC机的串行接口连线），收拾好实验设备并盖好机箱的箱盖。 3.运行仿真终端程序的操作步骤： 1.在PC机上建一个文件夹TH-union计原16（若原来已有则不必重建）； 2.若PCEC16程序尚未拷入，将其拷贝到在用户硬盘中刚建的文件夹里； 3.双击PCEC16图标，出现如图所示的界面：
计算机组成原理运算器实验—算术逻辑运算实验
实验报告 、实验名称 运算器实验—算术逻辑运算实验 、实验目的 1、了解运算器的组成原理。 2、掌握运算器的工作原理。 3、掌握简单运算器的数据传送通路。 4、验证运算功能发生器( 74LS181)的组合功能 三、实验设备 TDN-CM++ 计算机组成原理教学实验系统一套，导线若干四、实验原理 实验中所用的运算器数据通路如图1-1 所示。其中两片74LSl81以串行方式构成8 位字长的ALU，ALU 的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-R 控制，控制运算器运算的结果能否送往总线，低电平有效。为实现双操作数的运算，ALU 的两个数据输入端分别由二个锁存器DR1、DR2 (由74LS273实现)锁存数据。要将数据总线上的数据锁存到DRl、DR2 中，锁存器的控制端LDDR1 和DDR2必须为高电平，同时由T4 脉冲到来。 数据开关“( INPUT DEVICE")用来给出参与运算的数据，经过三态 (74LS245) 后送入数据总线，三态门由SW—B控制，低电平有效。数据显示灯“( BUS UNIT") 已和数据总线相连，用来显示数据总线上的内容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4 为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT ”的相应时序信号引出端，因此，在进行实验时，只需将“W ／R UNIT"的T4接至“ STATE UNIT ”的微动开关KK2 的输入端，按动微动开关，即可获得实验所需的单脉冲。 ALU 运算所需的电平控制信号S3、S2、S1、S0 、Cn、M、LDDRl、 LDDR2 、ALU-B 、SW-B均由“ SWITCH UNIT ”中的二进制数据开关来模拟，其中Cn、ALU —B、SW 一 B 为低电平有效LDDR1 、LDDR2 为高电平有效。 对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。
计算机组成原理实验-运算器组成实验报告
计算机组成原理课程实验报告 9.3 运算器组成实验 姓名：曾国江 学号： 系别：计算机工程学院 班级：网络工程1班 指导老师： 完成时间： 评语： 得分：
9.3运算器组成实验 一、实验目的 1．熟悉双端口通用寄存器堆的读写操作。 2．熟悉简单运算器的数据传送通路。 3．验证运算器74LS181的算术逻辑功能。 4．按给定数据，完成指定的算术、逻辑运算。 二、实验电路 ALU-BUS# DBUS7 DBUS0 Cn# C 三态门（244） 三态门（244）ALU（181） ALU（181） S3S2S1S0M A7A6A5A4F7F6F5F4 F3F2F1F0B3B2B1B0 Cn+4 Cn Cn Cn+4 LDDR2T2 T2 LDDR1LDRi T3 SW-BUS# DR1（273） DR2（273） 双端口通用寄存器堆RF （ispLSI1016） RD1RD0RS1RS0WR1WR0 数据开关(SW7-SW0)数据显示灯 A3A2A1A0B7B6B5B4 图3.1 运算器实验电路 LDRi T3A B 三态门 R S -B U S # 图3.1示出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。
RF(U30)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS 上。 DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU的A输入端口，DR2接ALU的B输入端口。ALU由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。 实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。另有一个指示灯C显示运算器进位标志信号状态。 图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。实验中进行单拍操作，每次只产生一组T1、T2、T3、T4时序脉冲，需将实验台上的DP、DB开关进行正确设置。将DP开关置1，DB开关置0，每按一次QD 按钮，则顺序产生T1、T2、T3、T4一组单脉冲。 三、实验设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 3.双踪示波器一台（公用） 4.万用表一只（公用） 四、实验任务 1、按图3.1所示，将运算器模块与实验台操作板上的线路进行连接。由于运 算器模块内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号
基本运算器实验模板
计算机科学与技术系 实验报告 专业名称计算机科学与技术 课程名称计算机组成原理 项目名称基本运算器实验 班级 学号 姓名 同组人员无 实验日期 2016.5.17
一、实验目的与要求 (一) 实验目的： (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 (二) 实验要求： （1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会特别低，一次实验时间根本无法完成实验内容，即使基本作对了，也很难说懂得了些什么重要教学内容。 （2）应在实验前掌握所有控制信号的作用，写出实验预习报告并带入实验室。 （3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而破坏设备，又要仔细思考实验有关内容，把自己想不明白的问题通过实验理解清楚。 二、实验逻辑原理图与分析 2.1 画实验逻辑原理图 xxxxxxxxxx xxxxxxxxxx 多路开关 判零 A=xx LOG=xx SHF=xx ART=xx 进位 B=xx & &
2.2 逻辑原理图分析 1)运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要 处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM）。 2)各部件对操作数进行何种运算由控制信号S3…S0和CN 来决定，任何时候， 多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU 零标志。 ALU 中所有模块集成在一片CPLD 中。 三、数据通路图及分析 1、逻辑运算
计算机组成原理实验三运算器
实验三：八位运算器组成实验 一：实验目的： 1：掌握运算器的组成原理、工作原理； 2：了解总线数据传输结构； 3：熟悉简单的运算器的数据通路与控制信号的关系； 4：完成给定数据的算术操作、逻辑操作； 二：实验条件： 1：PC机一台； 2：MAX+PLUSⅡ软件； 三：实验内容（一） 1：所用到的芯片 74181：四位算术逻辑运算单元； 74244：收发器（双向的三态缓冲器） 74273：八位D触发器； 74374：八位D锁存器； 74163：八进制计数器； 7449：七段译码器 2:实验电路图 （1）运算器电路图 （A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。 （B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。内部由一个74163构成。
内部结构： （C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。 scan内部结构： （D）运算器电路图
（2）波形仿真图 （A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。
（B）对两个数进行各种数学运算和逻辑运算。加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H
四：实验内容（二） 给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图 （1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B; /A A⊕B A⊙B A and B A or B 输入控制s3s2s1s0 0000 0110 1001 1011 1110 计算结果FAH 0FH F0H 00H 0FH
计算机组成原理实验报告运算器组成存储器
计算机组成原理实验报告 一、实验1 Quartus H的使用 一．实验目的 掌握Quartus H的基本使用方法。 了解74 1 38(3：8)译码器、74244、74273的功能。 利用Quartus H 验证74138 (3: 8)译码器、74244、74273 的功能。 二．实验任务 熟悉Quartus H中的管理项目、输入原理图以及仿真的设计方法与流程。新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。 三．74138、74244、74273的原理图与仿真图 1.74138 的原理图与仿真图 74244的原理图与仿真图 1.
实验2运算器组成实验 一、 实验目的 1. 掌握算术逻辑运算单元（ALU 的工作原理。 2. 熟悉简单运算器的数据传送通路。 3. 验证4位运算器（74181）的组合功能。 4. 按给定数据，完成几种指定的算术和逻辑运算。 二、 实验电路 附录中的图示出了本实验所用的运算器数据通路图。 8位字长的ALU 由2 片74181构成。2片74273构成两个操作数寄存器 DR1和DR2用来保存参 与运算的数据。DR1接ALU 的A 数据输入端口，DR2接 ALU 的B 数据输入端 口，ALU 的数据输出通过三态门74244发送到数据总线BUS7-BUS 上。参与 运算的数据可通过一个三态门74244输入到数据总线上，并可送到DR1或 DR2 暂存。 图中尾巴上带粗短线标记的信号都是控制信号。除了 T4是脉冲信号外，其 4. 74273的原理图与仿真图、
他均为电位信号。nCO, nALU-BUS nSW-BU鈞为低电平有效。 三、实验任务按所示实验电路，输入原理图，建立.bdf 文件。 四. 实验原理图及仿真图 ，然后利用ALU的直通功能，检查DR1 DR2中是否保存了所置的数。 其实验原理图如下： 波形图如下： 实验 3 半导体存储器原理实验 （一）、实验目的 （1）熟悉静态随机存储器RAM和只读存储器ROM勺工作特性和使用方法； （2）熟悉半导体存储器存储和读出数据的过程； （3）了解使用半导体存储器电路时的定时要求。 （二）、实验要求 利用Quartus H器件库提供的参数化存储单元，设计一个由128X8 位的RAM和128X8位的ROM勾成的存储器系统。请设计有关逻辑电路，要求仿真通过，并设计波形文件，验证该存储器系统的存储与读出。 （三）、实验原理图与仿真图 ram内所存储的数据： rom 内所存储的数据： 仿真图如下： （四）心得体会 本次试验中，我们应该熟练掌握Quartus H软件的使用方法；熟悉静态随机存储器RAM和只读存储器RO啲工作特性和使用方法；熟悉半导体存储器存
实验一 运算器实验
武汉工程大学 计算机科学与工程学院 《计算机组成原理》实验报告 专业班级XX 实验地点机电大楼302 学生学号XX 指导教师XX 学生姓名XX 实验时间第10周 实验项目运算器实验 实验类别操作性（√）验证性（）设计性（）综合性（）其它（） 实验目的及要求 实验目的： 1、掌握简单运算器的数据传输方式。 2、验证运算功能发生器（74LS181）及进位控制的组合功能。 实验要求： 完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。 成绩评定表 类别评分标准分值得分合计 上机表现积极出勤、遵守纪律 主动完成实验设计任务 30分 程序代码比较规范、基本正确 功能达到实验要求 30分 实验报告及时递交、填写规范 内容完整、体现收获 40分 评阅教师： 日期：年月日 实验内容
一、实验原理 图1-1 运算器原理 实验中所用的运算器原理如图1-1所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由二个锁存器（74LS273）锁存，锁存器的输入已连至数据总线，数据开关（INPUT UNIT）用来给出参与运算的数据，经一三态门（74LS245）和数据总线相连，数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内容。 本实验装置的控制线（CTR-IN UNIT）应与（CTR-OUT UNIT）相连，数据总线、时序电路（TIME UNIT）产生的脉冲信号（T1-T4）、P（1）、P（2）、P（3）本实验装置已作连接，（CLK UNIT）必须选择一档合适的时钟，其余均为电平控制信号（HC-UNIT）。进行实验时，首先按动位于本实验装置右中则的复位按钮使系统进入初始待令状态，在LED显示器闪动出现“P.”的环境下，按动增址命令键使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态，在
运算器实验报告模板
脱机运算器实验报告 理论课教师姓名：高金山实验指导教师：刘万成 组号：姓名：闫麟阁学号：12281212 实验目的： （1）了解脱机操作下AM2901运算器的功能与控制信号的使用，了解运算器AM2901的内部结构及工作时序，观察运算器运算的结果对状态标志的影响。 （2）深入了解AM2901运算器的功能与具体用法，掌握用AM2901完成各种运算操作时各控制信号的使用，观察指令执行的结果对状态标志的影响；了解4片AM2901的级联方式，深化运算器部件的组成、设计、控制与使用等诸项知识。 实验内容： 1.将教学机左下方的5个拨动开关置为1XXOO（单步、16位、脱机）；先按一下“RESET”按键，再按一下“START”按键，进行初始化。 2.接下来，按下表所列的操作在机器上进行运算器脱机实验，将结果填入表中：其中D1取为0101H，D2取为1010H；通过两个12位的红色微型开关向运算器提供控制信号，通过16位数据开关向运算器提供数据，通过指示灯观察运算结果及状态标志。 运算器实验（1） 实验结果分析（每人选择2个操作运算进行控制信号取值和运算结果值的分析）：
此式的功能是R0∨R1然后将值赋给R1，由于有两个值，所以A、B口均有对应地址输入，B 对应的是R0，所以B的地址为0001，A对应的是R1,所以A的地址为0000。因为最后的值存储到B口多对应的地址并输出，所以I8-I6所选值为011；该式实现的是并运算，所以I5-I3所选值为011；数据来源是A和B，所以I2-I0所选值为001。 该式接受ALU的标志位输出的值，所以SST所选值为001；该式执行的并（SUB），所以SSH SCI 所选值为000。 因为R0=0101，R1=1010，所以按START前ALU的输出值为0F0F，故输出值为0F0F。 此时的功能是实现R0的逻辑左移功能，由于只有一个值，所以只有B口有对应地址输入，B对应的是R0，所以B的地址为0000。因为最后的值存储到B口对应的地址并输出，所以I8-I6所选值为111,；该式实现的是逻辑左移，所以I5-I3取000（加法）；数据来源是B，所以I2-I0所选值为011。 该式是左移操作，另三个标志不变，所以SST所选值为110；SSH SCI所选值为100。 因为R0=FEFE，实现逻辑左移后补0,所以按START之前R0为FEFE，按START后R0变为FDFC。 运算器实验（2） 实验步骤 将教学机左下方的5个拨动开关置为1XX00（单步、16位、脱机）；先按一下“RESET”按键，再按一下“START”按键，进行初始化。接下来，按下表所列的操作在机器上进行运算器脱机实验，将结果填入表中：
运算器部件实验报告
实验一运算器部件实验报告 班级____________ 姓名_______________ 学号 _______________ 日期_____________ 一、实验目的 熟悉与深入理解4位运算器芯片Am2901的功能和内部组成，运行中要求使用的控制信号及其各自的控制作用。 熟悉与深入理解用4片4位的运算器芯片构成16位的运算器部件的具体方案，各数据位信号、各控制位信号的连接关系。 熟悉与深入理解用2片GAL20V8芯片解决ALU最低位的进位输入信号和最高、最低位的移位输入信号、实现4位的标志位寄存器的方案，理解为什么这些功能不能在运算器芯片之内实现而要到芯片之外另外处理。 明确教学计算机的运算器部件，使用总计24位的控制信号就完全确定了它的全部运算与处理功能，脱机运算器实验中可以通过24位的微型开关提供这些控制信号。 二、实验说明 脱机运算器实验，是指让运算器从教学计算机整机中脱离出来，此时，它的全部控制与操作均需通过24位的微型开关来完成，通过开关、按键控制教学机的运算器完成指定的运算功能，并通过指示灯观察运算结果。 三、实验要求 1、实验之前认真预习，写出预习报告，包括操作步骤，实验过程所用数据和运行结果等 2、实验过程当中，要仔细进行，防止损坏设备，分析可能遇到的各种现象，判断结果是否正确，记录运行结果 3、实验之后，认真写出实验报告，包括对遇到的各种现象的分析，实验步骤和实验结果，自己在这次实验的心得体会与收获。 四、实验所使用到的控制信号 AM2901所用的控制信号 运算器用到的GAL20V8的控制信号
五、实验步骤 1、将教学机设置为单步、16位、脱机状态下，即把教学机左下方的5个控制开关置为1XX00。 2、按一下RESET按键，进行初始化。 3、按照指定功能给出控制信号和数据信息，观察各信号指示灯状态。 4、按压START键，给出脉冲信号，观察各信号灯状态。 六、实验内容 1、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中 2、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中 运算器功能所用到的控制信号
运算器部件实验报告
实验一运算器部件实验报告 班级姓名学号日期 一、实验目的 ●熟悉与深入理解4位运算器芯片Am2901的功能和内部组成，运行中要求 使用的控制信号及其各自的控制作用。 ●熟悉与深入理解用4片4位的运算器芯片构成16位的运算器部件的具体方 案，各数据位信号、各控制位信号的连接关系。 ●熟悉与深入理解用2片GAL20v8芯片解决ALU最低位的进位输入信号和 最高、最低位的移位输入信号、实现4位的标志位寄存器的方案，理解为什么这些功能不能在运算器芯片之内实现而要到芯片之外另外处理。 ●明确教学计算机的运算器部件，使用总计24位的控制信号就完全确定了它 的全部运算与处理功能，脱机运算器实验中可以通过24位的微型开关提供这些控制信号。 二、实验说明 脱机运算器实验，是指让运算器从教学计算机整机中脱离出来，此时，它的全部控制与操作均需通过24位的微型开关来完成，通过开关、按键控制教学机的运算器完成指定的运算功能，并通过指示灯观察运算结果。 三、实验要求 1、实验之前认真预习，写出预习报告，包括操作步骤，实验过程所用数据和运行结果等 2、实验过程当中，要仔细进行，防止损坏设备，分析可能遇到的各种现象，判断结果是否正确，记录运行结果 3、实验之后，认真写出实验报告，包括对遇到的各种现象的分析，实验步骤和实验结果，自己在这次实验的心得体会与收获。 四、实验所使用到的控制信号 AM2901所用的控制信号
1、将教学机设置为单步、16位、脱机状态下，即把教学机左下方的5个控制开关置为1XX00。 2、按一下RESET按键，进行初始化。 3、按照指定功能给出控制信号和数据信息，观察各信号指示灯状态。 4、按压START键，给出脉冲信号，观察各信号灯状态。 六、实验内容 1、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中。 运算器功能所用到的控制信号
《计算机组成原理》实验报告---8位算术逻辑运算实验
. '. 计算机专业类课程 实验报告 课程名称：计算机组成原理 学 院：信息与软件工程学院 专 业：软件工程 学生姓名： 学 号： 指导教师： 日 期： 2012 年 12 月 15 日
电子科技大学 实验报告 一、实验名称：8位算术逻辑运算实验 二、实验学时：2 三、实验内容、目的和实验原理： 实验目的： 1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。 2.掌握模型机运算器的数据传送通路组成原理。 3.验证74LS181的组合功能。 4.按给定数据，完成实验指导书中的算术／逻辑运算。 实验内容： 使用模型机运算器，置入两个数据DR1=35，DR2=48，改变运算器的功能设定，观察运算器的输出，记录到实验表格中，将实验结果对比分析，得出结论。 实验原理： 1.运算器由两片74LS181以并/串形式构成8位字长的ALU。
. '. 2.运算器的输出经过一个三态门（74LS245）和数据总线相连。 3.运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。 4.锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给 出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。 5.数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内 容。 实验器材（设备、元器件）：模型机运算器 四、实验步骤： 1. 仔细查看试验箱，按以下步骤连线 1）ALUBUS连EXJ3 2) ALU01连BUS1 3) SJ2连UJ2 4) 跳线器J23上T4连SD 5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边 6) AR跳线器拨在左边，同时开关AR拨在“1”电平 2. 核对线路，核对正确后接通电源 3. 用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。
运算器组成实验
实验二 运算器组成实验 1．算术逻辑运算实验 一．实验目的 1． 了解简单运算器的数据传输通路。 2． 验证运算功能发生器的组合功能。 3． 掌握算术逻辑运算加、减、与的工作原理。 4． 验证实验台运算的8位加、减、与、直通功能。 5． 按给定数据，完成几种指定的算术和逻辑运算。 二．实验内容 1．实验原理 算术逻辑单元ALU 的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功能用VHDL 硬件描述语言编辑而成，构成8位字长的ALU 。参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER 产生，计数时钟是Sclk （图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N 为低位的进位位；F[7..0]为输出结果，C O 为运算后的输出进位位。两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU 功能如表2-1所示。 表2-1 ALU181的运算功能 选择端 高电平作用数据 S3 S2 S1 S0 M=H M=L 算术操作 逻辑功能 Cn=L （无进位） Cn=H （有进位） 0 0 0 0 A F = A F = 1加A F = 0 0 0 1 B A F += B A F += )(B A F +=加1 0 0 1 0 B A F = B A F += B A F +=+1 0 0 1 1 0=F =F 减1（2的补码） 0=F 0 1 0 0 AB F = B A A F 加= B A A F 加=加1 0 1 0 1 B F = )(B A F +=加B A )(B A F +=加B A +1 0 1 1 0 B A F ⊕= B A F 减= 1减减B A F = 0 1 1 1 B A F = B A F += 1)(减B A F += 1 0 0 0 B A F += AB A F 加= AB A F 加=加1 1 0 0 1 B A F ⊕= B A F 加= B A F 加=加1 1 0 1 0 B F = AB B A F ）加（+= AB B A F 加)(+=加1 1 0 1 1 AB F = AB F = 1减AB F = 1 1 0 0 1=F A A F 加=* 1加加A A F = 1 1 0 1 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 0 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 1 A F = A F = 1减A F = 注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加 注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。 三．实验步骤 （1）设计ALU 元件 在Quartus II 环境下，用文本输入编辑器Text Editor 输入ALU181.VHD 算术逻辑单元文件，编译VHDL 文件，并将ALU181.VHD 文件制作成一个可调用的原理图元件。 （2）以原理图方式建立顶层文件工程
实验一：运算器实验
《计算机组成原理》 实验报告实验一：运算器实验 学院： 专业： 班级学号： 学生姓名： 实验日期： 指导老师： 成绩评定： 计算机学院计算机组成原理实验室
实验一 一、实验名称：运算器实验 二、实验目的： 1、掌握运算器的组成及工作原理； 2、熟悉ALU执行算术运算与逻辑运算的具体实现过程； 3、掌握ALU 算术与逻辑运算的控制方法 三、实验内容： 1、两8位操作数的算术运算及进位影响 2、两8位操作数的逻辑运算及进位影响 3、不同控制组合下的算术与逻辑运算的输出结果 四、实验设备： EL-JY-II型计算机原理实验系统 五、实验步骤： 1、在系统断电的情况下，按实验指导书接线图完成本次实验的接线； 2、系统上电，拨动清零开关，系统清零； 3、从数据输入开关电路输入第一个8位数据，开放数据总线，使数据进入暂存寄存器A； 4、从数据输入开关电路输入第二个8位数据，开放数据总线，使数据进入暂存寄存器B； 5、关闭数据输入开关，开启ALU输出，检查两个8位数据正确与否，有错通过步骤3改正； 6、拨动功能选择端S3，S2，S1，S0 进行算术运算，记录ALU输出结果； 7、重复步骤6，直到S3，S2，S1，S0所有组合（16种）被完成； 8、对实验结果进行检查，如有错误，找出原因，重做实验，直到正确为止。 六、实验结果 整个实验记录的实验结果如下：
七、分析讨论 S0， S1，S2，S3是功能选择控制端，决定是做加、减、逻辑与、逻辑或、逻辑异或、移位等运算，表一的实验结果与手工验算完全一致，从而验正了整个ALU的算术/逻辑运算功能和移位处理功能。灵活运用S0，S1，S2，S3的不同组合可以实现许多其它功能，如通过移位运算可以实现数据的乘2（左移一位）和除2运算（右移一位），此外选择S3S2S1S0=0000或S3S2S1S0=0001将操作数A 或B可以直接送到ALU的输出，这样可以直接验证输入数据是否正确。本次实验通过算术加法运算观察到对进位位FC和零标志FZ的影响，和手工验算的结果一致。实验也涉及到了数据总线，总线有三个性质：公共性、驱动性和三态性，在数据输入时利用控制开关来控制三态，有效时输出数据，无效时数据输入缓冲器呈高阻（相当断开）与数据总线隔离；公共性是总线的最根本的属性，所有传输的数据都通过共享数据线分时完成的，何时完成靠控制信号来区分，如输入的两个8位数据就是通过数据总线分两次（分时）传送的。（不少于100字） 八、心得体会 这是计算机组成原理的第一个实验，虽然还有点陌生，但基本熟悉了整个实验系统的基本结构，了解了该实验装置按功能分成几大区，学会何时操作各种开关、按键。最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法，了解了进位对算术与逻辑运算结果的影响，对时序是如何起作用的没太弄清楚，相信随着后续实验的进行一定会搞清楚的。 （蓝色字部分学生根据具体实验的实验指导书及实验内容和过程自己填写）
计算机组成原理运算器实验报告
计算机组成原理实验一 运算器实验 一、实验目的： 1、掌握简单运算器的数据传输方式。 2、验证运算功能发生器（74LS181）及进位控制的组合功能。 二、实验要求： 完成不带进位及带进位算数运算实验、逻辑运算实验，了解算数逻辑运算单元的运用。 三、实验原理： 74LS181是4位算术逻辑运算器，用两个74LS181并联可以实
现8位运算，为了实现双操作的运算，ALU 的输入端分别由两个锁存器DR1，DR2锁存数据。数据显示灯和数据总线相连接，用来显示数据总线上的内容。由于实验电路中的时序信号均已连接至W ／ＲＵＩＴ相应的时序信号引出端，只要微动开关，即可获得实验所需的单脉冲。 四、 实验连接： 1.八位运算器控制信号连接： S3，S2，S1，S0，M ，/CN ，LDDR1，LDDR2，LDCZY ，/SW-B ，/ALU-B ，Cn+4 Cn+4I 2.完成连接并检查无误后接通电源。 五、实验仪器状态设定： 在闪动的“P.”状态下按动“增址”命令键，使LED 显示器自左向右第一位显示提示符“H ”，表示本装置已进入手动单元实验状态。 五、 实验项目： （一）算数运算实验 拨动二进制数据开关向DR1和DR2寄存器置数（灯亮为1，灯灭为0）。 步骤如下: [CBA=001] [LDDR1=1] [LDDR1=0] [LDDR2=0] [LDDR2=1] 数据开关 （01100101） 三态门 寄存器DR1 （01100101） 数据开关 （10100111） 寄存器DR2 （10100111）
[“按STEP”] [“按STEP”] 然后检查数据： 1.关闭数据输入三态门（CBA=000） 2.打开ALU输出三态门（CBA=010） 3.当置S3，S2，S1，S0，M为11111时，总线指示灯显示DR1中的数 4.当置S3，S2，S1，S0，M为10101时，总线指示灯显示DR2中的数 算数运算（不带进位）实验： 置CBA=010，S3，S2，S1，S0，M，/CN为100101，LDCZY=0，则数据总线指示灯显示00001100（0CH） （二）进位控制实验 （1）进位标志清零 CBA＝000 置S3，S2，S1，S0，M为00000 置/CN为0，LDCZY为1 按STEP （2）向DR1和DR2置数（同上） （3）验证进位运算及进位锁存功能，使/CN=1,LDCZY=1,来进行算数运算。 给定DR1=65，DR2=A7，改变运算器功能（逻辑或非运算方法见逻辑运算实验），得到运算器输出记录如下： DR1 DR2 S3 S2 S1 S0 M=0 (算数运算) M=1 （逻辑运算）CN=1 无进位 CN=0 有进位 65 A7 0000 F=（65）F=（66）F=（9A） 0001 F=（E7）F=（E8）F=（18） 0010 F=（7D）F=（7E）F=（82） 0011 F=（FF）F=（0）F=（0） 0100 F=（A5）F=（A6）F=（82） 0101 F=（27）F=（B8）F=（58） 0110 F=（BD）F=（-42）F=（C2） 0111 F=（3F）F=（40）F=（40） 1000 F=（8A）F=（E3）F=（BF） 1001 F=（C）F=（10D）F=（3D） 1010 F=（A2）F=（BE）F=（A7） 1011 F=（25）F=（7D）F=（7D） 1100 F=（CA）F=（CB）F=（1） 1101 F=（4C）F=（DD）F=（7D） 1110 F=（E2）F=（E3）F=（77） 1111 F=（64）F=（65）F=（65）
实验一基本运算器实验
山西大学计算机与信息技术学院 实验一基本运算器实验 一、实验目的： （1 ）了解运算器的组成结构 （2 ）掌握运算器的工作原理 二、实验内容： 1、实验原理： 本实验的原理如图1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器 A和暂存器B,三个部件同时接受来自 A和B的数据各部件对操作数进行何种运算由控制信号S3,S0和 CN来决定，任何时候，多路选择开关只选择三部件中一 个部件的结果作为 ALU的输出。如果是影响进位的运算，还将置进位标志 FC,在运算结果输出前，置ALU零标志。ALU 中所有模 块集成在 一片 运算器部件由一片 CPLD实现。ALU的输入和输出通过三态门74LS245连到CPU内总线上，另 外还有指示灯标明进位标志FC和零标志FZ。图中除T4和CLR其余信号均来自于 ALU单元的排线 座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4, CLR都连接至 CON 单元的CLR按钮。T4由时序单元的TS4提供，其余控制信号均由 CON单元的二进制数据开关模拟给出。控制信号中除 T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。 表1-1运算器逻辑功能表（表中“ X ”为任意态，下同） 运算类型S3 S2 S1 S0CN 功能 逻辑运算0000 X 台匕 F=A （直通）能0001 X F=B （直通） 课程名称 2011级计算机科学与技术计算机组成原理课程设计实验日期 批改日期 实验名称学号专业班级指导教师 CPLD
0100 X F= A' （FZ ） 0101 X F=A 不带进位循环右移 B （取低 3位）位 （FZ ） 0110 0 F=A 逻辑右移一位 （FZ ） 移位运算 1 F=A 带进位循环右移一位 （FC ，FZ ） 0111 0 F=A 逻辑左移一位 （FZ ） 1 F=A 带进位循环左移一位 （FC ，FZ ） 1000 X 置 FC=CN （FC ） 1001 X F=A 加 B （FC ，FZ ） 1010 X F=A 加B 加FC （FC ， FZ ） 算术运算 1011 X F=A 减 B （FC ， FZ ） 1100 X F=A 减 1 （FC ， FZ ） 1101 X F=A 加 1 （FC ， FZ ） 1110 X （保留） 1111 X （保留） 算器零标志，表中功能栏内的 FC FZ 表示当前运算会影响到该标志。 ST 按钮，产生一个 T4上升沿，则将二进制数置入暂 中，暂存器A 的值通过ALU 单元的A7,A0八位 LED 灯显 示。 用输入开关向暂存器 B 置数。 拨动CON 单元的SD27,SD20数据开关，形成另外一个二进制数。 置LDA=0，LDB=1,连续按动时序单元的 ST 按钮，产生一个 T4上升沿，则将二进制数置入暂 中，暂存器B 的值通过ALU 单元的B7,B0八位 LED 灯显示。 改变运算器的功能设置，观察运算器的输出。置 ALU_B=0、LDA=0 LDB=0,然后按表1-1置 S3、S2、S1、S0和Cn 的数值，并观察数据总线 LED 显示灯显示的结果。 2、实验步骤: ⑴ ⑶ 查接线， ⑷ ① KK1、KK3置为’运行’档。 打开电源开关，如果听到有’嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检 直到错误排除。然后按动 CON 单元的 用输入开关向暂存器 A 置数。 拨动CON 单元的SD27,SD20数据开关， CLR 按钮，将运算器的 A 、B 和FC 、FZ 清零。 形成用户指定的二进制数，数据显示亮为’1'，灭 为‘ 0'。 ② 存器A （5） ① ② 存器B 置LDA=1, LDB=0连续按动时序单元的 按图1-2连接实验电路，并检查无误。
计算机组成原理实验-运算器实验报告
1.逻辑运算 （1）S3S2S1S0=0000时，F=A，例如：当A=00010101，B=01101001时 F=00010101； 当A=01011000时，B=01011110时 F=01011000 （2）S3S2S1S0=0001时，F=B，例如： 当A=10110111，B=01110010时 F=01110010 当A=11100011，B=01010110 F=01010110 （3）S3S2S1S0=0010时，F=AB。例如：当A=10110010，B=10010111时 F=10010010 当A=11000011，B=00111100时 F=00000000 （4）S3S2S1S0=0011时，F=A+B。例如：当A=00110101，B=11001010时， F=11111111 当A=01011011，B=11000101时 F=11011111 （5）S3S2S1S0=0100时，F=/A。例如：
当A=00110100，B=11010010时， F=11001011 当A=01001111，B=10100101时 F=10110000 2.移位运算 （1）S3S2S1S0=0101时，F=A逻辑右移B（取低三位）位。例如： 当A=01000101，B=00000010时， F=00010001 当A=01011011，B=00000101时 F=00000010 （2）S3S2S1S0=0110时，F=A逻辑左移B（取低三位）位。例如： 当A=00110101，B=00000011时， F=10101000 当A=01101011，B=00000001时 F=11010110 （3）S3S2S1S0=0111时，F=A算术右移B位。例如：当A=01110101，B=00000010时， F=00011101 当A=01000111，B=00000101时