EP2C5T144核心板说明

EP2C5T144最小系统开发板说明

1.概述

本开发板采用的主芯片FPGA型号为Altera公司CycloneII系列的EP2C5T144，等效门数为23万门。开发板电源采用5V直流电，通过板上完善的电源系统，为FPGA等元件提供所需的各种电压，并可向外输出5V、3.3V、1.2V电压。板上配有EPCS4配置芯片，JTAG和AS两种下载端口，50MHz有源晶振。设有6个LED发光二极管，用作简单输出。FPGA的所有引脚均通过2.54mm标准排针引出。

2.原理图分析

2.1各种电压的得到

如上图所示，开发板的输入电压是5V 。通过U3：LM1085-3.3的LDO 芯片，得到3.3V 电压。此芯片最大电流支持到3A 。再通过AMS1117-1.2（板上显示REG1117，这只是芯片品牌不同，功能相同），获取1.2V 电压。

3.3V 电压是提供给FPGA 的IO 使用的。也就是说，FPGA 的IO 引脚电平采用的是3.3V 。1.2V 电压是提供给FPGA 内核的工作电压，以及FPGA 内部PLL 的工作电压。1.2V 电压的纯净程度要求比较高，故采用C25钽电容滤波。

2.2 IO 电压、内核电压供电连接

如左图，VCCIO1-VCCIO4四组电压均连接3.3V 。FPGA 有很多的IO ，它们是分

组的。在EP2C5T144芯片中，分为四组（Bank ），每组（每个Bank ）的IO 引脚供电是独立的，因此可以采用不同的电平标准。本开发板的所有IO 脚都采用

3.3V 电压标准，所以所有的VCCIO 都连接3.3V 。

VCCINT 为FPGA 内核工作电压输入。CycloneII 系列的FPGA 均采用1.2V 的内核电压，所以这里连接1.2

V 。

2.3 PLL （锁相环）电压供电连接

EP2C5T144片内含有2个PLL 。PLL 的作用是产生各种频率的时钟，在FPGA 中拥有重要的地位。VCCA_PLL1、VCCD_PLL1和VCCA_PLL2、VCCD_PLL2分别是两个PLL 的模拟电源、数字电源。其中，PLL 对模拟电源的纯净度要求特别高，因此采用C19钽电容滤波和0.1uF 电容去耦。

2.4 对外输出电压

如图，各种电压可通过P7向外输出。使用时，注意共地，且不要超过电源的最大供电电流。

2.5 时钟源

GND

如上图，FPGA 可拥有7个时钟源。板上的有源晶振OSC 提供50MHz 的时钟，输入给FPGA 的CLK0时钟源。这个时钟源可通过PLL 倍频、分频等方法得到各种频率的时钟。有源晶振的电源使用PI 型滤波，保证电源质量。

另外，还可通过P5接口输入外部时钟。 2.6 IO 引脚引出

EP2C5T144拥有丰富的User IO （用户IO 引脚）。开发板通过2.54mm 标准排针，引出了所有的用户IO 引脚，并在排针旁边标明了对应FPGA 的引脚号，方便用户在开发的时候自行扩展到别的电路上。上图是Bank1的引出情况。

2.7 配置电路

GND

参照配套电子书《Altera FPGA/CPLD 设计 基础篇》第六章设计！

GND

GND

GND

GND