双栅和环栅MOSFET中短沟效应引起的阈值电压下降

双栅和环栅MOSFET中短沟效应引起的阈值电压下降
双栅和环栅MOSFET中短沟效应引起的阈值电压下降

CMOS工艺制备的高压PMOSFET温度特性研究

CMOS工艺制备的高压PMOSFET温度特性研究 李红征1,2,周川淼2,于宗光2,1 (1.江南大学信息工程学院,江苏无锡214036;2.中国电子科技集团第58研究所,江苏无锡214035) 1 引言 本文采用1.5μmP阱单层多晶单层金属CMOS工艺制作的高压PMOSFET,结构如图1。高压PMOSFET 采用多晶场板偏置栅(offset-Gate)结构MOS管,采用不对称高压结构,仅在漏端制作漂移区。该结构高压管击穿电压为55V,阈值电压为0.92V,驱动电流为25mA,且不影响与低压CMOS器件的兼容和集成,高压PMOS与常压CMOS的PCM参数如表1。 这种高压PMOSFET结构具有如下特点: (1)在沟道与漏之间加入P-区域作为漏漂移区,P-区域版图由P阱层次和P-场注入层次定义,不需要附加任何工艺,与P阱常压CMOS工艺完全兼容; (2)高压结构与常压CMOS电路集成在同一芯片上,高压管的阈值电压和常压管相同,所有常压CMOS电路的设计规则和器件参数都不受影响。 2 高压PMOSFET的温度特性 本文采用Cascade探针台与Agilent 4155B参数测试仪测试了采用上述结构与标准CMOS工艺制备的高压PMOSFET在不同温度下(27℃-200℃)的器件特性,其版图尺寸、工艺条件均采用最佳方案,测试的高压PMOSFET宽长比为50:4。 2.1 高压PMOSFET特性的温度效应 图2为采用最佳版图尺寸、工艺条件制作的高压PMOSFET(50:4)在不同温度下(27℃、80℃、100℃、150℃、200℃)的器件IDS-VDS特性,VDS为0V~-35V,VGS=-5V。

MOSFET的重要特性

MOSFET的重要特性 (1)为什么E-MOSFET的阈值电压随着半导体衬底掺杂浓度的提高而增大?而随着温度的升高而下降? 【答】E-MOSFET的阈值电压就是使半导体表面产生反型层(导电沟道)所需要加的栅极电压。对于n沟道E-MOSFET,当栅电压使得p型半导体表面能带向下弯曲到表面势ψs≥2ψB时,即可认为半导体表面强反型,因为这时反型层中的少数载流子(电子)浓度就等于体内的多数载流子浓度(~掺杂浓度);这里的ψB是半导体Fermi势,即半导体禁带中央与Fermi能级之差。阈值电压VT包含有三个部分的电压(不考虑衬偏电压时):栅氧化层上的电压降Vox;半导体表面附近的电压降2ΨB:抵消MOS系统中各种电荷影响的电压降——平带电压VF。 在阈值电压的表示式中,与掺杂浓度和温度有关的因素主要是半导体Fermi势ψB。当p 型半导体衬底的掺杂浓度NA提高时,半导体Fermi能级趋向于价带顶变化,则半导体Fermi 势ψB增大,从而就使得更加难以达到ψs≥2ψB的反型层产生条件,所以阈值电压增大。 当温度T升高时,半导体Fermi能级将趋向于禁带中央变化,则半导体Fermi势ψB 减小,从而导致更加容易达到ψs≥2ψB的反型层产生条件,所以阈值电压降低。 (2)为什么E-MOSFET的源-漏电流在沟道夹断之后变得更大、并且是饱和的(即与源-漏电压无关)? 【答】E-MOSFET的沟道夹断是指栅极电压大于阈值电压、出现了沟道之后,源-漏电压使得沟道在漏极端夹断的一种状态。实际上,沟道在一端夹断并不等于完全没有沟道。当栅电压小于阈值电压时,则完全没有沟道,这是不导电的状态——截止状态。而沟道的夹断区由于是耗尽区,增加的源-漏电压也主要是降落在夹断区,则夹断区中存在很强的电场,只要有载流子到达夹断区的边缘,即可被电场拉过、从漏极输出,因此夹断区不但不阻止载流子通过,而相反地却能够很好地导电,所以有沟道、并且沟道在一端夹断的状态,是一种很好的导电状态,则沟道夹断之后的输出源-漏电流最大。

带UVLO功能的CMOS零温度系数带隙基准

第37卷 增刊 电 子 科 技 大 学 学 报 V ol.37 suppl 2008年6月 Journal of University of Electronic Science and Technology of China Jun. 2008 带UVLO 功能的CMOS 零温度系数带隙基准 张 涛,李伊珂,廖永波 (电子科技大学VLSI 设计中心 成都 610054) 【摘要】采用CMOS 工艺设计了一种零温度系数的带隙基准与零温度系数欠压闭锁(UVLO)的复用电路。由于这种复用,使其与传统的采用BiCMOS 或CMOS 工艺设计的电路相比,工艺成本低,易于实现。电路由通过改进的带隙结构产生零温度系数的基准电压,并同时检测输入电压,产生对温度和工艺不敏感的输入电压检测信号跳变阈值,实现欠压闭锁。同时通过反馈实现迟滞,克服了单一阈值的弱抗干扰能力。 关 键 词 带隙基准; CMOS 工艺; 温度系数; 欠压闭锁 中图分类号 TN431.1 文献标识码 A CMOS Band-Gap Voltage Reference of Zero Temperature Coefficients with UVLO Function ZHANG Tao, LI Yi-ke, and LIAO Yong-bo (VLSI Design Center, University of Electronic Science and Technology of China Chengdu 610054) Abstract This paper proposes a voltage reference based on standard CMOS process. The reference voltage with zero temperature coefficient is generated by the modified band-gap structure. By monitoring the input voltage, the reference generates a precise UVLO signal whose threshold voltage has little dependence to the temperature and technology change. Additionally, the hysteresis is realized by using a feedback circuit. Key words band-gap voltage reference; CMOS process; temperature coefficients; UVLO 收稿日期:2008 ? 03 ? 04 作者简介:张 涛(1979 ? ),男,硕士生,主要从事模拟集成电路方面的研究. 随着CMOS 工艺的不断进步,CMOS 技术对器件 性能的限制越来越少,导致CMOS 工艺在模拟集成 电路设计中被广泛应用。同时,使用CMOS 工艺有 利于降低芯片的成本,增强芯片的竞争力。 然而由于MOSFET 表面器件自有的一些缺陷, 无法使用MOS 器件来得到十分准确的基准电压。实 际电路中往往使用寄生PNP 晶体管来构成带隙结构 实现基准电压源的功能。与此同时,高精度的 UVLO(欠压闭锁)零电路也需要使用带隙比较器结 构来得到与温度和工艺变化无关的跳变阈值。由于寄生PNP 三极管与MOS 器件相比,面积较大(以 MagnaChip 公司0.5 μm 的模拟CMOS 工艺库为例,其中一个最小单位PNP 管面积为100 μm×100 μm),因此如果两者分开实现,将使芯片的面积开支增加。 本文提出了一种将上述两种功能仅用一个带隙结构模块实现的电路。该电路结构可输出与普通带隙基准结构精度相当的基准电压,并且同时输出一个高精度欠压闭锁信号来判断电压是否过低,实现电路欠压保护的功能。该欠压闭锁信号的精度也与由单一功能模块实现的UVLO 信号精度相当。 1 传统带隙结构的基准电压源及 UVLO 电路原理 1.1 基准电压源 由于双极型晶体管的基极?发射极电压V BE 呈负温度系数,而两个双极型晶体管工作在相同的工作电流时,它们的基极?发射极电压差?V BE 正比于绝对温度[1-2],故取: REF BE BE V V K V =+? (1) 将式(1)对温度微分,并代入V BE 和?V BE 的温度系数,就可以求得合适的K 值。理论上,V REF 的温度系数可以为0,并且V REF 几乎不受电源电压变化的影响。所以,V REF 的温度系数很小,同时也有较好的电源抑制比。带隙基准电压源核心电路如图1[3-5]所示。 图中,Q1、Q2支路上C 、D 两点反馈到运算放大器AMP 的差分输入端,形成负反馈;运算放大器增益足够大时,电路处于深度负反馈,当电路平衡时,节点C 、D 电位相等。

温度变化对闩锁效应的影响

温度变化对闩锁效应的影响 PNP三极管及一个NPN三极管相串接的PNPN四层结构。在加VDD后,J1,J3两个PN结处于正向偏置,J2处于反向偏置。Ic1 = a II + ICO1Ic2 = a2 I + ICO2 I = Ic1 + Ic2由上两式得I =(a1 + a2 ) I + ICO1 + ICO2 I = (ICO1 + ICO2)/[1- (a1 + a2 ) ]当(a1 + a2 )=1,电路总电流I CMOS电路发生闩锁效要满足以下四个条件:电路能够进行开关转换,相关的PNPN结构回路增益必须大于1;寄生双极晶体管的发射极-基极处于正向偏置。最初仅一个晶体管处于正偏,当电流注入后,引起另一个晶体管的发射极-基极处于正向偏置;电流的电源能够提供足够高的电压,其数值大于或等于维持电压;触发源能保持足够长的时间,使器件进入闩锁状态。温度对闩锁效应的影响,主要是对MOS器件阈值电压和漏极电流的影响。MOS阈值电压与温度的关系:对于N沟道MOSFET,dVt/dT<0,阈值电压具有负温度系数;对于P沟道MOSFET的阈值电压具有正温度系数。当温度升高时,NMOS的阈值电压降低,更容易发生闩锁效应。PMOS的阈值电压升高,可有效降低闩锁效应发生几率。MOS漏极电流与温度的关系:当(VGS-VT)较大时,,当(VGS-VT)较小时,,也就是说当开启电压较小,即RwellRsub上的电压较大时,漏极电流与温度成反比,温度升高,电流增大,闩锁效应增大。当开启电压较大,即

RwellRsub上的电压较小时,漏极电流与温度成正比,温度升高,电流增小,闩锁效应减弱。

集成电路设计习题答案1-5章

CH1 1.按规模划分,集成电路的发展已经经历了哪几代?它的发展遵循了一条业界著名的定律,请 说出是什么定律? 晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。MOORE定律2.什么是无生产线集成电路设计?列出无生产线集成电路设计的特点和环境。 拥有设计人才和技术,但不拥有生产线。特点:电路设计,工艺制造,封装分立运行。环境: IC产业生产能力剩余,人们需要更多的功能芯 片设计 3.多项目晶圆(MPW)技术的特点是什么?对发展集成电路设计有什么意义? MPW:把几到几十种工艺上兼容的芯片拼装到一个宏芯片上,然后以步行的方式排列到一到多个晶圆上。意义:降低成本。 4.集成电路设计需要哪四个方面的知识? 系统,电路,工具,工艺方面的知识 CH2 1.为什么硅材料在集成电路技术中起着举足轻重的作用 ? 原材料来源丰富,技术成熟,硅基产品价格低 廉 2.GaAs和InP材料各有哪些特点? P10,11 3.怎样的条件下金属与半导体形成欧姆接触?怎样的条件下金属与半导体形成肖特基接触? 接触区半导体重掺杂可实现欧姆接触,金属与掺杂半导体接触形成肖特基接触 4.说出多晶硅在CMOS工艺中的作用。P13 5.列出你知道的异质半导体材料系统。 GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6.SOI材料是怎样形成的,有什么特点? SOI绝缘体上硅,可以通过氧隔离或者晶片粘结技术完成。特点:电极与衬底之间寄生电容大大减少,器件速度更快,功率更低 7. 肖特基接触和欧姆型接触各有什么特点? 肖特基接触:阻挡层具有类似PN结的伏安特性。欧姆型接触:载流子可以容易地利用量子遂穿效应相应自由传输。 8. 简述双极型晶体管和MOS晶体管的工作原理。P19,21 CH3 1.写出晶体外延的意义,列出三种外延生长方法,并比较各自的优缺点。 意义:用同质材料形成具有不同掺杂种类及浓 度而具有不同性能的晶体层。外延方法:液态 生长,气相外延生长,金属有机物气相外延生 长 2.写出掩膜在IC制造过程中的作用,比较整版掩膜和单片掩膜的区别,列举三种掩膜的制造方法。P28,29 3.写出光刻的作用,光刻有哪两种曝光方式? 作用:把掩膜上的图形转换成晶圆上的器件结构。曝光方式有接触与非接触两种。 4.X射线制版和直接电子束直写技术替代光刻技术有什么优缺点? X 射线(X-ray)具有比可见光短得多的波长,可用来制作更高分辨率的掩膜版。电子束扫描法,,由于高速电子的波长很短,分辨率很高 5.说出半导体工艺中掺杂的作用,举出两种掺杂方法,并比较其优缺点。 热扩散掺杂和离子注入法。与热扩散相比,离子注入法的优点如下:1.掺杂的过程可通过调整杂质剂量与能量来精确控制杂质分布。2.可进行小剂量的掺杂。3.可进行极小深度的掺杂。4.较低的工业温度,故光刻胶可用作掩膜。5.可供掺杂的离子种类较多,离子注入法也可用于制作隔离岛。缺点:价格昂贵,大剂量注入时,半导体晶格会遭到严重破坏且难以恢复 6.列出干法和湿法氧化法形成SiO2的化学反应式。 干氧 2 2 SiO O Si→ +湿氧 2 2 2 2 2H SiO O H Si+ → + CH4 1.Si工艺和GaAs工艺都有哪些晶体管结构和电路形式?见表4.1 2.比较CMOS工艺和GaAs工艺的特点。 CMOS工艺技术成熟,功耗低。GaAs工艺技术不成熟,工作频率高。 3.什么是MOS工艺的特征尺寸? 工艺可以实现的平面结构的最小宽度,通常指 最小栅长。 4.为什么硅栅工艺取代铝栅工艺成为CMOS工艺

宽输入电压范围正变负控制器LTC3704

宽输入电压范围正变负DC-DC控制器LTC3704 LTC3704系新设计的一款正压转成负压输出的非隔离控制IC。是目前转换效率最佳,外接元件最少,输出功率可大可小的一款新品。由于不用检测电流的R SENSE,而用外部功率MOSFET的R SD(ON)做过流检测,控制IC的工作频率可从50KHz~1MHz,还可以同步到外时钟,设计的猝发工作模式可以使其在轻载时消耗极低,仅10μA。其它特点如下: ●宽输入电压范围,从2.5V~36V。 ●电流型控制,有极好的瞬态响应。 ●最大占空比达92%。 ●+/-1%的内部电压基准。 ●小型封装缩小了占空面积。 LTC3704的内部等效电路如图1。简单应用电路如图2。 图1 LTC3704的内部等效方框电路 LTC3704的10个引脚功能如下: RUN 1PIN, RUN端子提供给用户用一个精准检测输入电压并调节变换器的起动阈值。将此端降到1.248V时,IC关断。其有100mV窗口,此端低于此电压时,IC工作电流仅10μA,最大起动运行电压可调至7V。 ITH 2PIN,误差放大器补偿端。电流比较器输入阈值跟随此端电压增长,正

常电压范围为0V~1.40V。 NFB 3PIN,接收反馈电压,用外接电阻分压器接到输出,正常时此端电压为-1.230V。 FREQ 4PIN,外接一支电阻到GND,设置工作频率。正常状态电压约0.62V。 MODE/SYNC 5PIN,该端输入控制其工作模式,外同步信号也从此端送入。如果MODE/SYNC端接地,即使能猝发工作模式。如果接至INT Vcc或外部逻辑电平的同步信号,猝发工作模式即被禁止,IC仅工作在连续模式。 GND 6PIN,IC公共端。 GATE 7PIN,栅驱动输出端。 INTVcc 8PIN,内部5.2V稳压器输出,供给栅驱动电路,需外接去耦电容,为4.7uf低ESR的瓷电容。 V IN 9PIN,IC的供电端,需外接旁路电容。 SENSE 10PIN,电流检测输入给控制环。将此端接至外部功率MOSFET的漏极,利用V SDON作过流检测,以提高效率。内部前沿消隐也由此端提供,此端共计两个功能。 图2 LTC3704的基本应用电路 下面描述其工作: 工作原理 主控制环路 LTC3704是一个用于DC/DC正压至负压变换器应用的恒频电流型控制器。LTC3704与传统的电流型控制器有所不同,因为电流控制环路可通过检测功率MOSFET开关(而不是一个分立的检测电阻)两端的压降来闭合,如图3所示。这种检测技术提高了效率和功率密度,并降低了总体解决方案的成本。 图3 SENSE端的应用方法

MOS特性

(1)为什么E-MOSFET的阈值电压随着半导体衬底掺杂浓度的提高而增大?而随着温度的升高而下降? 【答】E-MOSFET的阈值电压就是使半导体表面产生反型层(导电沟道)所需要加的栅极电压。对于n沟道E-MOSFET,当栅电压使得p型半导体表面能带向下弯曲到表面势ψs≥2ψB时,即可认为半导体表面强反型,因为这时反型层中的少数载流子(电子)浓度就等于体内的多数载流子浓度(~掺杂浓度);这里的ψB是半导体Fermi势,即半导体禁带中央与Fermi能级之差。阈值电压VT包含有三个部分的电压(不考虑衬偏电压时):栅氧化层上的电压降Vox;半导体表面附近的电压降2ΨB:抵消MOS系统中各种电荷影响的电压降——平带电压VF。 在阈值电压的表示式中,与掺杂浓度和温度有关的因素主要是半导体Fermi势ψB。当p型半导体衬底的掺杂浓度NA提高时,半导体Fermi能级趋向于价带顶变化,则半导体Fermi势ψB增大,从而就使得更加难以达到ψs≥2ψB的反型层产生条件,所以阈值电压增大。 当温度T升高时,半导体Fermi能级将趋向于禁带中央变化,则半导体Fermi势ψB减小,从而导致更加容易达到ψs≥2ψB的反型层产生条件,所以阈值电压降低。 (2)为什么E-MOSFET的源-漏电流在沟道夹断之后变得更大、并且是饱和的(即与源-漏电压无关)? 【答】E-MOSFET的沟道夹断是指栅极电压大于阈值电压、出现了沟道之后,源-漏电压使得沟道在漏极端夹断的一种状态。实际上,沟道在一端夹断并不等于完全没有沟道。当栅电压小于阈值电压时,则完全没有沟道,这是不导电的状态——截止状态。而沟道的夹断区由于是耗尽区,增加的源-漏电压也主要是降落在夹断区,则夹断区中存在很强的电场,只要有载流子到达夹断区的边缘,即可被电场拉过、从漏极输出,因此夹断区不但不阻止载流子通过,而相反地却能够很好地导电,所以有沟道、并且沟道在一端夹断的状态,是一种很好的导电状态,则沟道夹断之后的输出源-漏电流最大。 E-MOSFET的沟道在漏极端夹断以后,由于夹断区基本上是耗尽区,则再进一步增加的源-漏电压,即将主要是降落在夹断区,这就使得未被夹断的沟道——剩余沟道的长度基本上保持不变;而在沟道夹断之后的源-漏电流主要是决定于剩余沟道的长度,所以这时的源-漏电流也就基本上不随源-漏电压而变化——输出电流饱和。 (3)为什么短沟道E-MOSFET的饱和源-漏电流并不完全饱和? 对于短沟道MOSFET,引起输出源-漏电流饱和的原因基本上有两种:一种是沟道夹断所导致的电流饱和;另一种是速度饱和所导致的电流饱和。

电源管理模块功能及原理

复合线路滤波器及其应用 摘要:在分析了锂离子电池的充电过程和bqTINY-II系列电源管理芯片功能特点的基础上,设计出了一种以bq24020芯片为核心的电源管理模块,并详细介绍了该模块的功能和工作原理。 关键词:锂电池;USB电源;恒流充电;恒压充电 0 引言 便携式电子产品以电池作为电源。随着便携式产品的迅猛发展,各种电池的用量大增,并且开发出许多新型电池。近年来开发的高能量密度的锂离子电池具有体积小、容量大、待机时间长等特性,非常适合便携式系统的应用。 在便携式电子产品的设计过程中,其电源管理模块的设计是十分重要的,因为这关系到整个系统工作的稳定性、持续性及快速恢复的能力问题。尤其是在使用锂电池作为系统电源时,其电源管理模块的作用更加突现。本文针对锂电池充电的特点,介绍了一种基于bqTINY-II的便携式电子心音检测仪电源管理模块解决方案。 1 锂离子电池充电过程 锂系列(锂离子或锂聚合物)电池的充电过程分为3个阶段,如图1所示。

图1 三阶段充电流程图 第一阶段为检验和预充电阶段。该阶段主要的任务是:验证电池的温度并将其调整到适合快速充电的范围内;检测电池电压并将其提高到一个安全水平。温度检验和预充电提高了电池的安全性和使用寿命。 第二阶段将以“1C”或略低的电流进行恒流充电。一旦电池达到它的电压限幅4.1V或4.2V,则已完成对大约70%的容量的充电,并进入第三阶段充电。 第三阶段是对电池进行恒压充电,为了使安全性和电量达到最大化,需要将充电电压稳定在±1%的精度内。在恒压充电阶段,充电电流逐渐变小,并且在大多数情况下,当这个充电电流接近快速充电电流的10%,即C/10时,充电过程就结束了。 2 基于bqTINY-II的电源管理模块 bqTINY-II是TI推出的电池充电管理芯片,它为电源系统设计人员带来一套集成解决方案。该芯片将自动电源选择、功率FET和电流传感器、高精准度的稳流和稳压能力、充电状态显示和充电中止等功能集为一体。它的一个重要特点是其可以选择两种充电模式,支持目前流行的USB接口充电。 bqTINY-II支持三阶段的充电程序如图1所示,包括预充电调节阶段、恒流充电阶段以及许多设备制造商都要求的高精准度恒压充电阶段。bqTINY-II的功耗极低,当系统未

模电复习资料

模拟电子电路期末复习2015.1.15 期末考试时间:2015.1.23上午9: 00-11: 00 地点:2-408 带计算器、三角板、铅笔。 一、半导体 1. 本征半导体 ——纯净的具有晶体结构的半导体。在热激发条件下产生自由电子和空穴对。在半 导体中有自由 电子和空穴两种载流子参与导电。 2. 杂质半导体 ⑴ P 型半导体----在本征半导体中加入 三价 元素。空穴为多子,自由电子为少子。 空穴数(取决于掺杂+热激发)=自由电子数(取决于热激发 +负离子数)使半导体正、负电荷数相 等,整个半导体对外呈电中性。 ⑵N 型半导体----在本征半导体中加入 五价 元素。自由电子为多子,空穴为少子。 自由电子数(取决于掺杂 +热激发)=空穴数(取决于热激发+正离子数)使半导体正、负电荷数相 等,整个半导 体对外呈电中性。 ⑶多子:由掺杂形成。少子由热激发形成。 3?漂移电流:在电场力作用下,自由电子(空穴)逆(顺)电场方向的定向运动而形成的电流。 ⑴电子电流 ⑵空穴电流:价电子填补空位所形成的。 二、二极管 1.PN 结------P 型半导体与N 型半导体结合后,在交界面两侧出现不能移动的正负离子区称为空间 电荷区即PN 结,又称耗尽层、阻挡层、势垒层。 3. PN 结伏安特性 i D l s@T 1) u T 26mV 5. 硅管正向导通电压为 0.7V;锗管正向导通电压为 0.3V 6. 二极管静态电阻(直流电阻) R D 和动态电阻(交流电阻)r d 2.PN 结特性是单向导电性。 ⑴外加正向电压时, 称正向导通。 ⑵外加反向电压时, 称反向截止。 (或正向偏置: (或反向偏置: P 极接+,N 极接-),空间电荷区将变窄; 结电流大, P 极接-,N 极接+),空间电荷区将变宽; 结电流小, i D /mA i/ ? U D /V 厂]。u/ 结电阻小; 结电阻大; PN 结的所有特性,二极管都具有。二极管的重要特性是 电性。即二极管的正向电阻小,』向电流大;反向电阻 大,反向电流小。 4.二极管实质上就是 个 PN 结, 单向导

静态电特性

MOSFET 众所周知,由于采用了绝缘栅,功率MOSFET器件只需很小的驱动功率,且开关速度优异。可以说具有“理想开关”的特性。其主要缺点是开态电阻(R DS(on))和正温度系数较高。本教程阐述了高压N型沟道功率MOSFET的特性,并为器件选择提供指导。最后,解释了Microsemi公司Advanced Power Technology (ATP) MOSFET的数据表。 功率MOSFET结构 图1为APT N型沟道功率MOSFET剖面图(本文只讨论N型沟道MOSFET)。在栅极和源极间加正压,将从衬底抽取电子到栅极。如果栅源电压等于或者高于阈值电压,栅极下沟道区域将积累足够多的电子从而产生N型反型层;在衬底形成导电沟道(MOSFET被增强)。电子在沟道内沿任意方向流动。电子从源极流向漏极时,产生正向漏极电流。沟道关断时,正向漏极电流被阻断,衬底与漏极之间的反偏PN结维持漏源之间的电势差。对于N型MOSFET,正向导通时,只有电子流,没有少子。开关速度仅受限于MOSFET内寄生电容的充电和放电速率。因此,开关速率可以很快,开关损耗很低。开关频率很高时,这让功率MOSFET具有很高的效率。 图1:N型沟道MOSFET剖面图。 开态电阻 开态电阻R DS(on)主要受沟道、JFET(积累层)、漂移区和寄生效应(多层金属,键和线和封装)等因素的影响电压超过150V时,R DS(on)主要取决于漂移区电阻。

图2:R DS(on)与电流的关系。 高压MOSFET中R DS(on)与电流的相关较弱。电流增大一倍R DS(on)仅提高了6%,见图2。 图3:R DS(on)与温度的关系。 相反,温度对R DS(on)的影响很大。如图3,温度从25℃升高到125℃,开态电阻提高近一倍。图3中曲线的斜率反映了R DS(on)的温度系数,由于载流子仅为多子,该温度系数永远为正。随着温度的升高,正温度系数将使导通损耗按照I2R增大。 功率MOSFET并联时,正的R DS(on)温度系数可以保证热稳定性,这是其很好的特性。然而,不能保证各分路的电流均匀。这一点容易被误解。MOSFET易于并联正是因为其参数的分布狭窄,特别是R DS(on)。并且与正温度系数相结合,可避免电流独占。

功率MOSFET器件介绍

功率MOSFET器件介绍 功率MOSFET器件由于采用了绝缘栅,只需很小的驱动功率,且开关速度优异。可以说具 )和正温度系数较高。本文阐述了高有“理想开关”的特性。其主要缺点是开态电阻(R DS(on) 压N型沟道功率MOSFET的特性,并为器件选择提供指导。最后,解释了NCE POWER公司MOSFET 的数据表。 功率MOSFET结构 图1为APT N型沟道功率MOSFET剖面图(本文只讨论N型沟道MOSFET)。在栅极和源极间加正压,将从衬底抽取电子到栅极。如果栅源电压等于或者高于阈值电压,栅极下沟道区域将积累足够多的电子从而产生N型反型层;在衬底形成导电沟道(MOSFET被增强)。电子在沟道内沿任意方向流动。电子从源极流向漏极时,产生正向漏极电流。沟道关断时,正向漏极电流被阻断,衬底与漏极之间的反偏PN结维持漏源之间的电势差。对于N型MOSFET,正向导通时,只有电子流,没有少子。开关速度仅受限于MOSFET内寄生电容的充电和放电速率。因此,开关速率可以很快,开关损耗很低。开关频率很高时,这让功率MOSFET具有很高的效率。 图 导通电阻 主要受沟道、JFET(积累层)、漂移区和寄生效应(多层金属,键和线和封装)导通电阻R DS(on) 主要取决于漂移区电阻。 等因素的影响。电压超过150V时,R DS(on) 图2 R 与电流的关系 DS(on)

高压MOSFET 中R DS(on) 与电流的相关较弱。电流增大一倍R DS(on)仅提高了6%,见图2。 图3 R DS(on)与温度的关系 相反,温度对R DS(on)的影响很大。如图3,温度从25°C 升高到125°C ,导通电阻提高近一倍。图3中曲线的斜率反映了R DS(on)的温度系数,由于载流子仅为多子,该温度系数永远为正。随着温度的升高,正温度系数将使导通损耗按照I 2 R 增大。 功率MOSFET 并联时,正的R DS(on)温度系数可以保证热稳定性,这是其很好的特性。然而,不能保证各分路的电流均匀。这一点容易被误解。MOSFET 易于并联正是因为其参数的分布狭窄,特别是R DS(on)。并且与正温度系数相结合,可避免电流独占。 如图4,对于任何给定的芯片尺寸,随着额定电压的增大,R DS(on)也会随之增大。 图4 一定的芯片尺寸的R DS(on)与V (BR)DSS 的关系 对于功率MOS V 型和功率MOS 7型MOSFET 器件,通过对额定R DS(on)与V (BR)DSS 的关系曲线进行拟和,可发现R DS(on)增量与V (BR)DSS 的平方成正比。这种非线性关系显示了降低晶体管导通损耗的可能。 本征和寄生参数

半导体器件物理复习题

(1)简要说明:①p-n结的势垒高度与温度和掺杂浓度的关系分别怎样?为什么?②p-n结的势垒宽度与温度和掺杂浓度的关系分别怎样?为什么? *(2)对于理想p-n结:①示意画出少数载流子的浓度分布。②如果p-n结两边的掺杂浓度 分别为NA和ND,少数载流子的扩散长度分别为Ln和Lp,试简单导出该p-n结的电流- 电压关系(伏安特性)。③简要说明:为什么正向电流与电压有指数函数关系?为什么 反向电流与电压无关? (3)对于实际的Si/p-n结:①正向电流和反向电流分别主要包含哪些不同性质的电流分量? ②正向电流与温度和掺杂浓度的关系分别怎样?③反向电流与温度和掺杂浓度的关系 分别怎样?④正向电压与温度和掺杂浓度的关系分别怎样? (4)对于金属与半导体Si的接触:①在什么情况下将得到Schottky势垒?②在什么情况下将得到欧姆接触?③为什么BJT的集电极处需要进行一次高浓度掺杂?④为什么一般FET的源极和漏极需要采用高掺杂的p-n结? (5)对于Schottky二极管:①简单比较其伏安特性与p-n结二极管的异同;②简要说明: 为什么Schottky二极管具有很好的高速性能?③简要说明:为什么Schottky二极管可 以用来“箝位”?④为什么采用金属针尖与半导体接触,可以向半导体中注入少数载流 子? (6)对于一般的BJT:①器件工作的电流主要是什么性质的电流?(少子电流?多子电流?漂移电流?扩散电流?) ②原则上应该从哪些方面考虑来提高BJT的电流放大系数? ③采用两个独立的p-n结二极管背靠背连接起来,是否可以构成一个BJT? *(7)对于处于放大状态的npn-BJT,已知的基区宽度为W,基区的掺杂浓度为ND;若发 射结上加的正向电压为VF>3kT/q,集电结上加的反向电压为VR,试简单导出集电极电 流的近似表示式。 (8)对于一般BJT:①为什么发射区一定要高掺杂?②发射区的过分高掺杂又会带来什么 不良后果?③现在可以如何从根本上来解决发射区过分高掺杂所带来的不良影响? (9)对于高频BJT:①为什么发射结和集电极的结深一定都要“浅”?②“浅结”(特别是 浅发射结)所带来的主要问题是什么?③可以如何适当地解决这种“浅结”问题? (10)对于一般的BJT:①在基区中示意画出分别对应于ICEO和ICBO的非平衡少数载流子浓度的分布。②为什么ICEO要比ICBO近似大β倍?③为什么共发射极接法的击穿电压(BVCEo)要低于共基极接法的击穿电压(BVCBo)?④为什么共基极接法的频率特性 要优越于共发射极接法?

相关文档
最新文档