数字电子技术第3章时序电路

（3）按逻辑功能：RS触发器、D触发器、JK触发器、T触
发器、 T 触发器等。
3.1.1 基本RS触发器
基本RS触发器是构成各种功能触发器的最基本单元， 所以称为基本触发器。 与非门构成的基本RS触发器： 由负脉冲或 低电平触发
触发器有两个输出端Q和 Q ，它们的输出端的状态是 互补的。规定用Q端的电平代表触发器的逻辑状态。
如何，在负脉冲的作用下，触发器的状态总是为0。这
个电路如果是脉冲触发，只要负脉冲的宽度大于2tpd就 一定能可靠的置0。
工作原理及逻辑功能（2）
2. 若RD＝1，SD＝0，则触发器置1。与上述过程相似，不论 触发器原来的状态如何，在SD端负脉冲或低电平的作用 下，触发器的状态肯定置1。 3. 若RD＝1，SD＝1，则触发器保持原来的状态不变。由前 面分析表明，在置1信号(RD ＝1，SD ＝0)作用之后，SD 返回到1时，即RD＝1，SD＝1，触发器将保持原来的1状 态不变；在置0信号(RD ＝0，SD ＝1)作用之后，RD返回 到1时，即RD＝1，SD＝1，触发器将保持原来的0状态不 变，这就是触发器的记忆功能。 4. 不允许出现RD＝0，SD＝0。即RD＝SD＝0是受约束而不应
转为0。
二. 同步JK触发器（3）
3. JK触发器的状态表和简化状态表：
4. 同步JK触发器的特性方程： Qn1 J Qn K Qn
JK
二. 同步JK触发器_示例
பைடு நூலகம்
已知一下降沿触发的JK触发器，J、K、CP波形如图所示。设 触发器初始状态为0，试画出输出端Q的波形。
1 0 0
Q
时序电路常用的分析方法图示
表格法
代数法
表格法和代数法的解题过程和注意事项：
表格法：使用表格法首先要明确次态真值表。次态真
值表是将外部输入和内部输入（现态）变为自变量，
在自变量的各种取值下，根据输出方程式、激励方程 式（触发器的驱动方程）和触发器的功能表，得到与
输入变量各种取值相对应的激励函数表、次态值和输
Qn 0 1 0 1 0 1 0 1
Qn+1 0 1 0 0 1 1 1 0
功能说 明 Qn+1= Qn 保持 Qn+1=0 置0 Qn+1=1 置1 Q Qn+1= n 翻转
维持阻塞触发器
这种维持阻塞D触发 器属于正边沿触发器，只
要在CP正边沿到来之前
的极短时间内输入端D不 存在干扰，触发器就会有 正确的输出。这种触发器 具有抗干扰能力强、工作
3.2.2 时序电路的分析
时序电路的分析目的： 求出给定时序电路的逻辑功能。即求出状态变量、输 入变量和时钟信号的规律。 时序电路常用的分析方法：表格法和代数法。（只有第
三步不一样）
表格法注意事项： 使用表格法首先要明确次态真值表。次态真值表是将 外部输入和内部输入（现态）作为自变量，在自变量 的各种取值下，根据输出方程式、激励方程式和触发 器的功能表，得到与输入变量各种取值相对应的激励 函数表、次态值和输出值，并将这些值列成表格。
二. 同步JK触发器（2）
2. JK触发器逻辑功能分析 ： 1) 当CP=0时，输入信号J、K被封死，触发器的状态不改变。
2) 当CP=1时，触发器的状态由输入信号J、K决定：
若J=0，K=0，则触发器保持原状态不变； 若J=0，K=1， 不论现在状态如何，触发器置为0； 若J=1,K=0， 若不论触发器现在状态如何，触发器状态置为1； 若J=1,K=1，触发器为反转状态。 若原状态为0，则触发器翻转为1；若原状态为1，触发器翻
间的关系，用表格的形式来描述出来。
基本RS触发器逻辑功能描述(2)
2) 特性方程。由于触发器的次态是现态和输入变量的 函数，所以基本RS触发器次态与现态及输入之间的 关系也可以用逻辑函数表示。其次态方程（即特性 方程）可以由状态表经卡诺图化简得到： 约束方程：RD+SD＝1 3) 状态转换图和激励表。 箭头旁的标
n 1 JK
0 0 1
n
0 1 1
n
0 0 0
1 1 0
1 1 1 0
J Q K Q
三. 同步D触发器
同步RS触发器存在R=S=1时状态不稳定的不完善性。同步 D触发器是针对这个问题的一种改进型触发器。
只有一个输入端D，该电路使R、S端始终处于互补状态。
同步D触发器的结构图：
4.1触发器
3.1.1 基本RS触发器 3.1.2 钟控触发器（同步触发器） 3.1.3 主从触发器

根据时序电路的输出、状态、输入关系：分为米里（
Mealy）模型和摩尔（Moore）模型。米里模型电路的输出 与它的现态、输入有关系，摩尔电路的输出仅与现态有关 根据时序电路中触发器的时钟信号的连接方式：分为
触发器的状态变化并不都和时钟脉冲同步。
时序逻辑电路的功能描述（1）
时序逻辑电路的功能描述有以下四种方式：
1) 状态表（状态转移真值表）。把输出Z、次态Qn+1和输
入X、现态Qn之间的对应关系用列表的方式表达出来。
2) 逻辑方程式。写出时序逻辑电路的时钟方程、驱动方 程、状态方程和输出方程。
时序逻辑电路的功能描述（2）
工作原理及逻辑功能（1）
Q＝1，Q ＝0，称触发器处于l状态，也称为置位状态；Q ＝0，Q ＝1，称触发器处于0状态，也称为复位状态。RD、 SD为触发器的两个输入端，也称为激励端或控制端。 RD端称为直接置0端或复值端； SD端称为直接置1端或置位端。 1. 若RD＝0，SD＝1，则触发器置0。设SD端保持高电平，而 在RD端加上负脉冲或低电平，则不论触发器原来的状态 负脉冲触发
出值，并将这些值列成表格。 代数法：通过输出函数、激励函数表达式和触发器的 状态方程来求出电路的次态方程组，进而做出电路的 状态表和状态图。
稳定可靠的特点。
维持阻塞D触发器的电路结构图
【练习】 已知上升沿有效的维持阻塞边沿D触发器输入CP 和D 信号的波形，如图所示，试画出输出端Q和 Q 的波形。
3.2 时序逻辑电路分析
3.2.1 基本概念 3.2.2 时序电路的分析
3.2.1 基本概念
同步时序电路和异步时序电路的区别从两方面分析： 1. 从概念上：
时序逻辑电路的组成（2）
时序电路的输出Z和控制变量D是当前输入X和当前状态 Q的函数。可写成： Z=F1(X,Qn)…………输出方程 D=F2(X,Qn)…………驱动方程 （3.1-1） （3.1-2）
Qn+1 =F3(X,Qn)………状态方程
（3.1-3）
Qn ：触发器当前时刻对应的状态，称为“现态”； Qn+1：触发器下一时刻对应的状态，称为“次态”。
3.1.3 主从式触发器
一． 主从式RS触发器 二． 主从式JK触发器
一 主从式RS触发器
电路结构如图所示：
主从式RS触发器
一 主从式RS触发器
工作原理 在CP脉冲期间，主触发器接收输入信号并把它暂存，
而从触发器在此期间被
=0所封锁，保持状态不变， CP
在时钟脉冲的后沿出现后，从触发器依据主触发器的输 出状态置成相应状态，这时主触发器被CP=0所封锁，保
时序电路的分类
按照工作方式的不同分为同步时序电路和异步时序 电路两大类。 1. 同步时序电路中各个触发器有统一的时钟脉冲，在 时钟脉冲到来的有效边沿，触发器状态改变，从而 电路状态变化，而且只改变一次，时钟脉冲过后， 新的状态被记忆下来。 2. 异步时序电路中各触发器没有统一的时钟脉冲， 输入的变化直接导致电路的状态变化，电路中各
3) 状态图：用图形的方式把状态转换规律和输入、输 出取值表现出来。状态图可以看作是状态表的图形 表示，两者可互相转换。
时序逻辑电路的功能描述（3）
4) 时序图（波形图）：是时序电路的工作波形图。可以
直观的反应电路的时钟信号、输入信号、输出信号以
及电路的状态转换在时间上的先后关系。 由状态图，得到时序图（如下页） 。
同步D触发器状态表：
当D=1，CP=1时次态为1； 当D=0,CP=0时次态为0.
四. 同步T触发器
同步T触发器：将JK触发器逻辑电路中的J和K连在一起， 改作T，作为输入信号。
在CP＝1 时，触发器的特性方程为：
当T=0时，CP信号到达后触发器处于保持状态； 当T=1时，每来一个CP脉冲触发器的状态就翻转一次。
时序逻辑电路一般由组合逻辑电路和存储电路（即触 发器）两部分组成。
时序逻辑电路的状态是由存储电路来记忆和表示的。
时序逻辑电路的组成（1）
时序逻辑电路的结构框图：
X(即Xl、X2…Xn)：外部输入，称为时序电路的输入变量； Z(即Zl、Z2…Zm)：外部输出，称为时序电路的输出变量； Q(即Ql、Q2…Qk)：存储电路的输出，称为时序电路的状态变量， 并反馈送回组合电路； D(即Dl、D2…Dp)：时序逻辑电路的控制变量。 CP：表示时钟脉冲。
一. 同步RS触发器 二. 同步JK触发器 三. 同步D触发器
四. 同步T触发器
一. 同步RS触发器（1）
产生背景：基本的RS触发器，当RD和SD端 的状态发生改变 时，触发器的状态也随之改变。但通常要求触发器按照一 定的时间节拍动作，即让输入信号受时钟脉冲CP控制。 1) 同步RS触发器的结构
注表示转移 条件
圆圈表示触 发器的两个 稳定状态
基本RS触发器逻辑功能描述(3)
4) 基本触发器激励表（驱动表） 。说明触发器当前状 态Qn转移到下一个状态Qn+1时，对输入信号的要求。
用或非门构成的基本RS触发器
原理与与非门 构成的触发器 相似，不同的 是高电平或正 脉冲触发
3.1.2 钟控触发器（同步触发器）