组合逻辑电路
合集下载
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
组合逻辑电路分析
数字电子技术
组合逻辑电路分析
1.1 组合逻辑电路的定义
Fi fi ( X1, X 2 , X n )
输 入
X1 X2
信
号 Xn
组合逻辑 电路
( i=1，2，…，m)
F1 输 F2 出信
号 Fm
图4-1 组合逻辑电路框图
特点
由逻辑门电路组成 输出与输入之间不存在反馈回路
1.1 组合逻辑电路的定义
Y1 A Y3 Y1 Y2 A B
Y2 B Y4 A B
A
B
Y
0
0
1
0
1
0
1Leabharlann 0011
1
Y Y3 Y4
（4）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。
图4-3 多输出组合逻辑电路图（来自QuartusII）
解：（1）写出所有输出逻辑函数表达式，并对其进行化简。
1.3 组合逻辑电路分析
1.单输出组合逻辑电路的分析
【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。
A
Y1 Y3
Y
B
Y2
Y4
图4-2 单输出组合逻辑电路图
（2）化简逻辑电路的输出函数表达式：
Y Y3 Y4 A B A B
（3）列出真值表 表4-1 例4-1 真值表
解：（1）写出各输出的逻辑函数表达式：
1
1
0
1
1
L1
L2
L3
0
1
0
0
0
1
1
0
0
0
1
0
（3）逻辑功能说明。 该电路是一位二进制数比较器，
组合逻辑电路分析
1.1 组合逻辑电路的定义
Fi fi ( X1, X 2 , X n )
输 入
X1 X2
信
号 Xn
组合逻辑 电路
( i=1，2，…，m)
F1 输 F2 出信
号 Fm
图4-1 组合逻辑电路框图
特点
由逻辑门电路组成 输出与输入之间不存在反馈回路
1.1 组合逻辑电路的定义
Y1 A Y3 Y1 Y2 A B
Y2 B Y4 A B
A
B
Y
0
0
1
0
1
0
1Leabharlann 0011
1
Y Y3 Y4
（4）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。
图4-3 多输出组合逻辑电路图（来自QuartusII）
解：（1）写出所有输出逻辑函数表达式，并对其进行化简。
1.3 组合逻辑电路分析
1.单输出组合逻辑电路的分析
【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。
A
Y1 Y3
Y
B
Y2
Y4
图4-2 单输出组合逻辑电路图
（2）化简逻辑电路的输出函数表达式：
Y Y3 Y4 A B A B
（3）列出真值表 表4-1 例4-1 真值表
解：（1）写出各输出的逻辑函数表达式：
1
1
0
1
1
L1
L2
L3
0
1
0
0
0
1
1
0
0
0
1
0
（3）逻辑功能说明。 该电路是一位二进制数比较器，
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第9章组合逻辑电路
P1 A
P2 B C
P3 BC P4 P1 P2 A(B C)
P5 A P3 ABC
Y P4 P5 A(B C) ABC
（2）用卡诺图化简输出函数表达式。
Y A(B C) ABC A(B C) ABC AB AC AB AC
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表9.2 真值表
9.1.3组合逻辑电路的设计
（3）由真值表写出输出变量函数表达式并化简：
Y ABC ABC ABC ABC AB BC AC （4）画出逻辑电路如图9.2所示。
AB
C 00 01 11 10
A
00 0 1 0
（1）确定输入、输出变量，定义逻辑状态的含义。
设A、B、C代表三个人，作为电路的三个输入变量，当A、 B、C为1时表示同意，为0表示不同意。将Y设定为输出变 量，代表决意是否通过的结果，当Y为1表示该决意通过， 当Y为0表示决意没有通过。
（2）根据题意列出真值表，如表9.2所示。
A
B
C
Y
0
0
0
0
0
• （2）根据真值表写逻辑表达式，并化简成最简“与或” 逻辑表达式。
• （3）选择门电路和型号。 • （4）按照门电路类型和型号变换逻辑函数表达式 • （5）根据逻辑函数表达式画逻辑图。
• 例9.2 设计一个三人表决器电路，当两个或两个以上的人 表示同意时，决意才能通过。 解：根据组合逻辑电路的设计方法，可按如下步骤进行。
第3章-组合逻辑电路
一、二进制译码器（最小项译码器） 输入：一组二进制代码 输出：一组与输入代码一一对应的高、低电平信号。
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
数字逻辑与计算机组成 第3章 组合逻辑电路
硬件资源：7个4输入与门、1个7输入或门
10
1.4 组合逻辑电路设计
利用布尔代数化简, 以减少逻辑门数和输入端数 X·Y+X·Y’=X
F = SN3N2N1N0(1,2,3,5,7,11,13) =N3’N0+N3’ N2’ N1 N0’+N3 N2’ N1 N0+N3 N2 N1’ N0
非法值 • 信号值不能被有效识别为高电平或低电平，处于不确定状态。 例如：下图中的信号X
不管A是0还是1，F结点都会同时 被高电平和低电平驱动，可能导 致在F结点处之间有较大电流流动 ，使电路发热而被损坏
16
1.5 无关项、非法值和高阻态
例：设计一个检测电路，当NBCD（8421）码数值大于5时，输出为1
最简输出表达式
函数转换：独立逻辑门、中间组件、可编程器件
画出逻辑电路图 逻辑器件的标准符号，输入、输出信号、器件标识
评价电路
电路分析：功能、缺陷、电气特性等
9
1.4 组合逻辑电路设计
例1：素数检测器的设计
列出真值表
• 4-bit input, N3N2N1N0
写出最小项表达式 F = SN3N2N1N0(1,2,3,5,7,11,13)
输出变量：故障信号F 正常工作为0，发生故障为1
故障状态 真 值 表 RY G F
0 0 01 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01 1 1 11
13
1.4 组合逻辑电路设计
逻辑抽象结果
真值表
RY G F
000 1 001 0 010 0 011 1 100 0 101 1 110 1 111 1
每个输入端和输出端只有高电平、
《数字电子技术》第3章 组合逻辑电路
Y1 I2 I3 I6 I7
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y6 A2 A1A0 m6 Y7 A2 A1A0 m7
3. 5. 2二进制译码器的应用
一、用译码器实现组合逻辑电路
因为n个输入变量的二进制泽码器的输出为其对应的2n个最小 项(或最小项的反)，而任一逻辑函数均可表示为最小项表达 式(即标准与或式)的形式，故利用二进制泽码器和门电路可 实现单输出或多输出组合逻辑电路的设计。使用方法为:当泽 码器的输出为低电平有效时，选用与非门;当泽码器的输出为 高电平有效时，选用或门。
(4) 分析电路的逻辑功能。由真值表可以看出:当A, B输入状 态相同时，Y=0;当A同时，Y=1。故此电路具有异或门的逻 辑功能，所以该电路是由4B输入状态不个与非门构成的异或 逻辑电路。
上一页 下一页 返回
3.2 组合逻辑电路的分析
「例3.2.2]已知组合逻辑电路如图3.2.2所示，试分析该电路 的逻辑功能。
当输入A3=1时，低位片CT74LS138(1)因A3 =1而禁止泽码， 输出 Y0 ~ Y7 均为高电平1,高位片CT74LS138(2)工作，这时 输入A3A2A1A0 ，在1000~1111之间变化时， Y8 ~ Y15 对应的输 出端输出有效的低电平0。
中，I 7的优先级别最高，I6 次之，其余依此类推，I 0 的级别最 低。
上一页 下一页 返回
3. 4 编码器
也就是说，当 I7 =0时，其余输入信号不沦是0还是1都不起作 用，电路只对 I 7 进行编码，输出 Y2Y1Y0 = 000，此码为反码，其 原码为111，其余类推。可见，这8个输入信号优先级别的高 低次序依次为 I 7、I 6、I 5、I 4、I 3、I 2、I1、I 0
3. 5. 1二进制译码器 将输入二进制代码按其原意转换成对应特定信号输出的逻辑
电路称为二进制泽码器。图3. 5. 1表示二进制泽码器的方框图， 它有n个输入变量(即n位的二进制代码输入)，2n个输出变量， 每一组输入代码唯一对应一个输出代码。
下一页 返回
3. 5 译码器
下面以3位二进制泽码器为例，分析泽码器的电路结构和工作 原理。
上一页 下一页 返回
3. 5 译码器
例3.5.1 试用CT74LS138实现逻辑函数 Y AC AB 解:(1)写出函数的最小项表达式
Y ABC ABC ABC ABC m1 m3 m4 m5 m1 m3 m4 m5
(2)令A=A2 、 B=A1、C=A0，则上式可以写为
上一页 下一页 返回
3.2 组合逻辑电路的分析
(2) 将得到的输出表达式整理成一般与或式。
Y Y2 gY3 AgABgBgAB A( A B) B( A B)
AB AB
(3) 根据逻辑函数式列出真值表。将2个输入变量的各种取值 组合一一列出，并填写对应的输出变量的值，如表3. 2. 1所 示。
上一页 下一页 返回
3. 5 译码器
可看出，3线--8线泽码器的8个输出逻辑函数为8个不同的最 小项，即为3个输入二进制代码变量的全部最小项，所以把这 种泽码器称为全泽码器，又称最小项泽码器。
根据表达式画出逻辑电路图，如图3. 5. 2所示。 CT74LS138是由TTL与非门组成的3线--8线泽码器，它的逻
在数字系统中，要表示的信息量越多，二进制代码的位数就 越多。n位二进制代码有2n个状态，可以表示2n个信息。对N 个输入信号进行编码时，可根据公式2n≧N来确定二进制代 码的位数。
常用的编码器有二进制编码器、二一十进制编码器、优先编 码器等。
3. 4. 1二进制编码器 二进制编码器是将2n个输入信号转换成n位二进制代码输出的
当输入A3=0时，低位片CT74LS138 (1)工作，当输入 A3A2A1A0在0000~0111之间变化时， Y0 ~ Y7对应的输出端输 出有效的低电平0，而此时高位片CT74LS138(2)因A3=0，被 禁止泽码，输出 Y8 ~ Y15 为高电平1。
上一页 下一页 返回
3. 5 译码器
第3章 组合逻辑电路
3.1 概述 3.2 组合逻辑电路的分析 3.3 组合逻辑电路的设讨 3.4 编码器 3.5 译码器 3.6 数据选择器 3.7 数据分配器 3.8 加法器 3.9 数值比较器 3.10 组合逻辑电路中的竞争与冒险
3.1 概述
组合逻辑电路的功能特点是:电路在任意时刻的输出状态只取 决于该时刻的输入状态，而与电路的原有状态没有关系。
解:(1)根据逻辑电路写出输出函数的表达式。
Y1 A B Y Y1gC
(2)将表达式整理成一般与或式。
Y ABC (AB AB) e C ABC ABC ABC ABC
上一页 下一页 返回
3.2 组合逻辑电路的分析
(3)根据逻辑函数式列出真值表，如表3.2.2所示。 (4)根据真值表分析电路的功能。 由真值表可以看出:当A, B, C输入端中有偶数个1时，输出
Y=1;当A,B, C输入端中有奇数个1时，输出Y=0。故该电路是 3位的判偶电路，又称为偶校验电路。
上一页 返回
3. 3 组合逻辑电路的设计
3. 3.1 组合逻辑电路的设计步骤 1.分析设计要求，确定逻辑变量 2.根据设计要求列出真值表 3.简化和变换逻辑表达式 4.画出逻辑电路图
3. 3. 2 组合逻辑电路的设计举例 例3. 3.1 我们设计一个三人表决电路，最少二人同意结果才可
Y Y1 Y3 Y4 Y5
(3)画出对应的逻辑函数的电路图，如图3. 5. 4所示。
上一页 下一页 返回
3. 5 译码器
如果本题采用高电平输出有效的泽码器设计时，则表达式可 写为
Y=Y1+Y3+Y4+Y5
则其对应的逻辑函数的电路图如图3. 5. 5所示。
二、二进制译码器的扩展
图3. 5. 7所示为两片CT74 LS138构成4线--16线泽码器， CT74LS138(1)为低位片，CT74LS138(2)为高位片。
题意要求用与非门实现，故将最简与或表达式变换为与非一 与非式，得 Y BC AC AB AB BC AC
(4)画出对应的逻辑电路图，如图3.3.2所示。
上一页 返回
3. 4 编码器
数字系统中存储或处理的信息常常是用二进制码表示的。将 具有特定意义的信息编成相应的二进制代码的过程称为编码。 实现编码功能的逻辑电路称为编码器。
组合逻辑电路的结构特点是:由门电路构成，电路中没有记忆 单元，只存在从输入到输出的通路，没有反馈回路。组合逻 辑电路可以有一个或多个输入端，也可以有一个或多个输出 端.
组合逻辑电路功能的描述方法主要有:逻辑表达式、真值表、 卡诺图和逻辑电路图等。
研究组合逻辑电路的主要任务是: (1) 分析已给定组合电路的逻辑功能。 (2) 根据命题要求，设计组合逻辑电路。 (3) 掌握常用中规模集成电路的逻辑功能，选择和应用到工程 实际中去。
上一页 下一页 返回
3. 4 编码器
图3. 4. 3所示为8线一3线优先编码器CT74LS148的逻辑功能 示意图。其真值表如表3. 4. 3所示。
为了便于级联扩展，CT74LS148优先编码器增加了使能端 S
(低电平有效)和优先扩展端 YEX 和 YS 。当 S 1时，电路处
于禁止状态，即禁止编码，输出均为高电平;当 S 0 时，电
Y3 I8 I9 I8 I9 Y2 I4 I5 I6 I7 I4 I5 I6 I7 Y1 I2 I3 I6 I7 I2 I3 I6 I7 Y1 I1 I3 I5 I7 I9 I1 I3 I5 I7 I9
上一页 下一页 返回
3. 4 编码器
逻辑电路。
下一页 返回பைடு நூலகம்
3. 4 编码器
3.4.2二一十进制编码器 二一十进制编码器是将十进制的10个数码n~9编成二进制代
码的逻辑电路。这种二进制代码又称为二一十进制代码，简 称BCD码。该编码器有10个输入端，4个输出端，是10线--4 线编码器，真值表如表3.4.2所示。 根据真值表得10线--4线编码器对应的输出逻辑函数表达式如 下:
上一页 返回
3. 5 译码器
泽码是编码的逆过程，它的功能是将具有特定含义的二进制 代码转换成对应的输出信号。具有泽码功能的逻辑电路称为 泽码器。泽码器可分为两种类型。一种是将输入代码转换成 与之唯一对应的特定信号，如二进制泽码器、二一十进制泽 码器。另一种是将一种输入代码转换成另一种代码的输出， 如显示泽码器。
路处于编码状态，即允许编码。只有当 I7 ~ I0 全为1时，YS 才 为0，其余情况 YS 均1，故 YS 0 表示“电路工作，但无
编码输入”;当I7 ~ I0
至少有1个为有效电平时YE，X 0
，
表示“电路工作，且有编码输入”。
当 S 0 时，根据不同的优先级别输出对应的编码。在 I7 ~ I0
下一页 返回
3.2 组合逻辑电路的分析
3.2.2 组合逻辑电路的分析举例 已知组合逻辑电路如图3.2.1所示，试分析该电路的逻辑功能。 解: (1)根据逻辑电路逐级写出各逻辑门的表达式，最后写出输出
函数的表达式。
Y1 AB Y2 AgY1 AgAB Y3 BgY1 BgAB Y Y gY AgABgBgAB
辑功能示意图如图3. 5. 3所示。 CT74LS138功能如表3. 5. 2所示。 由真值表可知，当电路工作时，输出低电平有效，其表达式
如下所示。
上一页 下一页 返回
3. 5 译码器
Y0 A2 A1A0 m0 Y4 A2 A1A0 m4
Y1 A2 A1A0 m1 Y5 A2 A1A0 m5
3位二进制泽码器有3个输入端A2、A1、A0，23 = 8个输出端 Y0~Y7，故称3线--8线泽码器。其真值表如表3. 5. 1所示。
根据真值表写出各输出表达式为: