4数字电子技术基础第四章

第四章触发器12内容提要这一章介绍组成数字电路的另一个基本逻辑单元－具有记忆功能的触发器。

介绍各种电路结构的触发器以及由于电路结构不同而带来的动作特点和存在的问题。

重点介绍两种常用的维持阻塞Ｄ触发器和主从型ＪＫ触发器的电路结构和逻辑功能。

本章要求同学熟记并掌握各种触发器的动作特点及状态方程。

内容安排§4.1基本RS 触发器§4.2同步触发器§4.3主从型触发器§4.4边沿触发器§4.5触发器的动态特性34触发器在数字系统中不但需要对数字信号进行算术运算和逻辑运算，还经常将这些信号和运算结果保存起来。

为此，需要使用具有记忆功能的基本逻辑单元，即触发器。

一个触发器能够记忆一位二进制代码，为了实现其功能，触发器必须具备以下两个基本特点：⑴触发器具有两个稳定状态:0态和１态；⑵根据不同的输入信号使触发器置成0 态或1 态，没有新的输入信号,触发器保持状态不变。

触发器的分类按电路结构形式分为：基本RS触发器、同步触发器、主从触发器、边沿触发器等。

不同的电路结构有不同的动作特点。

按触发器的功能分为：RS触发器、D触发器、JK触发器、T触发器、T’触发器等按存储数据的原理分为：静态触发器和动态触发器。

5第一节基本RS 触发器基本RS 触发器，又称RS锁存器，是各种触发器电路中结构最简单的一种，又是各种触发器电路的基本组成单元。

基本RS 触发器有与非型和或非型两种。

我们重点分析与非型基本RS 触发器。

67触发信号低电平有效，通常在触发信号上加“－”表示.触发器的状态是指Q 端的状态。

用表示现态（初态），表示次态（新态）。

n Q 1n Q +一、与非型基本RS 触发器电路与非型基本RS 触发器逻辑图和逻辑符号如下图示。

触发器有两个稳定状态，输入触发信号R 是置0(Reset)端---复位端，S 是置1(Set)端---置位端，Q 和是互补输出端。

Q8二、工作原理1、当时，若Q n =0，则Q n+1＝0;若Q n =1，则Q n+1＝1。

即电路保持原态(Q n+1＝Q n)。

称为保持；2、当时不论电路处于何种原态Q n （0 或1），必定转换到次态Q n+1＝0，称为“置0 ”或“复位”；11D D R S =01=D D S R 3、当时不论电路处于何种原态Q n （0 或1），必定转换到次态Q n+1＝1，称为“置1 ”或“置位”；10D D R S =01101110001194、当时会出现，但当输入同时消失（同时为1）时，输出不定。

显然这是没有逻辑意义的，属于禁止状态，不允许出现。

从输入信号到达起，到触发器输出端新状态稳定地建立起来为止，所经过的这段时间称为触发器的传输延迟时间。

约。

00D D R S =111n n Q Q ++==2pd t 0 10 11 x 1 x综上所述，与非型基本RS触发器具有置0、置1和保持功能，但输入端不能同时为0，是具有约束的触发器。

其约束条件为：即：1D DR S+=D DR S=1011三、特性表（状态真值表）说明触发器的次态Q n+1与触发器的外输入信号和触发器的原态Q n之间关系的表格。

D D R S 、12四、特性方程（状态方程）特性方程---描述次态与输入信号、初态间的逻辑关系的函数式。

由状态真值表可以推出与非型基本RS 触发器的特性方程表达式。

由卡诺图得：约束条件意味着不能同时为0。

10n n D D DDQ S R QS R +=+="约束条件D D R S 、对于或非型的基本RS触发器，功能相同，但是高电平有效。

输入不能同时为1。

符号如图：13五、动作特点输入直接控制输出例：对于与非型的基本RS触发器，输入波形如图，画出输出端的波形。

14第二节同步触发器在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。

必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。

通常把这个同步信号叫做时钟脉冲，简称时钟，用CP 表示。

触发器称为同步触发器。

一、同步RS 触发器受时钟脉冲控制的RS 触发器称作同步RS 触发器，或钟控RS 触发器。

1、电路组成与工作原理15（1）电路组成：电路由两个与非门组成的基本RS 触发器和两个与非门组成的输入控制电路组成。

如图示：1617（2）工作原理当CP = 0 时，两个控制门关闭，S 、R 输入不影响输出端的状态，故触发器保持原状态不变；当CP = 1 时，两个控制门打开,S 、R 输入信号通过两个控制门反相后加到基本RS 触发器上，使触发器Q 和的状态跟随R 、S 的变化而变化，如状态真值表（特性表）所示。

101118化简得RS触发器的特性方程（只适用于CP=1时）：n +1ＣＰ S R Q Q0 x x 0 00 x x 1 1 1 0 0 0 0 1 0 0 1 11 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 x 1 1 1 1 xn RS 触发器特性表10n nQS RQR S +=+="约束条件2、功能描述方法RS触发器的功能为：置0、置1、保持。

缺点:有约束。

功能描述的方法有：1）状态转换真值表2）特性方程3）状态转换图n+1ＣＰ S R Q Q0 x x 0 00 x x 1 11 0 0 0 01 0 0 1 11 0 1 0 01 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 x1 1 1 1 xnRS触发器特性表1n nQ S RQR S+=+="约束条件193、动作特点：在CP=1的全部时间里，R、S的变化，都将引起触发器状态的变化。

例：同步RS触发器时钟及触发信号波形如图，设初态为0，画出状态Q和的波形。

Q20二、同步JK触发器1、电路组成电路如图示:在同步RS触发器中把两个互补的状态反馈到两个控制门的输入端，把S改为J，R改为K，即是同步JK触发器。

逻辑符号如图。

21222、特性方程由图可见：把代入RS 触发器的特性方程中，得：即JK触发器的特性方程式为：n S JQ ,R nKQ ==1()n n n nnnnnnnQS RQ JQ KQ QJQ K Q Q JQ KQ+=+=+=++=+1n n nQJQ KQ+=+233、特性表1n n nQJQ KQ+=+4、功能JK=00时，保持；JK=01时，置0；JK=10时，置1；JK=11时，翻转。

由于把两个互补的状态反馈到两个控制门的输入端，避免了两个控制门的输出同时为0，也就避免了不定态，从而解除了对输入信号的约束。

JK 触发器是功能最齐全的触发器。

1翻转11 111置1101 001置0000 111保持000 0功能Q n +1Q n K J5、状态转换图例：同步JK触发器时钟及触发信号波形如图，设初态Q为0，画出Q和的状态波形。

24三、同步T触发器和T’触发器1、同步T触发器1）电路将JK触发器的两个输入端连在一起作为T 端，就构成了T触发器。

电路及逻辑符号如下图：25262）功能特性方程：把J=K=T代入JK触发器的特性方程得：特性表及状态转换图如下：1n n n n n nQJQ KQ TQ TQ T Q+=+=+=⊕功能：保持、翻转。

272、T ’触发器当T 触发器中T 恒等于1时，即为T’触发器。

所以它的特性方程为：功能只有一种——翻转。

特点是来一个脉冲翻转一次。

也称一位计数器。

11n n nQQ Q+=⊕=三、同步D触发器1、电路及逻辑符号。

如图如示，由RS触发器转化而来。

28292、工作原理当CP = 0 时，两个控制门关闭，D 不影响输出端的状态，故触发器保持原状态不变；当CP =1时，D输入信号通过两个控制门反相后加到与非门组成的基本RS 触发器上，使触发器Q 和的状态跟随D 的变化而变化。

状态真值表（特性表）：Q30由表得：或者由代入RS 触发器的特性方程得到：0011010100111n QD+=,S D R D ==1n nnQS RQD DQ D+=+=+=nQ1n Q+D D 触发器特性表功能：置1、置0。

状态转换图如下：例：同步D触发器时钟及触发信号波形如图，设初态为Q0，画出Q和的状态波形。

3132触发器按功能分为以上五种触发器，重新列表如下：1、RS触发器有约束，约束条件RS=0；2、对同步触发器,方程只在CP=1时有效。

说明翻转T’触发器保持翻转T 触发器置0 置1 D 触发器置0置1保持翻转JK 触发器置0 置1 保持RS 触发器功能特征方程名称1n nQ S RQ +=+1n n n Q JQ KQ +=+1n Q D +=1n n Q T Q +=⊕1n n Q Q +=第三节主从型触发器前面讲到的同步触发器，有一个共同的缺点，即在时钟脉冲CP 作用期间，输入信号改变，触发器的状态跟着改变。

为了提高触发器工作的可靠性，希望在一个时钟CP 周期里，输出端的状态只能改变一次。

为此，在同步触发器的基础上又设计出了主从结构的触发器。

33一、主从型RS 触发器1、电路结构主从RS 触发器由与非型同步RS 触发器组成的主触发器和从触发器构成，时钟脉冲CP 加在主触发器上，同时，通过非门又加在从触发器上。

电路及逻辑符号如图：34352、工作原理（1）当CP = 1 时，主触发器输出端的状态根据输入信号R 、S 的改变而改变，从触发器保持原来状态不变——接收信号；''Q Q 和（2）当CP 由1变为0时，主触发器保持原来状态不变此时，从触发器工作，从触发器改变为与主触发器相同的状态。

即。

1'1n n Q Q ++=（3）当CP = 0 以后，无论输入信号R 、S如何改变，主触发器保持不变；从触发器保持与主触发器相同的状态。

因此，在一个CP 周期内，触发器输出端的状态只可能改变一次。

克服了CP = 1 期间触发器状态随输入信号的改变而多次翻转的问题。

CP=1时，主触发器接收信号，在CP 的下降沿到来时，把接收的信号传到从触发器。

主从RS 触发器的状态变化36发生在CP的下降沿,故称为下降沿触发的触发器。

例：主从RS触发器时钟及触发信号波形如图，设初态为0，画出状态Q 的波形。

37主从型RS 触发器仍然是有约束的触发器。

为解除约束，常用主从型JK触发器。

二、主从型JK 触发器1、电路及逻辑符号38392、原理和同步JK触发器相同,使主从RS触发的，即构成主从JK 触发器。

原理同主从RS 触发器：即：CP=1时，主触发器接收信号，从触发器不变；CP 由1变为0时，主触发器的状态传给从触发器。

即CP 下降沿到来时，从触发器的状态变化；CP=0期间，保持不变。

n S J Q =n R KQ=40同样，由于反馈回来，在CP=1期间，若J=K=1，也不会出现同时为1的情况，也就避免了状态不定。