基于EMIF16模块的TMS320C6678与FPGA接口设计与实现
TMS320C6678的EMIF16多核程序烧写的软件使用说明
TMS320C6678的EMIF16多核程序烧写软件使用说明目录1 概述 (5)1.1 范围 (5)1.2 目的 (5)1.3 设计依据 (5)1.4 背景 (5)1.5 开发环境和运行环境 (5)2 任务概述 (5)3 多核的待烧写工程说明 (6)3.1 core0待烧写工程说明 (6)3.1.1 工程文件说明 (6)3.1.2 程序流程图 (7)3.1.3 操作步骤 (7)3.2 core1~core7待烧写工程说明 (8)4 EMIF16加载转换工具说明 (9)4.1 使用说明 (9)4.2 生成文件格式说明 (9)4.2.1 core0的.dat文件的格式 (9)4.2.2 core1~core7的.dat文件的格式 (10)5 烧写工程说明 (10)5.1 工程文件说明 (10)5.2 程序流程图 (11)6 Boot Mode设定 (12)7 加载成功检验 (13)图表目录图1 TMS320C6678的EMIF16多核加载总体框图 (5)图2 core0待烧写程序的执行过程 (7)图3 core0的.dat文件格式 (9)图4 core1~core7的.dat文件格式 (10)图5 core0代码烧写流程图 (12)表1 八个核的代码在Flash中的空间分配 (8)表2 烧写工程文件的函数说明 (11)表3 Boot Mode pins 定义 (12)符号和缩略词说明DSP：数字信号处理器(Digital Signal Processor)SPI：串行设备接口（Serial Peripheral Interface）EMIF16:外部存储器接口（External Memory Interface）DDR3:外部存储器PLL:锁相环L2 SRAM:二级静态存储器IPC:核间通信（Interprocessor Communications）TMS320C6678的EMIF16多核程序烧写软件使用说明1概述1.1范围本文档包括：TMS320C6678的EMIF16多核程序烧写软件使用说明。
基于TMS320C6678的SRIO接口设计
如 何在 目前 通 用 的 Ｄ Ｓ Ｐ＋Ｆ Ｐ Ｇ Ａ架 构 的 信 号 处 理 平 台上 ， 实 现板 间 及 芯 片 间海 量 数 据 的实 时 性 高 速传
１ ＳＲｌ Ｏ
输， 成为 目前研究方 向。 Ｔ ＭＳ ３ ２ ０ Ｃ ６ ６ ７ ８是 Ｔ Ｉ 公 司推 出 的一 款 单 片 多 核 芯 片， 在 具有 高速 运 算 能 力 的 同 时集 成 了多 种 对 外 数 据 交换接 口， 其中高速串行接 口 Ｓ Ｒ Ｉ Ｏ （ Ｓ ｅ ｒ ｉ ａ ｌ Ｒ ａ ｐ ｉ ｄ Ｉ ／ Ｏ ） 传输速率可达 ３ ． １ ２ ５ Ｇ Ｈ ｚ ， 远高于普通数据 总线的传 输速度 ， 如果采用 Ｓ Ｒ Ｉ Ｏ作 为 Ｄ Ｓ Ｐ与 Ｆ Ｐ Ｇ Ａ之 间的数 据传输接 口可大幅提高两者之 间的数据吞吐量 ， 提高 设备的运算 效率 和实 时性 ， 一 定程 度上满 足 Ｄ Ｓ Ｐ与 Ｆ Ｐ Ｇ Ａ间 的海 量 数 据 实 时 传 输 需 求。本 文 基 于 某 Ｄ Ｓ Ｐ＋ Ｆ Ｐ Ｇ Ａ雷达信号处理平 台， 研究 了 Ｄ Ｓ Ｐ与 Ｆ Ｐ Ｇ Ａ 间的 Ｓ Ｒ Ｉ Ｏ通信设计 Ｉ ４ Ｊ ， 实现了大量数据实时 、 高效、
摘
要
针 对如何在 Ｄ Ｓ Ｐ＋Ｆ Ｐ Ｇ Ａ架构 的信 号处理平 台实现 片间大量数 据 实时、 高速传输 的 问题 ， 文 中提 出了基 于
Ｔ Ｍ Ｃ ３ ２ ０ Ｃ ６ ６ ７ ８的 Ｓ Ｒ Ｉ Ｏ （ Ｓ ｅ ｉ ｒ ａ ｌ Ｒ ａ ｐ ｉ ｄ ｉ ｏ ） 接 口设计。通过在 Ｄ Ｓ Ｐ 上 配置丰 富的 Ｓ Ｒ Ｉ Ｏ参 数接 口， 在无 需停止 Ｓ Ｒ Ｉ Ｏ的情况
TMS320C6678的EMIF16多核程序烧写的软件使用说明
TMS320C6678的EMIF16多核程序烧写的软件使用说明TMS320C6678的EMIF16多核程序烧写软件使用说明I目录1 概述 ........................................................................... .............................................................................. .. 5 1.1 范围............................................................................ ..............................................................................5 1.2 目的............................................................................ ..............................................................................5 1.3 设计依据 ........................................................................... ....................................................................... 5 1.4 背景............................................................................ ..............................................................................5 1.5 开发环境和运行环境 ........................................................................... ................................................... 5 2 任务概述 ........................................................................... ........................................................................ 5 3多核的待烧写工程说明 ........................................................................... ................................................ 6 3.1 core0待烧写工程说明 ........................................................................... ................................................. 6 3.1.1 工程文件说明 ........................................................................... ........................................................... 6 3.1.2 程序流程图 ........................................................................... ............................................................... 7 3.1.3 操作步骤 ........................................................................... ................................................................... 7 3.2 core1~core7待烧写工程说明 ........................................................................... ...................................... 8 4 EMIF16加载转换工具说明............................................................................ ......................................... 9 4.1 使用说明 ........................................................................... ....................................................................... 9 4.2 生成文件格式说明 ........................................................................... ....................................................... 9 4.2.1 core0的.dat文件的格式............................................................................ .......................................... 9 4.2.2 core1~core7的.dat文件的格式............................................................................ ............................. 10 5 烧写工程说明 ........................................................................... .............................................................. 10 5.1 工程文件说明 ........................................................................... ............................................................. 10 5.2 程序流程图 ........................................................................... ..................................................................11 6 Boot Mode设定 ........................................................................... ........................................................... 12 7 加载成功检验 ........................................................................... .. (13)II图表目录图1 TMS320C6678的EMIF16多核加载总体框图 ........................................................................... ................. 5 图2 core0待烧写程序的执行过程 ........................................................................... ............................................ 7 图3 core0的.dat文件格式 ........................................................................... ......................................................... 9 图4 core1~core7的.dat文件格式 ........................................................................... ............................................ 10 图5 core0代码烧写流程图 ........................................................................... (12)表1 八个核的代码在Flash中的空间分配 ........................................................................... ............................... 8 表2 烧写工程文件的函数说明 ........................................................................... ............................................... 11 表3 Boot Mode pins 定义 ........................................................................... .. (12)3符号和缩略词说明DSP：数字信号处理器(Digital Signal Processor) SPI：串行设备接口（Serial Peripheral Interface）EMIF16:外部存储器接口（External Memory Interface） DDR3:外部存储器 PLL:锁相环L2 SRAM:二级静态存储器IPC:核间通信（Interprocessor Communications）4TMS320C6678的EMIF16多核程序烧写软件使用说明1 概述1.1 范围本文档包括：TMS320C6678的EMIF16多核程序烧写软件使用说明。
「干货」基于TMS320C6678开发板，ZYNQLinux应用案例开发手册分享
「干货」基于TMS320C6678开发板，ZYNQLinux应用案例开发手册分享本篇文章与大家分享基于TMS320C6678开发板的ZYNQ Linux 应用案例开发测试分享，内容包含有开发案例基础说明、Linux常用开发案例和Python开发案例，后续还将分享更多ZYNQ端、DSP端、DSP＋ZYNQ端的通信开发测试案例等，欢迎大家多多关注。
本次测试板卡为TMS320C6678开发板，它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核评估板，TMS320C6678开发板每核心主频可高达1.25GHz，XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL 端Kintex-7架构28nm可编程逻辑资源，引出双路CameraLink、双路SFP+光口、四路千兆网口、双路SATA、双路PCIe、四路USB、双路CAN、双路CAMERA、HDMI IN/OUT、LVDS、LCD、RS485、RS232、Micro SD、HPC FMC等接口。
开发案例说明base-demos目录存放Linux常用开发案例，案例bin目录存放可执行文件，案例src目录存放源码。
python-demos目录存放Python开发案例，案例脚本文件无需编译，可直接运行。
如需重新编译Linux常用开发案例，请将对应案例src目录复制到Ubuntu工作目录下，进入src目录执行如下命令加载PetaLinux环境变量，并执行make命令进行案例编译。
编译完成后，将在当前目录下生成可执行文件。
Host# source /home/tronlong/PetaLinux/setting.shHost# make CC=arm-linux-gnueabihf-gcc图 1Linux常用开发案例tl_led_flash案例案例功能本案例通过向评估底板用户指示灯LED设备节点反复交替写入1、0数值，实现LED闪烁效果。
TMS320C6678多级程序加载模式的实现
2020年12月第51卷第4期Dec.2020Vol.51No.4航空电子技术AVIONICS TECHNOLOGY avionicstech@D0l:10.12175/j.issn.l006-141X.2020.04.08TMS320C6678多级程序加载模式的实现杨舟，吉沛琦(中国航空无线电电子研究所，上海200233)［摘要］为了对实地、多单元部署的TMS320C6678产品同时提供独立启动、就地调试、远程加载功能，利用TMS320C6678片上多种通讯接口和资源，联合片上固化的内置加载核，设计和实现了一种灵活可配置的多级程序加载模式，满足应用需求。
［关键词1TMS320C6678;Boot Loader;程序加载；以太网［中图分类号］TP334［文献标识码］A［文章编号］1006-141X(2020)04-0042-05Implementation of Multi-stage Load Mode for TMS320C6678YANG Zhou,JI Pei-qi(China National Aeronautical Radio Electronics Research Institute,Shanghai200233,China)Abstract:In order to provide independent starting,in・place debugging and remote loading capabilities forTM-S320C6678products,multiple communication interfaces and resources,as well as a set of ROM boot loader on chip are used to design and implement a flexible,configurable multi-stage program loading mode to meet the application requirements.Key words:TMS320C667&boot loader,program loading,ethemetTMS320C6678是TI公司的一款高性能超长指令字(VLIW：Very Long Instruction Word)架构的数字信号处理技术(DSP：Digital Signal Processing)芯片，片内有8个内核，每个核频率可运行至1.25GHz,每核具备40GB MAC定点运算和20GB FLOP浮点运算能力。
基于TMS320C6678的国产DSP操作系统引导程序设计
ＢＯＯＴＭＯＤＥ［Ｉ２：０］用 于 引 导 方 式 的 设 置 。 上 的高 性 能 国产 基 础 软 件 解 决 方 案 ， 其 内 核 完 全
电后 ，内核 ０执行 ＲＢＬ代码 ，并采样这 １３个 自主 设 计 ，并 针对 ＴＩ公 司 ＴＭＳ３２０Ｃ６６７８芯
引 脚 的 状 态 ， 决 定 采 用 哪 种 引 导 方 式 。 管脚 配 片 进 行 了系 统 优 化 。
启 动 其 它 ＤＳＰ节 点 是 一 种 非 常 高 效 的 引 导 方
本 文 的 引 导 是 针 对 于 带 有 操 作 系 统 的 镜
式 。
像 ，操 作系 统选用 国产 的锐 华 ＤＳＰ实时操 作
ＴＭＳ３２０Ｃ６６７８芯 片 有 １３个 外 部 引 脚 系 统，该操 作系统提 供 了面 向主 流 ＤＳＰ芯片
２ ＤＳＰ启 动 方 式
ＲＢＬ是 固化 在 ＤＳＰ内 部 的 一 段 程 序 ，非 常精简 ，但是 无法直 接对 ＥＬＦ格 式 的文件进 行解析 。为 了实现镜 像 的加载 ，必须通 过 ＴＩ 提 供 的一系列 的工 具将 ＥＬＦ文件 转换 成特定 的格式，而 且不同接 口转换后 的格 式也不尽相 同 ， 例 如 通 过 网 络 、ＳＰＩ、 Ｉ２Ｃ、ＥＭＩＦ等 加 载 必须通过不同的方法完成转换 ，通用性极差 。
基于TMS320C6678的通用嵌入式软件开发平台的研究
基于TMS320C6678的通用嵌入式软件开发平台的研究殷耀文（昆山登云科技职业学院，江苏昆山215300）［摘要］论述了基于TMS320C6678DSP通用嵌入式软件开发平台构建过程，从时钟、外设、资源分配三个维度的构建进行论述。
通用嵌入式软件平台具有高度集成性、通用性、可扩展性。
平台的构建成功为使用此款DSP开发的人员提供了极大的便利性。
［关键词］TMS320C6678；通用嵌入式软件开发平台；外设；时钟；资源［中图分类号］TP319［文献标志码］A［文章编号］2096-0603（2019）12-0158-02TMS320C6678是德州仪器公司研发的一款高性能定点计算和浮点计算数字信号处理器（DSP），基于TI 的KeyStone多核体系结构，集成了八个C66X CORIPAC DSP，每个DSP的主频为1~1.25GHz，最高能达到10GHz 主频。
该DSP功耗低，支持高性能信号处理应用，广泛应用于机器视觉领域、通信、雷达领域、嵌入式分析领域、高端机床领域、多媒体领域、成像领域和计算机处理等领域。
一、概述由于该DSP高速外设较多，主要有SRIO、PCIe、HyperLink、Gigabit Ethernet、64-Bit DDR3、EMIF、UART。
如此多的外设加上时钟、电源、存储资源划分的配置，通常情况下，都是按需选取一两种外设进行开发使用。
笔者结合多年的嵌入式软件开发工作经验，借鉴软件无线电的思想，将众多的外设、时钟配置、RAM存储资源整合在一个通用的软件开发平台上。
本文将重点论述构建此平台的过程。
构建此平台的核心思想是追求通用性与易用性，能确保使用此款DSP芯片的开发者不用关心芯片的各种外设和使用细节，开发者所要做的只是在这个平台上部署自己的编程逻辑，通过与各种封装好的函数来操控DSP，平台达到了封装DSP硬件细节的作用，通过在实际项目过程中的实际应用，极大地简化了发者的开发过程。
TMS320C6678开发板（DSP+Zynq）RTOS综合功能案例，嵌入式必看！
TMS320C6678开发板（DSP+Zynq）RTOS综合功能案例，嵌入式必看！前言减少在产品开发过程中对DSP外设接口程序进行整合的难度，我们提供对DSP主要外设接口实现底层初始化的RTOS综合功能测试IFD(Integrated Function Demo)案例程序，助力有需要的朋友基于此IFD案例程序模板进行开发，加快项目研发进度。
本次测试板卡为TMS320C6678开发板，它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核评估板，TMS320C6678开发板每核心主频可高达1.25GHz，XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL 端Kintex-7架构28nm可编程逻辑资源，引出双路CameraLink、双路SFP+光口、四路千兆网口、双路SATA、双路PCIe、四路USB、双路CAN、双路CAMERA、HDMI IN/OUT、LVDS、LCD、RS485、RS232、Micro SD、HPC FMC等接口。
IFD案例主要功能为EEPROM、SPI FLASH和NAND FLASH等存储设备读写速率测试，以及PCIe、SRIO和Ethernet等外设接口测试，详细说明见下表。
表 1设备/接口测试内容读写速率write：0.02MB/sEEPROM 数据读写速率及正确性read：0.04MB/swrite：0.48MB/sNAND FLASH 数据读写速率及正确性read：0.80MB/swrite：0.29MB/sSPI FLASH 数据读写速率及正确性read：1.27MB/sDDR 数据写入速率及正确性write：33351Mbpswrite：690MBpsPCIe 作为PCIe EP设备进行通信read：639MBpswrite：12060MbpsSRIO(ZYNQ) 数据读写速率及正确性read：7616MbpsEthernet IP地址动态获取/UART 串口回显/KEY 按键检测/本文档案例程序默认使用DSP端主频为1GHz的核心板，通过TL-XDS200仿真器加载运行进行操作效果演示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于EMIF16模块的TMS320C6678与FPGA接口设计与实现作者：孔石王春雷来源：《航空兵器》2015年第01期摘要：TMS320C6678是TT公司的一款高性能的基于KeyStone架构的超长指令字（VLIW）芯片，片内有8个内核，外设丰富的高速接口。
为充分应用TMS320C6678的运算能力，扩展其引脚资源，丰富其与外部接口之间的通信方法，针对其EMIF16高速模块的特点，通过对FPGA的硬件编程设计，使EMIF16通过FPGA实现与外部设备的通信，为多核DSP接口的开发使用提供借鉴。
关键词：TMS320C6678；接口设计；FPGA；EMIF16中图分类号：TN911.7；TJ765文献标识码：A文章编号：1673-5048（2015）01-0035-040 引言目前，DSP技术已广泛用于信号处理、通信和雷达等领域，TMS320C6678 DSP是TI公司的一款基于KeyStone架构高性能的超长指令字（VLIW）架构芯片，片内有8个内核，每个核频率为1.25GHz，单核每秒高达40GB MAC定点运算和20GBFLOP浮点运算能力，工作速度可达10GHz，适合于雷达信号处理以及对定浮点运算能力及实时性有较高要求的超高性能计算应用。
TMS320C6678的片内外设有GPIO、PCIe、EMIF16、I2C、UART、SRIO总线等接口。
这些接口通过片内的高速互联总线来进行片内外的数据交换。
其中EMIF16（External Memory Interface）接口是一种高速并行接口，其设计初衷是实现DSP与不同类型的外部扩展存储器（如SDRAM，FLASH等）之间的高速连接。
为了更充分地应用TMS320C6678的运算能力，扩展其引脚资源，常用EMIF16接口连接FPGA，本文通过FPGA与多种外部设备相连，使FPGA成为了一个中转站，各种数字芯片的数据都可通过FPGA传输至TMS320C6678。
1 TMS320C6678的EMIF16模块特征EMIF16模块能够与ASRM、NOAR FLASH、NAND FLASH进行无缝链接。
设计时，可以通过EMIF16中的4个片选信号来完成四个地址区域共计256MB的片外空间访问，其支持8bit和16bit两种数据宽度，并可以通过编程来调整接口访问的时序；此外，设计中还可以通过EMIF16接口实现程序的引导加载。
但TMS320C6678的EMIF16接口不支持与DDR1 SDRAM，SDR SDRAM以及Mobile SDR的无缝链接。
1.1EMIF16信号特性EMIF16的信号有地址总线、数据总线与控制总线三大类总线，相应的引脚功能如图1所示。
图1中各个信号功能描述如下：EMIFD[15：0]：EMIF16的16位数据总线，用于对外部数据的读写；EMIFA[23：0]：EMIF16的24位地址总线，用于对片外地址的访问：/EMIFCE0：EMIF16片外0区的片选信号，低电平有效，对应的地址空间为0x70000000-0x73FFFFFF；/EMIFCE1：EMIF16片外1区的片选信号，低电平有效，对应的地址空间为0x74000000-0x77FFFFFF；/EMIFCE2：EMIF16片外2区的片选信号，低电平有效，对应的地址空间为0x78000000-0x7BFFFFFF；/EMIFCE3：EMIF16片外3区的片选信号，低电平有效，对应的地址空间为0x7C000000-0x7FFFFFFF；/EMIFBE[1：0]：EMIF16的字节使能信号，是对16位数据总线的高低8位信号操作时的使能信号：/EMIFWE：EMIF16的写使能信号，写操作时低有效；/EMIFOE：EMIF16的输出使能信号，读操作时低有效：EMIFWAIT[1：0]：EMIF16等待信号，在读写操作时插入异步等待周期；EMIFRnW：EMIF16读写使能信号，在对片外的读写操作时均为低有效。
1.2EMIF16接口异步通信模式根据控制信号的特性，EMIF16在异步通信时有三种模式可选，分别是写触发模式（WE mode）、片选触发模式（CE mode）与外部等待模式（Extend-ed Wait mode）。
其中，写触发模式默认通过驱动的3通道，其对应的地址空间为0x7C000000-0x7FFFFFFF，且不能伴随其他模式一同使用。
片选触发模式具备较强灵活性，能够适用于4个存取片区。
外部等待模式允许外部设备灵活插入异步硬件等待时间，本设计中采用了外部等待模式，具体读写时序如图2～3所示。
图2中，EM_*即对应1.1中提及的EMIF*信号，“14”代表等待信号EM_WAIT的建立时间，即EM_WAIT必须在/EM_OE跳高前（4E+3）ns内有效，才能正常插入外部等待；“11”代表外部等待的延迟时间，即EM_WAIT无效后/EM_OE的有效延迟时间，最大不超过（4E+3）ns；“2”代表EM_WAIT有效与无效时间最短时间为2E；其中E代表EMIF16的一个时钟周期。
图3中，EM_*同样对应1.1中提及的EMIF*信号，“28”代表等待信号EM_WAIT的建立时间，即EM_WAIT必须在/EM_WE跳高前（4E+3）ns内有效，才能正常插入外部等待；“25”代表外部等待的延迟时间，即EM_WAIT无效后/EM_WE的有效延迟时间，最大不超过（4E+3）ns；“2”代表EM_WAIT有效与无效时间最短时间为2E；其中E代表EMIF16的一个时钟周期。
2 系统设计框架EMIF16接口的电平方式均为1.8V LVCMOS，根据系统需求，需转换成3.3V LVTTL以及最终的TTL电平模式，而作为中转站的FPGA则需兼具1.8V LVCMOS电平方式与3.3V LVTTL电平方式，最终转换成系统需求的TTL电平。
系统框图如图4所示。
设计中还需考虑系统的速度匹配：8核DSP外部输入的CORE_CLK时钟频率为100MHz，经设置DSP内部锁相环，将TMS320C6678的核心工作频率倍频至1GHz，EMIF16的工作频率为主频的1/6，即166.67MHz。
本设计选用EMIF16的“外部等待”模式与外部通信，图2～3中的setup、strobe、hold以及Extended Due to EM_WAIT均可通过Async 1-4 Config Registers寄存器进行设置来配合与FPGA的通信，同时根据图2的“14”与图3的“28”可知，图4中FPGA输出的等待信号建立周期在（4E+3）ns即27ns内，即可满足产品设计要求。
本设计选用了ACTEL公司的25万门FPGA A3P250进行接口的设计与实现。
A3P250是AC-TEL公司的Proasic 3 flash系列FPGA，由于片内自带的flash功能，能够上电即行，为设计带来很大方便。
而A3P250的最高运行频率为350MHz，在系统性能方面，能够满足使用要求；同时A3P250具备1.8V、2.5V、3.3V等LVCMOS、LVTTL电平方式，通过设置4个BANK电源，可以实现不同电平方式。
能够满足与TMS320C6678的LVCOMS_1.8V的通信连接。
具体系统连接方式见图4。
3 TMS320C6678的EMIF16模块与FPGA的接口设计3.1硬件设计本设计选用了EMIF16的CS2区与外部进行通信，CS2所对应的外部地址空间为0x78000000-0x7BFFFFFF，根据系统需求，该设计所需的外部空间为0x78000000-0x7800FFFF，故在设计时需采用控制总线与地址总线联合译码。
由图4可以看出，DSP通过软件驱动EMIF16接口的地址总线、数据总线以及控制总线送给FPGA，FPGA通过地址总线与控制总线译码生成后端的EAL（选择信号）、WDH（写信号）、RDH（读信号）以及16位地址总线Addr[15：0]、16位数据总线Data[15：0]，同时生成WAIT[1]信号送给DSP完成读写时序的延长等待。
FPGA选用50MHz晶振作为系统时钟。
设计中，A3P250需要三种电源，分别为3.3V、1.8V和1.5V，其中3.3V与1.8V为FPGA 的I/O供电，1.5V为FPGA的内核供电；采用TI公司的电源管理芯片TPS70348与TPS767D318来完成对FPGA的供电设计；根据EMIF16的1.8V LVCMOS电平特性，对A3P250的4个BANK分两组进行供电，BANK0与BANK3为一组，BANK1与BANK2为一组，供电的具体分组原理如图5所示。
3.2软件设计软件设计主要是EMIF16的初始化配置软件设计。
EMIF16模块的配置寄存器地址空间为0x20C00000-20C000FF共256字节，包含26组寄存器。
其中，与本设计相关的寄存器包括版本号与状态寄存器（RCSR）、异步等待周期配置寄存器（AWCCR）以及1～4通道异步配置寄存器（Al-4CR）。
版本号与状态寄存器（RCSR）：偏移地址为00H，32位寄存器，其主要作用是反应EMIF16的修订编号与当前工作状态，如指示模块运行在大端/小端模式等。
3.2.1异步等待配置异步等待周期配置寄存器（AWCCR）：偏移地址为04H，32位寄存器，用于配置CE的使用通道、WAIT信号的使用通道以及外部最大等待周期数，具体如图6所示。
设计时主要关注三方面的配置：选用CE2通道以及WAIT[1]等待，即将图6中CS4_WAIT（20～21位）置为0x1；同时选择WAIT的低电平等待方式，即将图6中WP1（29位）位置为0x0；此外，还要注意最大外部等待周期设置位MAX_EXT_WAIT（0～7位），其上电复位值为0x80，根据相关说明可知，默认情况下外部最长可以插入的等待时长为（MAX_EXT_WAIT+1）×16E=（0x80+1）×16E=12.38μs，本设计中选择默认值满足产品使用要求。
通过上述配置，使外部FPGA通过CE2与地址总线的联合译码，并配合相关时序生成WAIT[1]信号，完成对CE2通道插入外部异步等待1μs的目的。
3.2.2通道异步配置通道异步配置寄存器为32位，主要完成对通信模式，信号的建立、保持时间以及是否插入等待信号等功能的配置。
本设计中选择CE2通道，偏移地址为14H。
寄存器具体分配如图7所示。
图7中，第31位SS用于设置通信模式（片选模式/非片选模式），本设计选择默认的失能片选模式的方式；第30位EW用于使能外部等待引脚，设置为0x1配置成使能外部引脚状态；第4～29位用于配置异步读、写信号的建立、持续以及保持时间，针对系统要求的1μs外部操作周期，上述周期选择默认态即可满足使用要求；第0～1位用于设置数据总线的工作模式，根据系统需求，设置为0x1l，配置数据总线为16位状态。