第3章 门电路
合集下载
3 门电路
N OH I OHmax (drive) I IH (load)
总的扇出系数是高、低电平状态下扇出系数中较小 的一个。
N O min( N OL , N OH )
IOLmax: 保证输出不高于VOLmax的低电平最大灌电流。 IOHmax:保证输出不低于VOHmin的高电平最大拉电流。
Digital Electronics Technology 2013-8-4
2013-8-4
电工理论与应用电子系
Digital Electronics Technology
3.3. 2 CMOS反相器的电路结构和工作原理 二、电压、电流传输特性
AB段：VI VGS (TH ) N
BC段：转折区 T1导通，T2截止 VO VOH VDD 阈值电压UTH≈VDD/2 CD段：VI VDD VGS ( TH ) P 转折区中点：电流最大 T2导通，T1截止 VO VOL 0
BC段：VGS (TH ) N VI VDD VGS (TH ) P T1 , T2同时导通 1 1 若T1 , T2参数完全对称， I VDD时，VO VDD V 2 2 CMOS反相器在使用 时应尽量避免长期工 作在BC段。
3.3. 2 CMOS反相器的电路结构和工作原理 三、输入噪声容限
1. 与非门
A B
T1 T2 T3 T4
Y
0 0 通 不 通 不 1 0 1 通 不 不 通 1 1 0 不 通 通 不 1 1 1 不 通 不 通 0
3.3.5 其他类型的CMOS门电路 2.或非门
A B
T1 T2 T3 T4
Y
0 0 通 不 通 不 1
0 1 通 不 不 通 0 1 0 不 通 通 不 0 1 1 不 通 不 通 0
总的扇出系数是高、低电平状态下扇出系数中较小 的一个。
N O min( N OL , N OH )
IOLmax: 保证输出不高于VOLmax的低电平最大灌电流。 IOHmax:保证输出不低于VOHmin的高电平最大拉电流。
Digital Electronics Technology 2013-8-4
2013-8-4
电工理论与应用电子系
Digital Electronics Technology
3.3. 2 CMOS反相器的电路结构和工作原理 二、电压、电流传输特性
AB段：VI VGS (TH ) N
BC段：转折区 T1导通，T2截止 VO VOH VDD 阈值电压UTH≈VDD/2 CD段：VI VDD VGS ( TH ) P 转折区中点：电流最大 T2导通，T1截止 VO VOL 0
BC段：VGS (TH ) N VI VDD VGS (TH ) P T1 , T2同时导通 1 1 若T1 , T2参数完全对称， I VDD时，VO VDD V 2 2 CMOS反相器在使用 时应尽量避免长期工 作在BC段。
3.3. 2 CMOS反相器的电路结构和工作原理 三、输入噪声容限
1. 与非门
A B
T1 T2 T3 T4
Y
0 0 通 不 通 不 1 0 1 通 不 不 通 1 1 0 不 通 通 不 1 1 1 不 通 不 通 0
3.3.5 其他类型的CMOS门电路 2.或非门
A B
T1 T2 T3 T4
Y
0 0 通 不 通 不 1
0 1 通 不 不 通 0 1 0 不 通 通 不 0 1 1 不 通 不 通 0
第三章门电路
缺点：因为饱和管的消散时间长，门的传输时延大，可达25ns
第三章门电路
三、电阻－晶体管逻辑门（RTL）
或非门 无源上拉电阻输出：
非门
无源上拉 电阻输出
输出低电平时为低内阻，输出高电平时为高内阻 因此，这类门在输出高电平时负载能力差，能带动同类门的
数目少
第三章门电路
3-3 晶体管－晶体管逻辑门（TTL）
D
K
V
F
IF
V
RL
F
IF
RL
(2)加反向电压VR时，二极管截止，反向电流IS可忽略。
二极管相当于一个断开的开关。
D
K
V
R
IS
RL
V
R
RL
可见，二极管在电路中表现为一个受外加电压vi控制的开关。 当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的 变化在“开”态与“关”态之间转换。
2、肖特基二极管 肖特基二极管是一种专门 设计的、开关时间极短的 二极管，开关时间trr仅为 100ps。 另外，肖特基二极管的正向阈值电压Vth约为0.3V，也比 硅管的低
一、二极管开关特性 1、二极管特点
正向阈值 对硅管约为0.7~0.8V 对锗管约为0.3V
第三章门电路
二极管的近似特性曲线 导通区Ⅰ： 导通内阻，约数十欧 截止区Ⅱ： 反向内阻，约数百欧 反向击穿区Ⅲ： 击穿内阻，约数欧
第三章门电路
(1)加正向电压VF时，二极管导通，管压降VD可忽略。二极
管相当于一个闭合的开关。
（2）、用达林顿对管T3-T4代 替T4-D3管，使输出高 电平时内阻进一步减小， 增加了输出拉电流
第三章门电路
L-TTL （1）省去了保护二极管
第3章逻辑门电路PPT 共126页
电位被钳 在2.1V
全反偏
“1” A B C
R1 3k
b1 c1 T1
+5V
R2
R4
1V
T2 T3
T4
R5
截止
F
全导通
T5
R3
（2-24）
全反偏
“1” A
B C
R1 3k
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uF =0.3V F
T5
饱和
输入、输出的逻辑关系式： F ABC
（2-25）
RP的临界值可计算如下：
1.4V=
R1RPRP(5 - V be1)
=
4 . 3 RP R1 RP
RP=1.4KΩ（R1=3K Ω）为安全起见，如要求输入等 效为低电平时，对TTL门电路应使RP小于1 K Ω； 如要求输入等效为高电平时，对TTL门电路应使RP 大于2K Ω。
（2-39）
例能3正.5确.3地综在传合图送以3到上.5.门两20G种所2的情示输况的入，电端应路，取中要R，P求为≤0v保.o618证=KV门OHG时1输vI2出≥V的IH高（、min低），电平 vO1=VOL也时就，是v说I2≤GV1I和L（Gm2a之x）间，的试串计联算电RP阻的应最小大于允许值是多少？已知 G1和G26均80为7，4系否列则反当相vO器1=V，OLV时C可C=能5超V，过VVILO（H=m3ax.）4V， VOL=0.2V， VIH（min）=2.0V， VIL（max）=0.8V。 G1和G2的输入特性和输出特性 见图3.5.12和图3.5.14、图3.5.16。
（2-27）
1. 输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL=0.3V 。
数电第五版(阎石)第三章课后习题及答案
.
解： Y1为低电平， Y2为高电平， Y3为高电平， Y4为低电平， Y5为低电平，Y6为高阻态， Y7为高电平， Y8为低电平。
.
【题3.15】说明图P3.15中各门电路的输出是高电平还是低电 平。已知它们都是74HC系列的CMOS电路。
解：Y1为高电平，Y2为高电平，Y3为低电平，Y4为低电平
Y A'B'AB
.
【题3.8】 试画出图3-8（a）（b）两个电路的输出电压波形， 输入电压波形如图（c）所示。
.
输出电压波形 如右图所示：
.
【题3.9】 在图3-21所示电路中，G1和G2是两个OD输出结构 的与非门74HC03，74HC03输出端MOS
管截止电流为IOH(max) 5uA导通时允 许的最大负载电流为IOL(max) 5.2mA
.
•
V V OH3.2 V,OL0.4 V I V IH40 A。 OL0.4 V
VOH 3.2V
IOH(ma)x-0.4mA
IOL(ma)x16mA
VOL 0.4V
NL
IOL(max) IIL
16 10 1.6
VOH 3.2V
NH1 2IOH II(H max)
10.41035 240
.
E ( A) ' , F B ( C) , D G' ( E) ' , H F ( I NG) ' H
YI' H (AB)'(CD)' '(INH)'
(ABCD)'(INH)'
.
.
（d）图P3.7（d）电路可划分为两个反相器电路和两个传输 门电路，如图所示。从输入到输出逐级写出输出的逻辑函数 式：
解： Y1为低电平， Y2为高电平， Y3为高电平， Y4为低电平， Y5为低电平，Y6为高阻态， Y7为高电平， Y8为低电平。
.
【题3.15】说明图P3.15中各门电路的输出是高电平还是低电 平。已知它们都是74HC系列的CMOS电路。
解：Y1为高电平，Y2为高电平，Y3为低电平，Y4为低电平
Y A'B'AB
.
【题3.8】 试画出图3-8（a）（b）两个电路的输出电压波形， 输入电压波形如图（c）所示。
.
输出电压波形 如右图所示：
.
【题3.9】 在图3-21所示电路中，G1和G2是两个OD输出结构 的与非门74HC03，74HC03输出端MOS
管截止电流为IOH(max) 5uA导通时允 许的最大负载电流为IOL(max) 5.2mA
.
•
V V OH3.2 V,OL0.4 V I V IH40 A。 OL0.4 V
VOH 3.2V
IOH(ma)x-0.4mA
IOL(ma)x16mA
VOL 0.4V
NL
IOL(max) IIL
16 10 1.6
VOH 3.2V
NH1 2IOH II(H max)
10.41035 240
.
E ( A) ' , F B ( C) , D G' ( E) ' , H F ( I NG) ' H
YI' H (AB)'(CD)' '(INH)'
(ABCD)'(INH)'
.
.
（d）图P3.7（d）电路可划分为两个反相器电路和两个传输 门电路，如图所示。从输入到输出逐级写出输出的逻辑函数 式：
第3章_门电路 课后答案
在图（b）电路中，当C、D、E均为低电平时，三个二极管截止。TTL或非门输入端对地接有 电阻，将使该输入端为逻辑1状态，故分立器件的或非门已失去作用。图（c）电路也不能用于TTL电路，因为 的高电平有可能低于TTL电路要求的 值。
【题3.4】计算图P3.4电路中的反向器 能驱动多少个同样的反相器。要求 输出的高，低电平符合 。所有的反向器均为74LS系列TTL电路，输入电流 时输出电流的最大值 时输出电流的最大值为 的输出电阻可忽略不计。
【题3.18】在CMOS电路中有时采用图P3.18（a）～（d）所示的扩展功能用法，试分析各图的逻辑功能，写出 的逻辑式。已知电源电压 ，二极管的正向导通压降为0.7V。
【解】
（a）
（b）
（c）
（d）
【题3.19】上题中使用的扩展方法能否用于TTL门电路？试说明理由。
【解】不能用于TTL电路。在图（a）电路中，当C、D、E任何一个为低电平时，分立器件与门的输出将高于TTL与非门的 值，相当于TTL电路的逻辑1状态，分立器件的与门已不能实现与的逻辑功能了。同理，图（d）电路也不能用于TTL电路。
（1）在三极管集电极输出的高、低电压满足 、 的条件下， 的取值范围有多大？
（2）若将OC门改成推拉式输出的TTL门电路，会发生什么问题？
【解】（1）根据三极管饱和导通时的要求可求得RB的最大允许值。三极管的临界饱和基极电流应为
故得到 。
又根据OC门导通时允许的最大负载电流为16mA，可求得Rn的最小允许值。
【题3.13】试分析图P3.13中各电路的逻辑功能，写出输出逻辑函数式。
【解】
（a）
（b）
（c） （OC门）
（d）当
（三态输出的反相器）
高阻态当
【题3.4】计算图P3.4电路中的反向器 能驱动多少个同样的反相器。要求 输出的高，低电平符合 。所有的反向器均为74LS系列TTL电路，输入电流 时输出电流的最大值 时输出电流的最大值为 的输出电阻可忽略不计。
【题3.18】在CMOS电路中有时采用图P3.18（a）～（d）所示的扩展功能用法，试分析各图的逻辑功能，写出 的逻辑式。已知电源电压 ，二极管的正向导通压降为0.7V。
【解】
（a）
（b）
（c）
（d）
【题3.19】上题中使用的扩展方法能否用于TTL门电路？试说明理由。
【解】不能用于TTL电路。在图（a）电路中，当C、D、E任何一个为低电平时，分立器件与门的输出将高于TTL与非门的 值，相当于TTL电路的逻辑1状态，分立器件的与门已不能实现与的逻辑功能了。同理，图（d）电路也不能用于TTL电路。
（1）在三极管集电极输出的高、低电压满足 、 的条件下， 的取值范围有多大？
（2）若将OC门改成推拉式输出的TTL门电路，会发生什么问题？
【解】（1）根据三极管饱和导通时的要求可求得RB的最大允许值。三极管的临界饱和基极电流应为
故得到 。
又根据OC门导通时允许的最大负载电流为16mA，可求得Rn的最小允许值。
【题3.13】试分析图P3.13中各电路的逻辑功能，写出输出逻辑函数式。
【解】
（a）
（b）
（c） （OC门）
（d）当
（三态输出的反相器）
高阻态当
第三章 门电路
第三章门电路第三章门电路3.1 概述TTL电路问世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路领域的半壁江山。
把若干个有源器件和无源器件及其连线，按照一定的功能要求，制做在同一块半导体基片上，这样的产品叫集成电路。
若它完成的功能是逻辑功能或数字功能，则称为逻辑集成电路或数字集成电路。
最简单的数字集成电路是集成逻辑门。
集成逻辑门，按照其组成的有源器件的不同可分为两大类：一类是双极性晶体管逻辑门；另一类是单极性绝缘栅场效应管逻辑门，简称MOS门。
双极性晶体管逻辑门主要有TTL门(晶体管-晶体管逻辑门)、ECL门(射极耦合逻辑门)和I2L门(集成注入逻辑门)等。
单极性MOS门主要有PMOS门(P沟道增强型MOS 管构成的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻辑门)和CMOS门(利用PMOS管和NMOS管构成的互补电路构成的门电路，故又叫做互补MOS门门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门……门电路中以高/低电平表示逻辑状态的1/0获得高、低电平的基本原理如图1所示。
图1高/低电平都允许有一定的变化范围如图2所示。
正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1图 2 3.2 半导体二极管门电路二极管的结构如图3所示：PN结+ 引线+ 封装构成图33.2.1二极管的开关特性如图4，高电平：V IH=V CC，低电平：V IL=0图43.2.2二极管与门最简单的与门可以用二极管和电阻组成,图5是有两个输入端的与门电路。
图中A，B为两个输入变量，Y为输出变量。
图5 二极管与门电路及图形符号设VCC=5V，A，B输入端的高、低电平分别为VIH=3V，VIL=0V，二极管D1，D2的正向导通压降VDF=0.7V。
由图可见，A，B当中只要有一个是低电平0V，则必有一个二极管导通，使Y=0.7V。
只有A，B同时为高电平3V时，Y才为3.7V。
数电第三章门电路
15
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
第3章 CMOS gates解析
• 1.Logic level for CMOS Logic circuits • 2.CMOS inverter
Logic level for CMOS Logic circuits
5.0v 3.5v 1.5v 0v
Logic 1(high)
Undefined state
Logic 0(Low)
• 5.线‘与’逻辑(Wiring “AND” Logic)
1.EX-OR gate
(1).电路结构
T10 T4 T3 T1 T2 T6 T5
T9
p
T8
F=AB’+A’B
T7
=1
(2).异或门的性质及可编程性
• 电路符号
D A =1 En B F B En A D F
UDD
3.5v
+5v
-
-
0
1.5v
开
门
关
门
Vin (UGS)
CMOS inverter
Vout
VDD=+5v 5.0v
3.5V 1.5V
0.0v
Vin
Q2 p-Channel
Vout N-Channel Q1
＋５v
3.5v
Vin
Q1
Q2 on off
Vout 5.0v 0.0
0.0V off 5.0v on
MOSFET的结构和原理
N沟道增强型MOS管结构示意图及增强型MOS的符号
返回
图1.4.8
uDS ＝0时uGS对导电沟道的影响
uGS为大于UGS(th)的某一值时uDS对iD的影响
返回
N沟道增强型MOS管的特性曲线
返回
第3章半导体和门电路
当V≥VBR时，反向电流急剧增加，VBR称为反向击 穿电压 。
34
在反向区，硅二极管和锗二极管的特性有所不同。 硅二极管的反向击穿特性比较硬、比较陡，反向饱和电流 也很小； 锗二极管的反向击穿特性比较软，过渡比较圆滑，反向饱 和电流较大。
35
1.2.3 半导体二极管的参数
(1) 最大整流电流IF (2)最大反向工作电压VR (3) 反向电流IR (4)最高工作频率fM
反之，用高电平代表0、低电平代表1，即 所谓的负逻辑系统。
3
只要能判断高低 电平即可
Vcc
1
可用三极管 代替
0V
0
Vi为低电平, K开------Vo输出高电平 Vi为高电平, K合------Vo输出低电平
构成门电路的核心器件是半导体器件
4
电子技术 模拟电路部分
常用半导体器件
5
第一章 常用半导体器件
25
(1) 势垒电容CB
势垒电容是由空间电荷区的离子薄层形成的。
图 01.09 势垒电容示意图
26
(2) 扩散电容CD
扩散电容是由多子扩散后，在
PN结的另一侧面积累而形成的 平衡少子 非平衡少子
图 01.10 扩散电容示意图
27
1.2 半导体二极管
1.2.1 1.2.2 1.2.3 1.2.5 1.2.6 二 半 二 其 稳 极 导 极 它 压 管 体 管 类 二 的 二 的 型 极 伏 极 主 二 管 安 管 要 极 特 的 参 管 性 几 数 种 常 见 结 构
动画
40
1.2.4 二极管的等效电路
i
0
u
41
1.2.5 稳压二极管
稳压二极管是应用在反向击穿区的特殊硅二极管。
脉冲与数字电路第三章门电路
8>其他：
工作温度：军品（54系列） –55 ~ +125摄氏度
民品（74系列） 0 ~ +70摄氏度
工作电压：推荐值 5V
极限值+-0.5
功耗：PH=ICCHVCC
PL=ICCLVCC
平均功耗P=(PL+ PH)/2
5、晶体管-晶体管逻辑门(TTL)
标准TTL门: 低电平<0.8V,高电平〉2V
结论：1.TTL电路的输入不能为负； 2.TTL门电路的输入端在输入低电平时
电流高于输入为高电平的电流。
6、TTL逻辑门外部特性和参数 转 移 特 性 曲 线
1>域值电平：1.0V(LS),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V
3>开门电平: VON=VIHMIN=2.0V
驱动同类门数目少；传输延迟大，已淘汰。
2、二极管-晶体管逻辑门(DTL)
电路符号
特点：输出高电平时，驱动的同类门输入二极管截止，
不影响负载能力。传输延迟也较大，已淘汰。
3、晶体管-晶体管逻辑门(TTL) 1>标准TTL门
低电平<0.8V
高电平〉2V
特点：可以提供较大的输出拉电流和灌电流。 传输延迟大，功耗大。
4、 TTL逻辑门外部特性和参数
1>域值电平： 1.0V(LS),1.3V(S),1.5V(F),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V 3>开门电平: VON=VIHMIN=2.0V 4>高电平噪声容限：VNH= VOHMIN - VIHMIN 5>低电平噪声容限: VNL= VILMAX – VOLMAX 6>输入输出特性和参数(p88) VILMAX, VIHMIN,VOLMAX, VOHMIN IILMAX,IIHMAX,IOLMAX,IOHMAX
工作温度：军品（54系列） –55 ~ +125摄氏度
民品（74系列） 0 ~ +70摄氏度
工作电压：推荐值 5V
极限值+-0.5
功耗：PH=ICCHVCC
PL=ICCLVCC
平均功耗P=(PL+ PH)/2
5、晶体管-晶体管逻辑门(TTL)
标准TTL门: 低电平<0.8V,高电平〉2V
结论：1.TTL电路的输入不能为负； 2.TTL门电路的输入端在输入低电平时
电流高于输入为高电平的电流。
6、TTL逻辑门外部特性和参数 转 移 特 性 曲 线
1>域值电平：1.0V(LS),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V
3>开门电平: VON=VIHMIN=2.0V
驱动同类门数目少；传输延迟大，已淘汰。
2、二极管-晶体管逻辑门(DTL)
电路符号
特点：输出高电平时，驱动的同类门输入二极管截止，
不影响负载能力。传输延迟也较大，已淘汰。
3、晶体管-晶体管逻辑门(TTL) 1>标准TTL门
低电平<0.8V
高电平〉2V
特点：可以提供较大的输出拉电流和灌电流。 传输延迟大，功耗大。
4、 TTL逻辑门外部特性和参数
1>域值电平： 1.0V(LS),1.3V(S),1.5V(F),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V 3>开门电平: VON=VIHMIN=2.0V 4>高电平噪声容限：VNH= VOHMIN - VIHMIN 5>低电平噪声容限: VNL= VILMAX – VOLMAX 6>输入输出特性和参数(p88) VILMAX, VIHMIN,VOLMAX, VOHMIN IILMAX,IIHMAX,IOLMAX,IOHMAX
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
山东大学(威海)机电与信息工程学院 邹晓玉 26
TP
+VDD Y
VDD 0 A 0 1 Y 1 0
A
TN
表达式： Y=A’
电压传输特性和电流传输特性
截 止 区 ： TN 截 止 ， TP 导 通 ， 输入低电平， 输出高电平； 电流iD≈0。 使用时不应长 时 间 工 作 在 BC 段，以免因功 耗大而损坏。
山东大学(威海)机电与信息工程学院 邹晓玉 5
客观世界中，没有理想开关
乒乓开关、继电器、接触器等的静态特性十分
接近理想开关，但动态特性很差，无法满足数字
电路一秒钟开关几百万次乃至数千万次的需要。
半导体二极管、三极管和MOS管做为开关使用时，
其静态特性不如机械开关，但动态特性很好。
山东大学(威海)机电与信息工程学院
山东大学(威海)机电与信息工程学院 邹晓玉 8
动态特性：
二极管从截止变为导通和从导通变为截止都需 要一定的时间。通常后者所需的时间长得多。 反向恢复时间tre ：二极管从导通到截止所需的 时间。 一般为纳秒数量级（通常tre ≤5ns ）。
若输入信号频率过高，二极管会双向导通，失 去单向导电作用。因此高频应用时需考虑此参数。
(1) 截止区： uGS< UT，未形成导电沟道，id=0 (2) uGS>UT，导电沟道形成，有id产生，分两个区：
可变电阻区： UDS较小， id随UDS线性增加,且UGS越大，
斜率越大，等效电阻越小
可变电 阻区
恒流区：
恒流区
UDS较大, id不随UDS 的增加程学院
山东大学(威海)机电与信息工程学院 邹晓玉 2
获得高、低电平的基本原理
开关S断开，输出电压为VCC (高电平)； 开关S闭合，输出电压为0 (低电平)；
开关S可以由晶体管等开关元件构成，由输入 信号控制其开关状态。
山东大学(威海)机电与信息工程学院 邹晓玉 3
高、低电平概念
逻辑代数中1和0两种不同的状态， 由实际电路中的高、低电平来加 以区分； 在实际应用中，高电平和低电平 都有一个允许的范围(比如： 0V~0.8V均认作低电平)。 因此，数字电路中对元器件参数精度要求以及对 电源稳定度要求，相比模拟电路而言要低一些。
输入低电平噪声容限为：
VNL= VIL(max)－ VOL(max)
山东大学(威海)机电与信息工程学院 邹晓玉 28
VCC VCC VOL=0
VIL=0
二极管的开关状态由输入的高低电平控制，在输出端得到相 应的高低电平输出信号。
山东大学(威海)机电与信息工程学院 邹晓玉 7
电阻呈非线性：与理想开关不同，二极管的“关” 状态电阻并不是无穷大(一般几百kΩ)，“开”状 态电阻也不为0(一般几Ω到几十Ω)，伏安特性呈 非线性； 一般线性近似：导通时结 压降近似恒定； UD≈0.7V（硅） 二极管的伏安特性曲线 0.3V（锗） 开关电路中，一般导通管压降取上述恒定值，导 通电阻与外接电阻相比可忽略时，二极管近似成 理想开关。
VD1 VD2
UF
截止 截止 0 截止 导通 2.3V 导通 截止 2.3V 导通 导通 2.3V
邹晓玉 13
山东大学(威海)机电与信息工程学院
电路输入与输出电压的关系 A B F 0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
4. 真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 1
导通电阻相当小
|uGS|< |UT|
导通
衬底与源 极相连， iD近似为0 |uGS|> |UT| 接到系统 的最高电 PMOS管的电路符号及转移特性 位上。
(a) 电路符号 （b）转移特性
邹晓玉 山东大学(威海)机电与信息工程学院 21
截止
6、MOS管的开关等效电路
在ROFF远大于负载电阻、 RON远小于负载电阻的条件下，
有三个极：
S (Source) 源极；
G (Gate) 栅极； D (Drain) 漏极 结构包括：
NMOS管的结构和符号
N沟道 P沟道
增强型 耗尽型
控制作用： 栅极电压 vGS 控制漏极电流 iD。
山东大学(威海)机电与信息工程学院 邹晓玉 16
结构： 增强型：栅极加偏压才形成导电沟道； vGS=0 时 没有导电沟道；
邹晓玉
19
4、NMOS管的转移特性曲线
D接正电源 导通电阻相当小 导通
截止
衬底与源 极相连， uGS< UT uGS> UT 接到系统 的最低电 NMOS管的电路符号及转移特性 位上。
(a) 电路符号 （b）转移特性
邹晓玉 20 山东大学(威海)机电与信息工程学院
5、PMOS管的转移特性曲线
D接负电源
3. 逻辑赋值并规定高低电平 用逻辑1表示高电平 (此例为≥+2.3V) 用逻辑0表示低电平 (此例为≤0V)
A、B有1， F就为1。 A B
邹晓玉
实现了 或逻辑 F
14
山东大学(威海)机电与信息工程学院
§3.3 CMOS门电路
一、MOS管开关特性 1、MOS管的简介 MOS管，是金属 –氧化物 –半导体(Metal –
山东大学(威海)机电与信息工程学院
A 0V 0V
B 0V 3V
F 0.7 V 0.7 V
3V
3V
邹晓玉
0V
3V
0.7 V
3.7 V
12
三、 二极管或门
1. 电路 2. 工作原理
A、B为输入信号 （+3V或0V） F 为输出信号
输入与输出电压的关系
UA 0V 0V 3V 3V
UB 0V 3V 0V 3V
邹晓玉
6
§3.2 半导体二极管门电路
一、半导体二极管的开关特性
具有单向导电性：外加正向电压导通，加反向电压截止， 相当于一个受外加电压控制的开关； 二极管开关电路如图： 设高电平为电源电压VCC，低电平为0。 当vi=VIH=VCC时，D截止， vo=VOH=VCC 当vi=VIL= 0 时，D导通， vo=VOL= 0
邹晓玉
UF 0.7V 0.7V 0.7V 3.7V
10
山东大学(威海)机电与信息工程学院
A 0V 0V
B 0V 3V
F 0.7 V 0.7 V
4. 真值表
A
0 0 1 1 A、B全1， F 才为1。
B
0 1 0 1
F
0 0 0 1
3V 3V
0V 3V
0.7 V 3.7 V
3. 逻辑赋值并规定高低电平 用逻辑1表示高电平 （此例为≥+3V） 用逻辑0表示低电平 （此例为≤0.7V）
第三章
3.1 概述
门电路
3.2 半导体二极管门电路 3.3 CMOS门电路
3.4 双极型三极管和半导体门电路
3.5 TTL集成门电路
山东大学(威海)机电与信息工程学院
邹晓玉
1
第三章
§3.1 概述
门电路
所谓的门电路就是能完成一些基本逻辑功能的电 子电路，是数字电路的基本逻辑单元； 在电子电路中，用高、低电平分别表示1和0两种 逻辑状态； 正逻辑和负逻辑：以高电平表示逻辑1，以低电 平表示逻辑0，这种表示方法为正逻辑；相反， 为负逻辑；一般不加特别说明的话，用的都是正 逻辑。
VDD
转折区：TN 、TP 同时导 通，有电流流过两管， 转 折 区 中 点 VDD/2 时 电 流最大，该电压称为反 相器的阈值电压Vth 1 Vth≈ 2 VDD 转折区变化率 大，更接近于 理想开关。
导 通 区 ： TN 导 VDD 通 ， TP 截 止 ， 输出 CMOS反相器的电压传输特性和电流传输特性低 电 平 ， 电流iD≈0。
VGSP=－VDD
VGSP=0V S G
VIH=VDD VIL=0V G S
导通 截止 VOH≈VDD
VOL≈0V 截止 导通
输出为高电平 VOH≈VDD(－0.1V)
输入为高电平VIH = VDD 时
VGSN＞VTN TN管导通；
VGSN= VDD |VGSP|＜|VTP| TP管截止 VGSN=0V 实现逻辑“非”功 输出为低电平VOL≈0V(+0.1V)。 能 无论uI是高电平还是低电平，两个管总是一个导通一个截 止，即所谓互补对称(complementary)。
1. 电路结构：
衬底与漏源间的PN结始终 处于反偏，NMOS管的衬底 总是接到电路的最低电位， PMOS管的衬底总是接到电 路的最高电位
PMOS 漏极相连 做输出端 NMOS
柵极相连 做输入端
山东大学(威海)机电与信息工程学院 邹晓玉 24
2. 工作原理：
输入为低电平VIL = 0V 时 VGSN＜VTN |VGSP|＞|VTP| TN管截止； TP管导通
山东大学(威海)机电与信息工程学院 邹晓玉 4
数字电路中的开关元件
理想开关的开关特性： (1) 静态特性： 断开时，开关两端的电压不管多大，等效电阻 ROFF = ∝，电流IOFF = 0。 闭合时，流过其中的电流不管多大，等效电阻 RON = 0，电压UON = 0。 (2) 动态特性：开通时间 ton = 0 关断时间 toff = 0
山东大学(威海)机电与信息工程学院
邹晓玉
9
二、
二极管与门
2. 工作原理
1. 电路
A、B为输入信号（+3V或0V） F 为输出信号； VCC＝+5V 二极管的正向导通压降0.7V
输入与输出电压的关系
UA 0V 0V 3V 3V
UB 0V 3V 0V 3V
VD1 VD2 导通 导通 导通 截止 截止 导通 导通 导通
TP
+VDD Y
VDD 0 A 0 1 Y 1 0
A
TN
表达式： Y=A’
电压传输特性和电流传输特性
截 止 区 ： TN 截 止 ， TP 导 通 ， 输入低电平， 输出高电平； 电流iD≈0。 使用时不应长 时 间 工 作 在 BC 段，以免因功 耗大而损坏。
山东大学(威海)机电与信息工程学院 邹晓玉 5
客观世界中，没有理想开关
乒乓开关、继电器、接触器等的静态特性十分
接近理想开关，但动态特性很差，无法满足数字
电路一秒钟开关几百万次乃至数千万次的需要。
半导体二极管、三极管和MOS管做为开关使用时，
其静态特性不如机械开关，但动态特性很好。
山东大学(威海)机电与信息工程学院
山东大学(威海)机电与信息工程学院 邹晓玉 8
动态特性：
二极管从截止变为导通和从导通变为截止都需 要一定的时间。通常后者所需的时间长得多。 反向恢复时间tre ：二极管从导通到截止所需的 时间。 一般为纳秒数量级（通常tre ≤5ns ）。
若输入信号频率过高，二极管会双向导通，失 去单向导电作用。因此高频应用时需考虑此参数。
(1) 截止区： uGS< UT，未形成导电沟道，id=0 (2) uGS>UT，导电沟道形成，有id产生，分两个区：
可变电阻区： UDS较小， id随UDS线性增加,且UGS越大，
斜率越大，等效电阻越小
可变电 阻区
恒流区：
恒流区
UDS较大, id不随UDS 的增加程学院
山东大学(威海)机电与信息工程学院 邹晓玉 2
获得高、低电平的基本原理
开关S断开，输出电压为VCC (高电平)； 开关S闭合，输出电压为0 (低电平)；
开关S可以由晶体管等开关元件构成，由输入 信号控制其开关状态。
山东大学(威海)机电与信息工程学院 邹晓玉 3
高、低电平概念
逻辑代数中1和0两种不同的状态， 由实际电路中的高、低电平来加 以区分； 在实际应用中，高电平和低电平 都有一个允许的范围(比如： 0V~0.8V均认作低电平)。 因此，数字电路中对元器件参数精度要求以及对 电源稳定度要求，相比模拟电路而言要低一些。
输入低电平噪声容限为：
VNL= VIL(max)－ VOL(max)
山东大学(威海)机电与信息工程学院 邹晓玉 28
VCC VCC VOL=0
VIL=0
二极管的开关状态由输入的高低电平控制，在输出端得到相 应的高低电平输出信号。
山东大学(威海)机电与信息工程学院 邹晓玉 7
电阻呈非线性：与理想开关不同，二极管的“关” 状态电阻并不是无穷大(一般几百kΩ)，“开”状 态电阻也不为0(一般几Ω到几十Ω)，伏安特性呈 非线性； 一般线性近似：导通时结 压降近似恒定； UD≈0.7V（硅） 二极管的伏安特性曲线 0.3V（锗） 开关电路中，一般导通管压降取上述恒定值，导 通电阻与外接电阻相比可忽略时，二极管近似成 理想开关。
VD1 VD2
UF
截止 截止 0 截止 导通 2.3V 导通 截止 2.3V 导通 导通 2.3V
邹晓玉 13
山东大学(威海)机电与信息工程学院
电路输入与输出电压的关系 A B F 0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
4. 真值表
A 0 0 1 1 B 0 1 0 1 F 0 1 1 1
导通电阻相当小
|uGS|< |UT|
导通
衬底与源 极相连， iD近似为0 |uGS|> |UT| 接到系统 的最高电 PMOS管的电路符号及转移特性 位上。
(a) 电路符号 （b）转移特性
邹晓玉 山东大学(威海)机电与信息工程学院 21
截止
6、MOS管的开关等效电路
在ROFF远大于负载电阻、 RON远小于负载电阻的条件下，
有三个极：
S (Source) 源极；
G (Gate) 栅极； D (Drain) 漏极 结构包括：
NMOS管的结构和符号
N沟道 P沟道
增强型 耗尽型
控制作用： 栅极电压 vGS 控制漏极电流 iD。
山东大学(威海)机电与信息工程学院 邹晓玉 16
结构： 增强型：栅极加偏压才形成导电沟道； vGS=0 时 没有导电沟道；
邹晓玉
19
4、NMOS管的转移特性曲线
D接正电源 导通电阻相当小 导通
截止
衬底与源 极相连， uGS< UT uGS> UT 接到系统 的最低电 NMOS管的电路符号及转移特性 位上。
(a) 电路符号 （b）转移特性
邹晓玉 20 山东大学(威海)机电与信息工程学院
5、PMOS管的转移特性曲线
D接负电源
3. 逻辑赋值并规定高低电平 用逻辑1表示高电平 (此例为≥+2.3V) 用逻辑0表示低电平 (此例为≤0V)
A、B有1， F就为1。 A B
邹晓玉
实现了 或逻辑 F
14
山东大学(威海)机电与信息工程学院
§3.3 CMOS门电路
一、MOS管开关特性 1、MOS管的简介 MOS管，是金属 –氧化物 –半导体(Metal –
山东大学(威海)机电与信息工程学院
A 0V 0V
B 0V 3V
F 0.7 V 0.7 V
3V
3V
邹晓玉
0V
3V
0.7 V
3.7 V
12
三、 二极管或门
1. 电路 2. 工作原理
A、B为输入信号 （+3V或0V） F 为输出信号
输入与输出电压的关系
UA 0V 0V 3V 3V
UB 0V 3V 0V 3V
邹晓玉
6
§3.2 半导体二极管门电路
一、半导体二极管的开关特性
具有单向导电性：外加正向电压导通，加反向电压截止， 相当于一个受外加电压控制的开关； 二极管开关电路如图： 设高电平为电源电压VCC，低电平为0。 当vi=VIH=VCC时，D截止， vo=VOH=VCC 当vi=VIL= 0 时，D导通， vo=VOL= 0
邹晓玉
UF 0.7V 0.7V 0.7V 3.7V
10
山东大学(威海)机电与信息工程学院
A 0V 0V
B 0V 3V
F 0.7 V 0.7 V
4. 真值表
A
0 0 1 1 A、B全1， F 才为1。
B
0 1 0 1
F
0 0 0 1
3V 3V
0V 3V
0.7 V 3.7 V
3. 逻辑赋值并规定高低电平 用逻辑1表示高电平 （此例为≥+3V） 用逻辑0表示低电平 （此例为≤0.7V）
第三章
3.1 概述
门电路
3.2 半导体二极管门电路 3.3 CMOS门电路
3.4 双极型三极管和半导体门电路
3.5 TTL集成门电路
山东大学(威海)机电与信息工程学院
邹晓玉
1
第三章
§3.1 概述
门电路
所谓的门电路就是能完成一些基本逻辑功能的电 子电路，是数字电路的基本逻辑单元； 在电子电路中，用高、低电平分别表示1和0两种 逻辑状态； 正逻辑和负逻辑：以高电平表示逻辑1，以低电 平表示逻辑0，这种表示方法为正逻辑；相反， 为负逻辑；一般不加特别说明的话，用的都是正 逻辑。
VDD
转折区：TN 、TP 同时导 通，有电流流过两管， 转 折 区 中 点 VDD/2 时 电 流最大，该电压称为反 相器的阈值电压Vth 1 Vth≈ 2 VDD 转折区变化率 大，更接近于 理想开关。
导 通 区 ： TN 导 VDD 通 ， TP 截 止 ， 输出 CMOS反相器的电压传输特性和电流传输特性低 电 平 ， 电流iD≈0。
VGSP=－VDD
VGSP=0V S G
VIH=VDD VIL=0V G S
导通 截止 VOH≈VDD
VOL≈0V 截止 导通
输出为高电平 VOH≈VDD(－0.1V)
输入为高电平VIH = VDD 时
VGSN＞VTN TN管导通；
VGSN= VDD |VGSP|＜|VTP| TP管截止 VGSN=0V 实现逻辑“非”功 输出为低电平VOL≈0V(+0.1V)。 能 无论uI是高电平还是低电平，两个管总是一个导通一个截 止，即所谓互补对称(complementary)。
1. 电路结构：
衬底与漏源间的PN结始终 处于反偏，NMOS管的衬底 总是接到电路的最低电位， PMOS管的衬底总是接到电 路的最高电位
PMOS 漏极相连 做输出端 NMOS
柵极相连 做输入端
山东大学(威海)机电与信息工程学院 邹晓玉 24
2. 工作原理：
输入为低电平VIL = 0V 时 VGSN＜VTN |VGSP|＞|VTP| TN管截止； TP管导通
山东大学(威海)机电与信息工程学院 邹晓玉 4
数字电路中的开关元件
理想开关的开关特性： (1) 静态特性： 断开时，开关两端的电压不管多大，等效电阻 ROFF = ∝，电流IOFF = 0。 闭合时，流过其中的电流不管多大，等效电阻 RON = 0，电压UON = 0。 (2) 动态特性：开通时间 ton = 0 关断时间 toff = 0
山东大学(威海)机电与信息工程学院
邹晓玉
9
二、
二极管与门
2. 工作原理
1. 电路
A、B为输入信号（+3V或0V） F 为输出信号； VCC＝+5V 二极管的正向导通压降0.7V
输入与输出电压的关系
UA 0V 0V 3V 3V
UB 0V 3V 0V 3V
VD1 VD2 导通 导通 导通 截止 截止 导通 导通 导通